TWI460831B - 電子組裝體 - Google Patents

電子組裝體 Download PDF

Info

Publication number
TWI460831B
TWI460831B TW099107490A TW99107490A TWI460831B TW I460831 B TWI460831 B TW I460831B TW 099107490 A TW099107490 A TW 099107490A TW 99107490 A TW99107490 A TW 99107490A TW I460831 B TWI460831 B TW I460831B
Authority
TW
Taiwan
Prior art keywords
substrate
insulating layer
electronic assembly
electronic
layer
Prior art date
Application number
TW099107490A
Other languages
English (en)
Other versions
TW201131713A (en
Inventor
Tsung Hsien Lin
Chih Ming Lin
Original Assignee
Tsung Hsien Lin
Chih Ming Lin
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsung Hsien Lin, Chih Ming Lin filed Critical Tsung Hsien Lin
Priority to TW099107490A priority Critical patent/TWI460831B/zh
Publication of TW201131713A publication Critical patent/TW201131713A/zh
Application granted granted Critical
Publication of TWI460831B publication Critical patent/TWI460831B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

電子組裝體
本發明是有關於一種電子裝置(electronic device)，且特別是有關於一種電子組裝體(electronic assembly)。
在半導體產業中，積體電路(integrated circuits，IC)的生產，主要可分為三個階段：積體電路設計(IC design)、積體電路的製作(IC process)及積體電路的封裝(IC package)。在積體電路的製作中，晶片(chip)是經由製作晶圓(wafer)、形成積體電路以及切割晶圓(wafer sawing)等步驟而完成。晶圓具有一主動面(active surface)，其泛指晶圓之具有主動元件(active element)的表面。當晶圓內部之積體電路完成之後，晶圓之主動面更配置有多個接墊(pad)，並且晶圓之主動面更由一保護層(passivation layer)所覆蓋。保護層暴露出各個接墊，以使最終由晶圓切割所形成的晶片，可經由這些接墊而向外電性連接於一承載器(carrier)。承載器例如為一導線架(leadframe)或一基板(substrate)，而晶片可以打線接合(wire bonding)或覆晶接合(flip-chip bonding)的方式連接至承載器上，使得晶片之這些接墊可電性連接於承載器，以構成一晶片封裝體(chip package)。
習知技術中，製作完成的晶片封裝體再藉由表面黏著技術(surface mount technology)而電性連接至一電路板上，以構成一電子組裝體。當晶片封裝體運作時，晶片所產生的熱可藉由電路板而傳遞至外界環境。然而，習知的電路板內的絕緣層的材質的導熱係數較低，所以整體而言，習知的電路板的導熱效果較差，使得習知之電子組裝體的散熱效能(heat-dissipating efficiency)較差。
本發明提供一種電子組裝體，其兩基板的絕緣層的導熱係數不同。
本發明提出一種電子組裝體，包括一第一基板(substrate)與一電子模組(electronic module)。第一基板包括一第一導體層(conductive layer)與一第一絕緣層(insulating layer)。第一導體層配置於第一絕緣層上。電子模組包括一第二基板與一電子元件(electronic element)。第二基板配置於第一基板上且包括一第二導體層與一第二絕緣層。第二導體層配置於第二絕緣層上。第二絕緣層的導熱係數(coefficient of thermal conductivity)大於第一絕緣層的導熱係數。電子元件導熱性地連接至第二基板且電性連接至第一基板。
在本發明之一實施例中，上述之第二絕緣層的熱膨脹係數(coefficient of thermal expansion)小於第一絕緣層的熱膨脹係數。
在本發明之一實施例中，上述之第二絕緣層的崩潰電壓(breakdown voltage)高於第一絕緣層的崩潰電壓。
在本發明之一實施例中，上述之第二絕緣層的耐電磁波干擾特性優於第一絕緣層的耐電磁波干擾特性。
在本發明之一實施例中，上述之第二絕緣層的耐靜電放電特性優於第一絕緣層的耐靜電放電特性。
在本發明之一實施例中，上述之第二絕緣層的耐無線射頻(radio frequency)干擾特性優於第一絕緣層的耐無線射頻干擾特性。
在本發明之一實施例中，上述之第二絕緣層的材質包括陶瓷(ceramic)與鑽石的至少其中之一。此外，陶瓷包括氧化 鋁、氧化鋯、氧化矽、氧化鈦、氮化鋁、氮化矽、碳化矽與玻璃的至少其中之一。
在本發明之一實施例中，上述之第一基板可具有可撓性。
在本發明之一實施例中，上述之電子組裝體更包括一散熱裝置。第二基板包括兩第二導體層，分別配置於第二絕緣層的相對兩側上。第二基板位於電子元件與第一基板之間。第一基板包括兩第一導體層，分別配置於第一絕緣層的相對兩側上。第一基板位於第二基板與散熱裝置之間。
在本發明之一實施例中，上述之電子組裝體更包括一一散熱裝置。電子模組更包括一第三基板，第三基板位於電子元件與第一基板之間。電子元件藉由第三基板而電性連接至第一基板。第二基板包括兩第二導體層，分別配置於第二絕緣層的相對兩側上。第二基板位於電子元件與散熱裝置之間。電子元件藉由第二基板而導熱性地連接至散熱裝置。
在本發明之一實施例中，上述之電子組裝體更包括一散熱裝置。第二基板包括兩第二導體層，分別配置於第二絕緣層的相對兩側上。第一基板具有一貫穿孔(penetrating hole)，至少部分電子元件位於貫穿孔內。第二基板位於電子元件與散熱裝置之間。
在本發明之一實施例中，上述之電子組裝體更包括一散熱裝置。第二基板包括兩第二導體層，分別配置於第二絕緣層的相對兩側上。第一基板具有一貫穿孔，至少部分散熱裝置位於貫穿孔內。第二基板位於電子元件與散熱裝置之間。
當本發明之實施例的電子組裝體運作時，由於第二絕緣層的導熱係數大於第一絕緣層的導熱係數，所以電子元件所產生的熱可藉由第二基板而傳遞至外界環境。因此，與習知技術相 較，本發明之實施例的電子組裝體的散熱效能較佳。
為讓本發明之實施例的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下。
 [第一實施例]
圖1A繪示本發明第一實施例之一種電子組裝體的剖面示意圖。請參考圖1A，第一實施例之電子組裝體200包括一第一基板210、多個電子模組220與多個散熱裝置230。第一基板210包括兩第一導體層212與一第一絕緣層214且具有多個貫穿孔216。這些第一導體層212分別配置於第一絕緣層214的相對兩側上，且各個第一導體層212的材質例如為銅。在本實施例中，第一基板210可具有可撓性，且第一絕緣層214的材質例如為環氧樹脂(epoxy resin)或聚醯亞胺(polyimide，PI)樹脂。此外，本實施例的第一導體層212的數目與第一絕緣層214的數目僅是用以舉例而非限定本發明。
各個電子模組220包括一第二基板222與一電子元件224。各個第二基板222配置於第一基板210上，且包括兩第二導體層222a與一第二絕緣層222b。這些第二導體層222a分別配置於對應的第二絕緣層222b的相對兩側上，且各個第二導體層222a的材質例如為銅或銀。各個第二絕緣層222b的材質包括陶瓷與鑽石的至少其中之一。在本實施例中，各個第二絕緣層222b的材質包括陶瓷，其包括氧化鋁、氧化鋯、氧化矽、氧化鈦、氮化鋁、氮化矽、碳化矽與玻璃的至少其中之一。例如，各個第二絕緣層222b的材質為重量百分比為96%的氧化鋁與重量百分比為4%的氧化鎂所組成。此外，本實施例的第二導體層222a的數目與第二絕緣層222b的數目僅是用以舉例而非限定本發明。另外，在另一實施例中，第一基板210的第一絕緣層214的材質可為氧化鋁，且各個第二基板222的第二絕緣層222b的材質可為氮化鋁。
在此必須說明的是，各個第二絕緣層222b的導熱係數大於第一絕緣層214的導熱係數。此外，各個第二絕緣層222b的熱膨脹係數可小於第一絕緣層214的熱膨脹係數。各個第二絕緣層222b的崩潰電壓可高於第一絕緣層214的崩潰電壓。各個第二絕緣層222b的耐電磁波干擾特性可優於第一絕緣層214的耐電磁波干擾特性。各個第二絕緣層222b的耐靜電放電特性可優於第一絕緣層214的耐靜電放電特性。各個第二絕緣層222b的耐無線射頻干擾特性可優於第一絕緣層214的耐無線射頻干擾特性。
各個電子元件224例如為一晶片(chip)，其導熱性地連接至對應的第二基板222。各個電子元件224的至少一部分位於對應的貫穿孔216內。在本實施例中，例如為晶片的各個電子元件224藉由打線接合(wire bonding)的方式電性連接至對應的第二基板222的這些第二導體層222a的其中之一。此外，各個貫穿孔216內可填入一包覆體226，其可包覆電子元件224與這些焊線228。包覆體226的透光性並不限定且形狀也不限定，其功用可為保護這些焊線228以避免受到外界的濕氣、熱量與雜訊的影響。另外，若各個電子元件224為一發光二極體晶片(LED chip)，則包覆體226具有透光性，且各個貫穿孔216的外型可因設計需求而有所改變，以達成所需的出光方式與亮度的要求。
在另一實施例中，例如為晶片的各個電子元件224可藉由覆晶接合(flip chip bonding)的方式電性連接至對應的第二基板222。此外，在又一實施例中，各個電子元件224可為一預先封裝完成的晶片封裝體，例如，晶片尺寸封裝體(chip scale package，CSP)、晶圓級晶片尺寸封裝體(wafer-level chip scale package，WLCSP)或堆疊晶片封裝體(stacked chip package)等等。然而，上述並未以圖面繪示。
詳言之，就圖1A的相對位置而言，各個電子元件224是電性連接至對應的第二基板222的上層的第二導體層222a，其位於對應的第二絕緣層222b的上方。各個第二基板222的上層的第二導體層222a電性連接至第一基板210的下層的第一導體層212。換言之，各個電子元件224是藉由對應的這些焊線228與對應的第二基板222的上層的第二導體層222a而電性連接至第一基板210的下層的第一導體層212。
各個散熱裝置230例如為一散熱座(heat sink)，其配置於對應的第二基板222的下層的第二導體層222a上且具有多個散熱鰭片(fin) 232，使得各個第二基板222位於對應的電子元件224與對應的散熱裝置230之間。在此必須說明的是，這些散熱裝置230的這些散熱鰭片232可被設計與一熱管(heat pipe)(未繪示)相連，例如，熱管穿過這些散熱裝置230的這些散熱鰭片232，使得這些散熱裝置230與熱管構成一散熱模組。因此，熱可由這些散熱鰭片232傳遞至熱管而迅速傳遞至外界環境。在另一實施例中，這些散熱裝置230可不藉由熱管而直接相連而構成另一散熱模組。換言之，這些散熱裝置230可以一共用之散熱模組的型態呈現。
在本實施例中，當電子組裝體200運作時，由於各個第二絕緣層222b的導熱係數大於第一絕緣層214的導熱係數，所以各個電子元件224所產生的熱可藉由對應的第二基板222而傳遞至外界環境。因此，與習知技術相較，本實施例之電子組裝體200的散熱效能較佳。此外，由於各個第二絕緣層222b的熱膨脹係數可小於第一絕緣層214的熱膨脹係數，因此，配置於對應的第二基板222上的各個電子元件224較不易受到對應的第二基板222的熱膨脹現象的影響而產生損壞。另外，由於各個第二絕緣層222b的崩潰電壓可高於第一絕緣層214的崩潰電壓，各個第二絕緣層222b的耐電磁波干擾特性可優於第一絕緣層214的耐電磁波干擾特性，各個第二絕緣層222b的耐靜電放電特性可優於第一絕緣層214的耐靜電放電特性，或者各個第二絕緣層222b的耐無線射頻干擾特性可優於第一絕緣層214的耐無線射頻干擾特性，所以第二基板222的電性效能(electrical efficiency)較優於第一基板210的電性效能。因此，整體而言，本實施例之電子組裝體200的電性表現(electrical performance)較佳。
圖1B繪示本發明第一實施例之另一種電子組裝體的剖面示意圖。請參考圖1B，電子組裝體200’與電子組裝體200的主要不同之處在於，電子組裝體200’的各個電子元件224’是藉由對應的這些焊線228’電性連接至第一基板210’。
圖1C繪示本發明第一實施例之又一種電子組裝體的剖面示意圖。請參考圖1C，電子組裝體200”與電子組裝體200的主要不同之處在於，電子組裝體200”的各個電子元件224”為一晶片封裝體，且各個電子元件224”的導線架(lead frame)224a”的這些引腳(lead) 224b”電性連接至對應的第二基板222”。
[第二實施例]
圖2A繪示本發明第二實施例之一種電子組裝體的剖面示意圖。請參考圖2A，第二實施例之電子組裝體300與第一實施例之電子組裝體200的主要不同之處在於，各個散熱裝置330的至少一部分位於第一基板310的對應的貫穿孔316內。此外，就圖2A的相對位置而言，各個電子模組320的第二基板322的下層的第二導體層322a電性連接至第一基板310的上層的第一導體層312。另外，各個第二基板322可具有多個導電貫孔(conductive through hole) 322c，其貫穿對應的第二絕緣層322b且電性連接對應的這些第二導體層322a。各個導電貫孔322c可利用銅膏燒結、銀膠燒結、化學電鍍或者濺鍍的方式在貫孔內形成導通電路。
圖2B繪示本發明第二實施例之另一種電子組裝體的剖面示意圖。請參考圖2B，電子組裝體300’與電子組裝體300的主要不同之處在於，電子組裝體300’的各個電子元件324’是藉由對應的這些焊線328’電性連接至第一基板310’。
圖2C繪示本發明第二實施例之又一種電子組裝體的剖面示意圖。請參考圖2C，電子組裝體300”與電子組裝體300的主要不同之處在於，電子組裝體300”的各個電子元件324”為一晶片封裝體，且各個電子元件324”的導線架324a”的這些引腳324b”電性連接至對應的第二基板322”。
圖2D繪示本發明第二實施例之再一種電子組裝體的剖面示意圖。請參考圖2D，電子組裝體300’”與電子組裝體300的主要不同之處在於，電子組裝體300’”的各個電子元件324’”為一晶片封裝體，且各個電子元件324’”的導線架324a’”的這些引腳324b’”電性連接至第一基板310’”。
[第三實施例]
圖3A繪示本發明第三實施例之一種電子組裝體的剖面示意圖。請參考圖3A，第三實施例之電子組裝體400與第一實施例之電子組裝體200的主要不同之處在於，第一基板410可省略這些貫穿孔216的配置，且散熱裝置430的數量可只有一個。各個電子模組420的第二基板422配置於第一基板410上，且各個第二基板422位於對應的電子元件424與第一基板410之間。此外，第一基板410位於各個第二基板422與散熱裝置430之間。
在本實施例中，各個電子元件424藉由對應的這些焊線428而電性連接至第一基板410的上層的第一導體層412。此外，第一基板410可具有多個導熱貫孔(thermal through hole) 418，其貫穿第一絕緣層414、導熱性地連接的這些第一導體層412且位於這些第二基板422的下方。
圖3B繪示本發明第三實施例之另一種電子組裝體的剖面示意圖。請參考圖3B，電子組裝體400’與電子組裝體400的主要不同之處在於，電子組裝體400’的各個電子元件424’是藉由對應的這些焊線428’電性連接至對應的第二基板422’。
圖3C繪示本發明第三實施例之又一種電子組裝體的剖面示意圖。請參考圖3C，電子組裝體400”與電子組裝體400的主要不同之處在於，電子組裝體400”的各個電子元件424”為一晶片封裝體，且各個電子元件424”的導線架424a”的這些引腳424b”電性連接至對應的第二基板422”。
[第四實施例]
圖4A繪示本發明第四實施例之一種電子組裝體的剖面示意圖。請參考圖4A，第四實施例之電子組裝體500與第一實施例之電子組裝體200的主要不同之處在於，各個電子模組520更包括一第三基板521。各個第三基板521位於對應的電子元件524與第一基板510之間。例如為晶片各個電子元件524藉由多個凸塊(bump) 528電性連接至對應的第三基板521。亦即，各個電子元件524藉由覆晶接合的方式電性連接至對應第三基板521。此外，第三基板521再藉由多個焊球(solder ball) 523電性連接至第一基板510的上層的第一導體層512。這些焊球523可為球格陣列(ball grid array，BGA)類型之輸出入介面。綜言之，各個電子元件524藉由第三基板521而電性連接至第一基板510。
在此必須說明的是，就這些電子模組520的其中之一而言，例如為晶片的電子元件524、對應的這些凸塊528、對應的這些焊球523與對應的第三基板521可預先形成一晶片封裝體。
此外，各個第二基板522位於對應的電子元件524與對應的散熱裝置530之間。各個電子元件524藉由對應的第二基板522而導熱性地連接至對應的散熱裝置530。各個第二基板522可作為具有較低熱膨脹係數的對應的電子元件524與具有較高熱膨脹係數的對應的散熱裝置530的緩衝中介。
圖4B繪示本發明第四實施例之另一種電子組裝體的剖面示意圖。請參考圖4B，電子組裝體500’與電子組裝體500的主要不同之處在於，電子組裝體500’的各個電子元件524’為一晶片封裝體，且各個電子元件524’的導線架524a’的這些引腳524b’電性連接至第一基板510’。
綜上所述，本發明之實施例的電子組裝體至少具有以下其中之一或其他優點：
一、當本發明之實施例的電子組裝體運作時，由於第二絕緣層的導熱係數大於第一絕緣層的導熱係數，所以電子元件所產生的熱可藉由第二基板而傳遞至外界環境。因此，與習知技術相較，本發明之實施例的電子組裝體的散熱效能較佳。
二、由於第二絕緣層的熱膨脹係數可小於第一絕緣層的熱膨脹係數，因此，在本發明之實施例中，配置於第二基板上的電子元件較不易受到第二基板的熱膨脹現象的影響而產生損壞。
三、由於第二絕緣層的崩潰電壓可高於第一絕緣層的崩潰電壓，第二絕緣層的耐電磁波干擾特性可優於第一絕緣層的耐電磁波干擾特性，第二絕緣層的耐靜電放電特性可優於第一絕緣層的耐靜電放電特性，或者第二絕緣層的耐無線射頻干擾特性可優於第一絕緣層的耐無線射頻干擾特性，所以第二基板的電性效能較優於第一基板的電性效能。因此，整體而言，本發明之實施例的電子組裝體的電性表現較佳。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
200、200’、200”、300、300’、300”、300’”、400、400’、400”、500、500’．．．電子組裝體
210、210’、310、310’、310’”、410、510、510’．．．第一基板
212、312、412、512．．．第一導體層
214、414．．．第一絕緣層
216、316．．．貫穿孔
220、420、520．．．電子模組
222、222”、322、322”、422、422’、422”、522．．．第二基板
222a、322a．．．第二導體層
222b、322b．．．第二絕緣層
224、224’、224”、324’、324”、324’”、424、424’、424”、524、524’．．．電子元件
224a”、324a”、324a’”、424a”、524a’．．．導線架
224b”、324b”、324b’”、424b”、524b”．．．引腳
226．．．包覆體
228、228’、328’、428、428’．．．焊線
230、330、430、530．．．散熱裝置
232．．．散熱鰭片
322c．．．導電貫孔
418．．．導熱貫孔
521．．．第三基板
523．．．焊球
528．．．凸塊
圖1A繪示本發明第一實施例之一種電子組裝體的剖面示意圖。
圖1B繪示本發明第一實施例之另一種電子組裝體的剖面示意圖。
圖1C繪示本發明第一實施例之又一種電子組裝體的剖面示意圖。
圖2A繪示本發明第二實施例之一種電子組裝體的剖面示意圖。
圖2B繪示本發明第二實施例之另一種電子組裝體的剖面示意圖。
圖2C繪示本發明第二實施例之又一種電子組裝體的剖面示意圖。
圖2D繪示本發明第二實施例之再一種電子組裝體的剖面示意圖。
圖3A繪示本發明第三實施例之一種電子組裝體的剖面示意圖。
圖3B繪示本發明第三實施例之另一種電子組裝體的剖面示意圖。
圖3C繪示本發明第三實施例之又一種電子組裝體的剖面示意圖。
圖4A繪示本發明第四實施例之一種電子組裝體的剖面示意圖。
圖4B繪示本發明第四實施例之另一種電子組裝體的剖面示意圖。
200‧‧‧電子組裝體
210‧‧‧第一基板
212‧‧‧第一導體層
214‧‧‧第一絕緣層
216‧‧‧貫穿孔
220‧‧‧電子模組
222‧‧‧第二基板
222a‧‧‧第二導體層
222b‧‧‧第二絕緣層
224‧‧‧電子元件
226‧‧‧包覆體
228‧‧‧焊線
230‧‧‧散熱裝置
232‧‧‧散熱鰭片

Claims (13)

  1. 一種電子組裝體，包括：一第一基板，包括一第一導體層與一第一絕緣層，其中該第一導體層配置於該第一絕緣層上；一電子模組，配置於該第一基板上，包括：一第二基板，包括一第二導體層與一第二絕緣層，其中該第二導體層配置於該第二絕緣層上，且該第二絕緣層的導熱係數大於該第一絕緣層的導熱係數；以及一電子元件，導熱性地連接至該第二基板，不電性連接至該第二基板，且電性連接至該第一基板的該第一導體層，其中該第一導體層的一部分用於傳輸一電訊號，且該第二基板與該第一導體層用於傳輸該電訊號的該部分電性絕緣；以及一散熱裝置，導熱性地連接至該第二基板，其中該第二基板位於該電子元件與該散熱裝置之間，該電子元件通過該第二基板而導熱性地連接至該散熱裝置，且該散熱裝置不接觸該第一基板。
  2. 一種電子組裝體，包括：一第一基板，包括一第一導體層與一第一絕緣層，其中該第一導體層配置於該第一絕緣層上；一電子模組，配置於該第一基板上，包括：一第二基板，包括一第二導體層與一第二絕緣層，其中該第二導體層配置於該第二絕緣層上，且該第二絕緣層的導熱係數大於該第一絕緣層的導熱係數；以及一電子元件，導熱性地連接至該第二基板，且電性連接至該第一基板的該第一導體層，其中該第一導體層的一 部分用於傳輸一電訊號；以及一散熱裝置，導熱性地連接至該第二基板，其中該第二基板位於該電子元件與該散熱裝置之間，該電子元件通過該第二基板而導熱性地連接至該散熱裝置，且該散熱裝置不接觸該第一基板。
  3. 如申請專利範圍第1或2項所述之電子組裝體，其中該第二絕緣層的熱膨脹係數小於該第一絕緣層的熱膨脹係數。
  4. 如申請專利範圍第1或2項所述之電子組裝體，其中該第二絕緣層的崩潰電壓高於該第一絕緣層的崩潰電壓。
  5. 如申請專利範圍第1或2項所述之電子組裝體，其中該第二絕緣層的耐電磁波干擾特性優於該第一絕緣層的耐電磁波干擾特性。
  6. 如申請專利範圍第1或2項所述之電子組裝體，其中該第二絕緣層的耐靜電放電特性優於該第一絕緣層的耐靜電放電特性。
  7. 如申請專利範圍第1或2項所述之電子組裝體，其中該第二絕緣層的耐無線射頻干擾特性優於該第一絕緣層的耐無線射頻干擾特性。
  8. 如申請專利範圍第1或2項所述之電子組裝體，其中該第二絕緣層的材質包括陶瓷與鑽石的至少其中之一。
  9. 如申請專利範圍第8項所述之電子組裝體，其中該第二絕緣層的材質包括陶瓷，其包括氧化鋁、氧化鋯、氧化矽、氧化鈦、氮化鋁、氮化矽、碳化矽與玻璃的至少其中之一。
  10. 如申請專利範圍第1或2項所述之電子組裝體，其中該第一基板具有可撓性。
  11. 如申請專利範圍第1或2項所述之電子組裝體，其中該電子模組更包括一第三基板，該第三基板位於該電子元件與該第一基板之間，該電子元件藉由該第三基板而電性連接至該第一基板的該第一導體層，且該第二基板包括兩第二導體層，分別配置於該第二絕緣層的相對兩側上。
  12. 如申請專利範圍第1或2項所述之電子組裝體，其中該第二基板包括兩第二導體層，分別配置於該第二絕緣層的相對兩側上，該第一基板具有一貫穿孔，且至少部分該電子元件位於該貫穿孔內。
  13. 如申請專利範圍第1或2項所述之電子組裝體，其中該第二基板包括兩第二導體層，分別配置於該第二絕緣層的相對兩側上，該第一基板具有一貫穿孔，且至少部分該散熱裝置位於該貫穿孔內。
TW099107490A 2010-03-15 2010-03-15 電子組裝體 TWI460831B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW099107490A TWI460831B (zh) 2010-03-15 2010-03-15 電子組裝體

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099107490A TWI460831B (zh) 2010-03-15 2010-03-15 電子組裝體

Publications (2)

Publication Number Publication Date
TW201131713A TW201131713A (en) 2011-09-16
TWI460831B true TWI460831B (zh) 2014-11-11

Family

ID=50180446

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099107490A TWI460831B (zh) 2010-03-15 2010-03-15 電子組裝體

Country Status (1)

Country Link
TW (1) TWI460831B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI565101B (zh) * 2014-02-24 2017-01-01 隆達電子股份有限公司 發光二極體封裝體及其製造方法
TWI722850B (zh) * 2020-03-27 2021-03-21 璦司柏電子股份有限公司 具有保護接墊的高導熱陶瓷基板及具有該基板的大功率模組
TWI765352B (zh) * 2020-03-27 2022-05-21 璦司柏電子股份有限公司 具有保護接墊的高導熱陶瓷基板及具有該基板的大功率模組
CN113451252B (zh) * 2020-03-27 2024-05-14 瑷司柏电子股份有限公司 具有保护接垫的高导热陶瓷基板及具该基板的大功率模块
TWI833444B (zh) * 2022-11-14 2024-02-21 南茂科技股份有限公司 薄膜覆晶封裝結構

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903052A (en) * 1998-05-12 1999-05-11 Industrial Technology Research Institute Structure for semiconductor package for improving the efficiency of spreading heat
TW200304186A (en) * 2002-03-14 2003-09-16 Nec Corp Semiconductor device
TWM302675U (en) * 2006-07-13 2006-12-11 Ind Tech Res Inst Light source devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903052A (en) * 1998-05-12 1999-05-11 Industrial Technology Research Institute Structure for semiconductor package for improving the efficiency of spreading heat
TW200304186A (en) * 2002-03-14 2003-09-16 Nec Corp Semiconductor device
TWM302675U (en) * 2006-07-13 2006-12-11 Ind Tech Res Inst Light source devices

Also Published As

Publication number Publication date
TW201131713A (en) 2011-09-16

Similar Documents

Publication Publication Date Title
TWI689072B (zh) 針對用於半導體封裝的矽橋的傳導墊層之交替表面
JP5081578B2 (ja) 樹脂封止型半導体装置
TWI811383B (zh) 半導體封裝
US8802475B2 (en) Method of fabricating a 3D integrated electronic device structure including increased thermal dissipation capabilities
US20180082981A1 (en) Integrated circuit devices and methods of assembling the same
TWI584428B (zh) 降低封裝翹曲之散熱型半導體封裝構造
US20140319668A1 (en) High thermal performance 3d package on package structure
CN103703549A (zh) 用于直接表面安装的裸露芯片封装
TW201415587A (zh) 半導體裝置的熱能管理結構及其製造方法
TWI460831B (zh) 電子組裝體
JP2019071412A (ja) チップパッケージ
TW201832297A (zh) 封裝堆疊構造及其製造方法
JP2012015225A (ja) 半導体装置
US8536701B2 (en) Electronic device packaging structure
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
TWI660471B (zh) 晶片封裝
CN102194802B (zh) 电子组装体
TWI553799B (zh) 半導體封裝結構
TWM593659U (zh) 直接導出電子元件熱能的封裝結構
JP5170134B2 (ja) 半導体装置及びその製造方法
TWI820690B (zh) 功率模組及其製造方法
TWI381512B (zh) 多晶片堆疊結構
US11114387B2 (en) Electronic packaging structure
JP2008300604A (ja) 半導体装置の製造方法
JPH0377355A (ja) 放熱型半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees