CN102194802B - 电子组装体 - Google Patents

电子组装体 Download PDF

Info

Publication number
CN102194802B
CN102194802B CN201010128013.9A CN201010128013A CN102194802B CN 102194802 B CN102194802 B CN 102194802B CN 201010128013 A CN201010128013 A CN 201010128013A CN 102194802 B CN102194802 B CN 102194802B
Authority
CN
China
Prior art keywords
substrate
insulating barrier
electronic
conductor layer
electronic assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010128013.9A
Other languages
English (en)
Other versions
CN102194802A (zh
Inventor
林总贤
林智明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201010128013.9A priority Critical patent/CN102194802B/zh
Publication of CN102194802A publication Critical patent/CN102194802A/zh
Application granted granted Critical
Publication of CN102194802B publication Critical patent/CN102194802B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors

Landscapes

  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及一种电子组装体，包括一第一基板与一电子模块。第一基板包括一第一导体层与一第一绝缘层。第一导体层配置于第一绝缘层上。电子模块包括一第二基板与一电子组件。第二基板配置于第一基板上且包括一第二导体层与一第二绝缘层。第二导体层配置于第二绝缘层上。第二绝缘层的导热系数大于第一绝缘层的导热系数。电子组件导热性地连接至第二基板且电性连接至第一基板。上述电子组装体的散热效能较佳。

Description

电子组装体
技术领域
本发明是有关于一种电子装置（electronic device），且特别是有关于一种电子组装体（electronic assembly）。
背景技术
在半导体产业中，集成电路（integrated circuits，IC）的生产，主要可分为三个阶段：集成电路设计（IC design）、集成电路的制作（ICprocess）及集成电路的封装（IC package）。在集成电路的制作中，芯片（chip）是经由制作晶圆（wafer）、形成集成电路以及切割晶圆（wafersawing）等步骤而完成。晶圆具有一主动面（active surface），其泛指晶圆的具有主动组件（active element）的表面。当晶圆内部的集成电路完成之后，晶圆的主动面更配置有多个接垫（pad），并且晶圆的主动面更由一保护层（passivation layer）所覆盖。保护层暴露出各个接垫，以使最终由晶圆切割所形成的芯片，可经由这些接垫而向外电性连接于一承载器（carrier）。承载器例如为一导线架（leadframe）或一基板（substrate），而芯片可以打线接合（wire bonding）或覆晶接合（flip-chip bonding）的方式连接至承载器上，使得芯片的这些接垫可电性连接于承载器，以构成一芯片封装体（chip package）。
现有技术中，制作完成的芯片封装体再通过表面黏着技术（surfacemount technology）而电性连接至一电路板上，以构成一电子组装体。当芯片封装体运作时，芯片所产生的热可通过电路板而传递至外界环境。然而，现有的电路板内的绝缘层的材质的导热系数较低，所以整体而言，现有的电路板的导热效果较差，使得现有的电子组装体的散热效能（heat-dissipating efficiency）较差。
发明内容
本发明提供一种电子组装体，其两基板的绝缘层的导热系数不同。
本发明提出一种电子组装体，包括一第一基板（substrate）与一电子模块（electronic module）。第一基板包括一第一导体层（conductivelayer）与一第一绝缘层（insulating layer）。第一导体层配置于第一绝缘层上。电子模块包括一第二基板与一电子组件（electronic element）。第二基板配置于第一基板上且包括一第二导体层与一第二绝缘层。第二导体层配置于第二绝缘层上。第二绝缘层的导热系数（coefficient of thermalconductivity）大于第一绝缘层的导热系数。电子组件导热性地连接至第二基板且电性连接至第一基板。
在本发明的一实施例中，上述的第二绝缘层的热膨胀系数（coefficient of thermal expansion）小于第一绝缘层的热膨胀系数。
在本发明的一实施例中，上述的第二绝缘层的崩溃电压（breakdownvoltage）高于第一绝缘层的崩溃电压。
在本发明的一实施例中，上述的第二绝缘层的耐电磁波干扰特性优于第一绝缘层的耐电磁波干扰特性。
在本发明的一实施例中，上述的第二绝缘层的耐静电放电特性优于第一绝缘层的耐静电放电特性。
在本发明的一实施例中，上述的第二绝缘层的耐无线射频（radiofrequency）干扰特性优于第一绝缘层的耐无线射频干扰特性。
在本发明的一实施例中，上述的第二绝缘层的材质包括陶瓷（ceramic）及钻石至少其中之一。此外，陶瓷包括氧化铝、氧化锆、氧化硅、氧化钛、氮化铝、氮化硅、碳化硅及玻璃的至少其中之一。
在本发明的一实施例中，上述的第一基板可具有可挠性。
在本发明的一实施例中，上述的电子组装体更包括一散热装置。第二基板包括两第二导体层，分别配置于第二绝缘层的相对两侧上。第二基板位于电子组件与第一基板之间。第一基板包括两第一导体层，分别配置于第一绝缘层的相对两侧上。第一基板位于第二基板与散热装置之间。
在本发明的一实施例中，上述的电子组装体更包括一散热装置。电子模块更包括一第三基板，第三基板位于电子组件与第一基板之间。电子组件通过第三基板而电性连接至第一基板。第二基板包括两第二导体层，分别配置于第二绝缘层的相对两侧上。第二基板位于电子组件与散热装置之间。电子组件通过第二基板而导热性地连接至散热装置。
在本发明的一实施例中，上述的电子组装体更包括一散热装置。第二基板包括两第二导体层，分别配置于第二绝缘层的相对两侧上。第一基板具有一贯穿孔（penetrating hole），至少部分电子组件位于贯穿孔内。第二基板位于电子组件与散热装置之间。
在本发明的一实施例中，上述的电子组装体更包括一散热装置。第二基板包括两第二导体层，分别配置于第二绝缘层的相对两侧上。第一基板具有一贯穿孔，至少部分散热装置位于贯穿孔内。第二基板位于电子组件与散热装置之间。
当本发明的实施例的电子组装体运作时，由于第二绝缘层的导热系数大于第一绝缘层的导热系数，所以电子组件所产生的热可通过第二基板而传递至外界环境。因此，与现有技术相较，本发明的实施例的电子组装体的散热效能较佳。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举实施例，并配合附图，详细说明如下。
附图说明
图1A绘示本发明第一组实施例的一种电子组装体的剖面示意图。
图1B绘示本发明第一组实施例的另一种电子组装体的剖面示意图。
图1C绘示本发明第一组实施例的又一种电子组装体的剖面示意图。
图2A绘示本发明第二组实施例的一种电子组装体的剖面示意图。
图2B绘示本发明第二组实施例的另一种电子组装体的剖面示意图。
图2C绘示本发明第二组实施例的又一种电子组装体的剖面示意图。
图2D绘示本发明第二组实施例的再一种电子组装体的剖面示意图。
图3A绘示本发明第三组实施例的一种电子组装体的剖面示意图。
图3B绘示本发明第三组实施例的另一种电子组装体的剖面示意图。
图3C绘示本发明第三组实施例的又一种电子组装体的剖面示意图。
图4A绘示本发明第四组实施例的一种电子组装体的剖面示意图。
图4B绘示本发明第四组实施例的另一种电子组装体的剖面示意图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及实施例，对依据本发明提出的电子装置其具体实施方式、结构、特征及其功效，详细说明如后。
[第一组实施例]
图1A绘示本发明第一组实施例的一种电子组装体的剖面示意图。请参考图1A，第一组实施例的电子组装体200包括一第一基板210、多个电子模块220与多个散热装置230。第一基板210包括两第一导体层212与一第一绝缘层214且具有多个贯穿孔216。这些第一导体层212分别配置于第一绝缘层214的相对两侧上，且各个第一导体层212的材质例如为铜。在本实施例中，第一基板210可具有可挠性，且第一绝缘层214的材质例如为环氧树脂（epoxy resin）及聚酰亚胺（polyimide，PI）树脂。此外，本实施例的第一导体层212的数目与第一绝缘层214的数目仅是用以举例而非限定本发明。
各个电子模块220包括一第二基板222与一电子组件224。各个第二基板222配置于第一基板210上，且包括两第二导体层222a与一第二绝缘层222b。这些第二导体层222a分别配置于对应的第二绝缘层222b的相对两侧上，且各个第二导体层222a的材质例如为铜或银。各个第二绝缘层222b的材质包括陶瓷及钻石至少其中之一。在本实施例中，各个第二绝缘层222b的材质包括陶瓷，其包括氧化铝、氧化锆、氧化硅、氧化钛、氮化铝、氮化硅、碳化硅及玻璃的至少其中之一。例如，各个第二绝缘层222b的材质为重量百分比为96%的氧化铝与重量百分比为4%的氧化镁所组成。此外，本实施例的第二导体层222a的数目与第二绝缘层222b的数目仅是用以举例而非限定本发明。另外，在另一实施例中，第一基板210的第一绝缘层214的材质可为氧化铝，且各个第二基板222的第二绝缘层222b的材质可为氮化铝。
在此必须说明的是，各个第二绝缘层222b的导热系数大于第一绝缘层214的导热系数。此外，各个第二绝缘层222b的热膨胀系数可小于第一绝缘层214的热膨胀系数。各个第二绝缘层222b的崩溃电压可高于第一绝缘层214的崩溃电压。各个第二绝缘层222b的耐电磁波干扰特性可优于第一绝缘层214的耐电磁波干扰特性。各个第二绝缘层222b的耐静电放电特性可优于第一绝缘层214的耐静电放电特性。各个第二绝缘层222b的耐无线射频干扰特性可优于第一绝缘层214的耐无线射频干扰特性。
各个电子组件224例如为一芯片（chip），其导热性地连接至对应的第二基板222。各个电子组件224的至少一部分位于对应的贯穿孔216内。在本实施例中，例如为芯片的各个电子组件224通过打线接合（wirebonding）的方式电性连接至对应的第二基板222的这些第二导体层222a的其中之一。此外，各个贯穿孔216内可填入一包覆体226，其可包覆电子组件224与这些焊线228。包覆体226的透光性并不限定且形状也不限定，其功用可为保护这些焊线228以避免受到外界的湿气、热量与噪声（noise）的影响。另外，若各个电子组件224为一发光二极管芯片（LED chip），则包覆体226具有透光性，且各个贯穿孔216的外型可因设计需求而有所改变，以达成所需的出光方式与亮度的要求。
在另一实施例中，例如为芯片的各个电子组件224可通过覆晶接合（flip chip bonding）的方式电性连接至对应的第二基板222。此外，在又一实施例中，各个电子组件224可为一预先封装完成的芯片封装体，例如，芯片尺寸封装体（chip scale package，CSP）、晶圆级芯片尺寸封装体（wafer-level chip scale package，WLCSP）或堆栈芯片封装体（stackedchip package）等等。然而，上述并未以图面绘示。
详言之，就图1A的相对位置而言，各个电子组件224是电性连接至对应的第二基板222的上层的第二导体层222a，其位于对应的第二绝缘层222b的上方。各个第二基板222的上层的第二导体层222a电性连接至第一基板210的下层的第一导体层212。换言之，各个电子组件224是通过对应的这些焊线228与对应的第二基板222的上层的第二导体层222a而电性连接至第一基板210的下层的第一导体层212。
各个散热装置230例如为一散热座（heat sink），其配置于对应的第二基板222的下层的第二导体层222a上且具有多个散热鳍片（fin）232，使得各个第二基板222位于对应的电子组件224与对应的散热装置230之间。在此必须说明的是，这些散热装置230的这些散热鳍片232可被设计与一热管（heat pipe）（未绘示）相连，例如，热管穿过这些散热装置230的这些散热鳍片232，使得这些散热装置230与热管构成一散热模块。因此，热可由这些散热鳍片232传递至热管而迅速传递至外界环境。在另一实施例中，这些散热装置230可不通过热管而直接相连而构成另一散热模块。换言之，这些散热装置230可以一共享的散热模块的型态呈现。
在本实施例中，当电子组装体200运作时，由于各个第二绝缘层222b的导热系数大于第一绝缘层214的导热系数，所以各个电子组件224所产生的热可通过对应的第二基板222而传递至外界环境。因此，与现有技术相较，本实施例的电子组装体200的散热效能较佳。此外，由于各个第二绝缘层222b的热膨胀系数可小于第一绝缘层214的热膨胀系数，因此，配置于对应的第二基板222上的各个电子组件224较不易受到对应的第二基板222的热膨胀现象的影响而产生损坏。另外，由于各个第二绝缘层222b的崩溃电压可高于第一绝缘层214的崩溃电压，各个第二绝缘层222b的耐电磁波干扰特性可优于第一绝缘层214的耐电磁波干扰特性，各个第二绝缘层222b的耐静电放电特性可优于第一绝缘层214的耐静电放电特性，或者各个第二绝缘层222b的耐无线射频干扰特性可优于第一绝缘层214的耐无线射频干扰特性，所以第二基板222的电性效能（electrical efficiency）较优于第一基板210的电性效能。因此，整体而言，本实施例的电子组装体200的电性表现（electricalperformance）较佳。
图1B绘示本发明第一组实施例的另一种电子组装体的剖面示意图。请参考图1B，电子组装体200’与电子组装体200的主要不同之处在于，电子组装体200’的各个电子组件224’是通过对应的这些焊线228’电性连接至第一基板210’。
图1C绘示本发明第一组实施例的又一种电子组装体的剖面示意图。请参考图1C，电子组装体200”与电子组装体200的主要不同之处在于，电子组装体200”的各个电子组件224”为一芯片封装体，且各个电子组件224”的导线架（lead frame）224a”的这些引脚（lead）224b”电性连接至对应的第二基板222”。
[第二组实施例]
图2A绘示本发明第二组实施例的一种电子组装体的剖面示意图。请参考图2A，第二组实施例的电子组装体300与第一组实施例的电子组装体200的主要不同之处在于，各个散热装置330的至少一部分位于第一基板310的对应的贯穿孔316内。此外，就图2A的相对位置而言，各个电子模块320的第二基板322的下层的第二导体层322a电性连接至第一基板310的上层的第一导体层312。另外，各个第二基板322可具有多个导电贯孔（conductive through hole）322c，其贯穿对应的第二绝缘层322b且电性连接对应的这些第二导体层322a。各个导电贯孔322c可利用铜膏烧结、银胶烧结、化学电镀或者溅镀的方式在贯孔内形成导通电路。
图2B绘示本发明第二组实施例的另一种电子组装体的剖面示意图。请参考图2B，电子组装体300’与电子组装体300的主要不同之处在于，电子组装体300’的各个电子组件324’是通过对应的这些焊线328’电性连接至第一基板310’。
图2C绘示本发明第二组实施例的又一种电子组装体的剖面示意图。请参考图2C，电子组装体300”与电子组装体300的主要不同之处在于，电子组装体300”的各个电子组件324”为一芯片封装体，且各个电子组件324”的导线架324a”的这些引脚324b”电性连接至对应的第二基板322”。
图2D绘示本发明第二组实施例的再一种电子组装体的剖面示意图。请参考图2D，电子组装体300’”与电子组装体300的主要不同之处在于，电子组装体300’”的各个电子组件324’”为一芯片封装体，且各个电子组件324’”的导线架324a’”的这些引脚324b’”电性连接至第一基板310’”。
[第三组实施例]
图3A绘示本发明第三组实施例的一种电子组装体的剖面示意图。请参考图3A，第三组实施例的电子组装体400与第一组实施例的电子组装体200的主要不同之处在于，第一基板410可省略这些贯穿孔216的配置，且散热装置430的数量可只有一个。各个电子模块420的第二基板422配置于第一基板410上，且各个第二基板422位于对应的电子组件424与第一基板410之间。此外，第一基板410位于各个第二基板422与散热装置430之间。
在本实施例中，各个电子组件424通过对应的这些焊线428而电性连接至第一基板410的上层的第一导体层412。此外，第一基板410可具有多个导热贯孔（thermal through hole）418，其贯穿第一绝缘层414、导热性地连接的这些第一导体层412且位于这些第二基板422的下方。
图3B绘示本发明第三组实施例的另一种电子组装体的剖面示意图。请参考图3B，电子组装体400’与电子组装体400的主要不同之处在于，电子组装体400’的各个电子组件424’是通过对应的这些焊线428’电性连接至对应的第二基板422’。
图3C绘示本发明第三组实施例的又一种电子组装体的剖面示意图。请参考图3C，电子组装体400”与电子组装体400的主要不同之处在于，电子组装体400”的各个电子组件424”为一芯片封装体，且各个电子组件424”的导线架424a”的这些引脚424b”电性连接至对应的第二基板422”。
[第四组实施例]
图4A绘示本发明第四组实施例的一种电子组装体的剖面示意图。请参考图4A，第四组实施例的电子组装体500与第一组实施例的电子组装体200的主要不同之处在于，各个电子模块520更包括一第三基板521。各个第三基板521位于对应的电子组件524与第一基板510之间。例如为芯片各个电子组件524通过多个凸块（bump）528电性连接至对应的第三基板521。亦即，各个电子组件524通过覆晶接合的方式电性连接至对应第三基板521。此外，第三基板521再通过多个焊球（solderball）523电性连接至第一基板510的上层的第一导体层512。这些焊球523可为球格数组（ball grid array，BGA）类型的输出入接口。综言之，各个电子组件524通过第三基板521而电性连接至第一基板510。
在此必须说明的是，就这些电子模块520的其中之一而言，例如为芯片的电子组件524、对应的这些凸块528、对应的这些焊球523与对应的第三基板521可预先形成一芯片封装体。
此外，各个第二基板522位于对应的电子组件524与对应的散热装置530之间。各个电子组件524通过对应的第二基板522而导热性地连接至对应的散热装置530。各个第二基板522可作为具有较低热膨胀系数的对应的电子组件524与具有较高热膨胀系数的对应的散热装置530的缓冲中介。
图4B绘示本发明第四组实施例的另一种电子组装体的剖面示意图。请参考图4B，电子组装体500’与电子组装体500的主要不同之处在于，电子组装体500’的各个电子组件524’为一芯片封装体，且各个电子组件524’的导线架524a’的这些引脚524b’电性连接至第一基板510’。
综上所述，本发明的实施例的电子组装体至少具有以下其中之一或其它优点：
一、当本发明的实施例的电子组装体运作时，由于第二绝缘层的导热系数大于第一绝缘层的导热系数，所以电子组件所产生的热可通过第二基板而传递至外界环境。因此，与现有技术相较，本发明的实施例的电子组装体的散热效能较佳。
二、由于第二绝缘层的热膨胀系数可小于第一绝缘层的热膨胀系数，因此，在本发明的实施例中，配置于第二基板上的电子组件较不易受到第二基板的热膨胀现象的影响而产生损坏。
三、由于第二绝缘层的崩溃电压可高于第一绝缘层的崩溃电压，第二绝缘层的耐电磁波干扰特性可优于第一绝缘层的耐电磁波干扰特性，第二绝缘层的耐静电放电特性可优于第一绝缘层的耐静电放电特性，或者第二绝缘层的耐无线射频干扰特性可优于第一绝缘层的耐无线射频干扰特性，所以第二基板的电性效能较优于第一基板的电性效能。因此，整体而言，本发明的实施例的电子组装体的电性表现较佳。
以上所述，仅是本发明的实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (13)

1.一种电子组装体，其特征在于，包括：
一第一基板，包括一第一导体层与一第一绝缘层，其中该第一导体层配置于该第一绝缘层上；
一电子模块，配置于该第一基板上，包括：
一第二基板，包括一第二导体层与一第二绝缘层，其中该第二导体层配置于该第二绝缘层上，且该第二绝缘层的导热系数大于该第一绝缘层的导热系数；以及
一电子组件，导热性地连接至该第二基板，不电性连接至该第二基板，且电性连接至该第一基板的该第一导体层，其中该第一导体层的一部分用于传输一电信号，且该第二基板与该第一导体层用于传输该电信号的该部分电性绝缘；以及
一散热装置，导热性地连接至该第二基板，其中该第二基板位于该电子组件与该散热装置之间，该电子组件通过该第二基板而导热性地连接至该散热装置，且该散热装置不接触该第一基板。
2.一种电子组装体，其特征在于，包括：
一第一基板，包括一第一导体层与一第一绝缘层，其中该第一导体层配置于该第一绝缘层上；
一电子模块，配置于该第一基板上，包括：
一第二基板，包括一第二导体层与一第二绝缘层，其中该第二导体层配置于该第二绝缘层上，且该第二绝缘层的导热系数大于该第一绝缘层的导热系数；以及
一电子组件，导热性地连接至该第二基板，且电性连接至该第一基板的该第一导体层，其中该第一导体层的一部分用于传输一电信号；以及
一散热装置，导热性地连接至该第二基板，其中该第二基板位于该电子组件与该散热装置之间，该电子组件通过该第二基板而导热性地连接至该散热装置，且该散热装置不接触该第一基板。
3.根据权利要求1或2所述的电子组装体，其特征在于，该第二绝缘层的热膨胀系数小于该第一绝缘层的热膨胀系数。
4.根据权利要求1或2所述的电子组装体，其特征在于，该第二绝缘层的崩溃电压高于该第一绝缘层的崩溃电压。
5.根据权利要求1或2所述的电子组装体，其特征在于，该第二绝缘层的耐电磁波干扰特性优于该第一绝缘层的耐电磁波干扰特性。
6.根据权利要求1或2所述的电子组装体，其特征在于，该第二绝缘层的耐静电放电特性优于该第一绝缘层的耐静电放电特性。
7.根据权利要求1或2所述的电子组装体，其特征在于，该第二绝缘层的耐无线射频干扰特性优于该第一绝缘层的耐无线射频干扰特性。
8.根据权利要求1或2所述的电子组装体，其特征在于，该第二绝缘层的材质包括陶瓷及钻石至少其中之一。
9.根据权利要求8所述的电子组装体，其特征在于，该第二绝缘层的材质包括陶瓷，其包括氧化铝、氧化锆、氧化硅、氧化钛、氮化铝、氮化硅、碳化硅及玻璃的至少其中之一。
10.根据权利要求1或2所述的电子组装体，其特征在于，该第一基板具有可挠性。
11.根据权利要求1或2所述的电子组装体，其特征在于，该电子模块更包括一第三基板，该第三基板位于该电子组件与该第一基板之间，该电子组件通过该第三基板而电性连接至该第一基板的该第一导体层，且该第二基板包括两第二导体层，分别配置于该第二绝缘层的相对两侧上。
12.根据权利要求1或2所述的电子组装体，其特征在于，该第二基板包括两第二导体层，分别配置于该第二绝缘层的相对两侧上，该第一基板具有一贯穿孔，且至少部分该电子组件位于该贯穿孔内。
13.根据权利要求1或2所述的电子组装体，其特征在于，该第二基板包括两第二导体层，分别配置于该第二绝缘层的相对两侧上，该第一基板具有一贯穿孔，且至少部分该散热装置位于该贯穿孔内。
CN201010128013.9A 2010-03-19 2010-03-19 电子组装体 Expired - Fee Related CN102194802B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010128013.9A CN102194802B (zh) 2010-03-19 2010-03-19 电子组装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010128013.9A CN102194802B (zh) 2010-03-19 2010-03-19 电子组装体

Publications (2)

Publication Number Publication Date
CN102194802A CN102194802A (zh) 2011-09-21
CN102194802B true CN102194802B (zh) 2014-01-29

Family

ID=44602603

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010128013.9A Expired - Fee Related CN102194802B (zh) 2010-03-19 2010-03-19 电子组装体

Country Status (1)

Country Link
CN (1) CN102194802B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103606545B (zh) * 2013-08-27 2017-02-22 北京半导体照明科技促进中心 一种led软板光源模组及其制造方法
JP6475198B2 (ja) * 2016-06-29 2019-02-27 太陽誘電株式会社 可変容量デバイス及びアンテナ装置
CN107806604A (zh) * 2017-10-28 2018-03-16 厦门吉来特光电有限公司 一种led灯具

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903052A (en) * 1998-05-12 1999-05-11 Industrial Technology Research Institute Structure for semiconductor package for improving the efficiency of spreading heat
CN1979834A (zh) * 2005-11-30 2007-06-13 全懋精密科技股份有限公司 半导体封装直接电性连接的基板结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903052A (en) * 1998-05-12 1999-05-11 Industrial Technology Research Institute Structure for semiconductor package for improving the efficiency of spreading heat
CN1979834A (zh) * 2005-11-30 2007-06-13 全懋精密科技股份有限公司 半导体封装直接电性连接的基板结构

Also Published As

Publication number Publication date
CN102194802A (zh) 2011-09-21

Similar Documents

Publication Publication Date Title
US10366924B2 (en) Chip carriers and semiconductor devices including redistribution structures with improved thermal and electrical performance
US9443828B2 (en) Semiconductor device and method of embedding thermally conductive layer in interconnect structure for heat dissipation
US6404049B1 (en) Semiconductor device, manufacturing method thereof and mounting board
US9478486B2 (en) Semiconductor device and method of forming topside and bottom-side interconnect structures around core die with TSV
US8445323B2 (en) Semiconductor package with semiconductor core structure and method of forming same
US8946904B2 (en) Substrate vias for heat removal from semiconductor die
US8563418B2 (en) Semiconductor device and method of forming vertically offset bond on trace interconnects on different height traces
US7936054B2 (en) Multi-chip package
US8872320B2 (en) Semiconductor device and method of forming overlapping semiconductor die with coplanar vertical interconnect structure
US7772692B2 (en) Semiconductor device with cooling member
CN103681607A (zh) 半导体器件及其制作方法
KR101519062B1 (ko) 반도체 소자 패키지
KR20070007151A (ko) 랜드 그리드 어레이 패키지형 디바이스 및 그 형성 방법
CN102376595A (zh) 形成具有导电层和导电通孔的fo-wlcsp的方法和半导体器件
EP2250672A1 (en) Semiconductor stack assembly having reduced thermal spreading resistance and methods of making same
US9147600B2 (en) Packages for multiple semiconductor chips
JP2019071412A (ja) チップパッケージ
US20200312734A1 (en) Semiconductor package with an internal heat sink and method for manufacturing the same
KR20100120006A (ko) 전력 모듈 패키지
US9659906B2 (en) Semiconductor device
US20220223510A1 (en) Embedded packaging structure, preparation method thereof, and terminal device
CN102194802B (zh) 电子组装体
TWI460831B (zh) 電子組裝體
CN203351587U (zh) 半导体器件
JP4919689B2 (ja) モジュール基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140129

Termination date: 20200319

CF01 Termination of patent right due to non-payment of annual fee