JP4239310B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4239310B2 JP4239310B2 JP23466199A JP23466199A JP4239310B2 JP 4239310 B2 JP4239310 B2 JP 4239310B2 JP 23466199 A JP23466199 A JP 23466199A JP 23466199 A JP23466199 A JP 23466199A JP 4239310 B2 JP4239310 B2 JP 4239310B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- semiconductor device
- solder
- semiconductor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
- H01L2224/02311—Additive methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02377—Fan-in arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13116—Lead [Pb] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01018—Argon [Ar]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01072—Hafnium [Hf]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Description
【発明の属する技術分野】
本発明は、はんだ等の金属バンプを用いて実装する半導体装置の製造方法に関するものである。
【0002】
【従来の技術】
近年、デジタルビデオカメラ、デジタル携帯電話、ノートブック型パーソナルコンピュータ等の携帯用電子機器が広く普及してきており、これらの携帯用電子機器に対する小型化、薄型化および軽量化等の要求が高まってきている。
【0003】
携帯用電子機器の小型化、薄型化および軽量化等を実現するためには、部品実装密度を向上させることが重要な課題になっている。
特に、半導体IC等の半導体デバイスに関しても、従来のパッケージ型半導体デバイスの代わりに、フリップチップ型の半導体デバイスを使用した高密度実装技術が開発され、実用化されてきている。
【0004】
従来、半導体装置のパッケージ形態としては、DIP(Dual Inline Package )あるいはPGA(Pin Grid Array)などのプリント基板に設けたスルーホールにリード線を挿入して実装するリード挿入型(THD:Through Hall Mount Device )や、QFP(Quad Flat (L-Leaded) Package)あるいはTCP(Tape Carrier Package)などのリード線を基板の表面にハンダ付けして実装する表面実装型(SMD:Surface Mount Device)が用いられてきた。
さらなる小型化を進めるために、パッケージサイズを半導体チップの大きさに限りなく近づけて、さらなる小型化、高密度化を実現するチップサイズパッケージ(CSP:Chip Size Package 、FBGA(Fine-Pitch BGA)とも呼ばれる)と呼ばれるパッケージ形態により、半導体チップのパッド開口面側を実装基板に向けて実装する方法(フリップチップ実装)が注目を集めており、現在までに活発に研究がなされ、多くの提案が示されている。
【0005】
このようなフリップチップ型の半導体デバイスの実装(フリップチップ実装)を行う実装方法としては、たとえば半導体ICのアルミニウム(Al)などからなる電極パッド上に、たとえば球状(ボール状)のはんだバンプ(はんだボールバンプ)を形成して、半導体ICのチップの各接続端子をこのはんだボールバンプ上に当接させて、ICチップを直接にプリント配線基板上に実装する方法がある。
【0006】
上記のCSP形態の半導体チップを実装基板に実装した半導体装置について、図面を参照して説明する。
【0007】
図11は上記の半導体装置の断面図である。
半導体デバイス(半導体ウェハ)10のAlなどからなる電極パッド11の形成面は、たとえば窒化シリコン層からなる第1表面保護膜12とポリイミド層からなる第2表面保護膜13により、電極パッド11部分のみを開口させて状態で被覆されている。そして、電極パッド11部分の開口部においてクロム(Cr)、銅(Cu)、金(Au)等の積層膜などからなる導電膜14が電極パッド11に接続して形成されている。この導電膜は、BLM(Ball Limitting Metal)膜と呼ばれることがある。
さらに導電膜(BLM膜)14に接続してたとえば高融点はんだボールからなるはんだバンプ16bが形成されている。
以上のようにCSP形態の半導体チップ1が構成されている。
【0008】
一方、実装基板2は、たとえばガラスエポキシ系材料よりなる基板20の上面において、実装する半導体チップ1のはんだバンプ16bの形成位置に対応する位置に形成された銅などからなるランド(電極)21と、ランド21に接続して、基板20の表面上あるいは裏面上、もしくは両面上に形成されている図示しないプリント配線部を有している。ランド21部分を除く基板20表面ははんだレジスト23により被覆されている。
【0009】
上記のCSP形態の半導体チップ1は、バンプ16bとランド21を対応させて実装基板2上にマウントされており、共晶はんだ層19によりバンプ16bとランド21とが機械的、電気的に接続されている。
さらに、CSP形態の半導体チップ1と実装基板2の間隙部には、エポキシ樹脂などからなる封止樹脂3により封止されている。
【0010】
上記の半導体装置において、バンプを所定の位置に形成する方法としては、たとえば電解メッキを用いる方法が知られているが、この場合にはバンプの下地となる材料層の表面状態や電気抵抗のわずかなばらつきにより成膜されるはんだバンプの膜厚が影響を受け、半導体チップ内に均一で高さの揃ったはんだボールバンプを形成することが非常に難しいという問題点を有している。
【0011】
そこで、真空蒸着によるはんだ層の成膜とフォトレジスト膜のリフトオフとを用いて、はんだボールバンプを高さを揃えて形成する方法が開発されている。
この方法について、図面を参照して以下に説明する。
【0012】
まず、図12(a)に示すように、たとえばスパッタリング法やエッチングなどにより半導体チップの回路パターンが形成された半導体ウェハ10上にアルミニウム(Al)−銅(Cu)合金などからなる電極パッド11をパターン形成し、その上層にたとえば窒化シリコン層あるいはポリイミド層などからなる表面保護膜13を全面に被覆して形成する。
表面保護膜13の電極パッド11部分を開口した後、たとえばスパッタリング法によりクロム、銅、金の積層体である導電膜(BLM膜)14を電極パッド11に接続するようにパターン形成する。
【0013】
次に、図12(b)に示すように、フォトリソグラフィー工程により、導電膜(BLM膜)14形成領域にパターン開口部Pを有するレジスト膜R2をパターン形成する。
次に、図12(c)に示すように、たとえば真空蒸着法により全面にはんだ層を成膜することで、レジスト膜R2のパターン開口部P内にはんだ層16を形成する。このとき、レジスト膜R2の上層にもはんだ層16aが形成される。
【0014】
次に、図13(a)に示すように、リフトオフによりレジスト膜R2を除去することで、レジスト膜R2の上層に形成されたはんだ層16aを同時に除去する。これにより、レジスト膜R2のパターン開口部P内に形成されたはんだ層16のみを残すことができる。
次に、図13(b)に示すように、熱処理を行ってはんだ層16を溶融させ、表面張力により球形となった状態で冷却、固化することではんだボールバンプ16bを形成する。
【0015】
上述したように、はんだボールバンプ16bの形成は、半導体ウェハの状態(すなわち、個々の半導体チップに切断される前の状態)にて行われるようになっている。
このようにしてはんだボールバンプ16bが形成された半導体ウェハは、個々の半導体チップとしてダイシング等により切り出された後、図11に示すように、はんだボールバンプ16bが、それぞれ実装基板2の基板20に形成されたCu等からなるランド21に当接される。
ここで、基板20は、ランド21を除く表面が、はんだレジスト23により覆われていると共に、たとえばランド21の領域、あるいははんだボールバンプ16bの表面に、共晶はんだ層19がプリコートされている。
したがって、リフロー工程により、共晶はんだ層19が溶融され、溶融した共晶はんだが、はんだボールバンプ16bとランド21の間に入り込み、冷却硬化することにより、各はんだボールバンプ16bがランド21に対してはんだ付けされ、電気的に接続されることになる。
【0016】
ところで、フリップチップ実装後のバンプによる接合部の信頼性にとって、半導体チップと実装基板(プリント配線基板)の熱膨張率の違いによる熱ストレスが大きな問題となる。
シリコンの熱膨張率が3.4ppm/℃であるのに対して、一般的に広く用いられているガラスエポキシ系の実装基板の熱膨張率は約15ppm/℃と大きく、チップのオン/オフにより生じる温度差によって熱ストレスが繰り返しバンプ接合部に加えられると接合部にクラックが発生し、破断故障を起こす場合がある。
【0017】
上記の問題の対策としては、図11に示すように、半導体チップ1と実装基板2の間に封止樹脂3を注入し、熱膨張ストレスを封止樹脂全体で受けることにより、強度の弱いバンプ接合部に加えられる熱ストレスを緩和する方法が一般にとられている。
【0018】
【発明が解決しようとする課題】
しかしながら、上記の従来のフリップチップ実装法では、半導体チップと実装基板が封止樹脂により固められていることから、デバイスチップに不良が生じた場合には半導体チップ1が実装された実装基板2全体を丸ごと廃棄するか、あるいは化学的または機械的な外力を加えて半導体チップを無理やりはぎ取る方法しかなかった。
【0019】
ここで、前者の実装基板2の全体交換は、コストが高くなってしまうという問題があり、後者の強制的な半導体チップ1の剥ぎ取りは、実装基板2にダメージを与えることになってしまう。
したがって、半導体チップ1に不良が発生した場合の不良部品の交換作業、いわゆるリワーク作業が困難であり、フリップチップ実装が広く普及しない一因ともなっている。
また、半導体デバイスの小型化に伴ういわゆる狭ピッチ化に伴って、上述した封止樹脂3の注入の際に、封止樹脂3の回り込みが悪くなって、完全な封止樹脂3の注入が行われ得なくなることから、熱ストレスが十分緩和されないという問題もあった。
【0020】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、封止樹脂を使用することなく、半導体デバイスと実装基板との間の熱ストレスを確実に緩和でき、しかも接続抵抗を低減でき、かつ接合部分の強度が高めることができる半導体装置およびその製造方法を提供することにある。
【0021】
【課題を解決するための手段】
上記目的を達成するため、本発明の半導体装置は、半導体デバイスの回路パターンに接続するように形成された金属バンプと、上記半導体デバイスの回路パターン形成面に、上記金属バンプの間隙部を封止し、金属バンプの高さより低い膜厚となるように形成された樹脂膜とを含み、上記金属バンプの樹脂膜から突出した表面が清浄化されている。
【0022】
また、本発明では、上記金属バンプの樹脂膜から突出した表面は、少なくとも接続界面における接続抵抗の上昇および接続強度の低下を招く成分が除去されている。
【0023】
また、本発明では、上記金属バンプは、はんだバンプであり、上記はんだバンプの樹脂膜から突出した表面には、当該はんだバンプと組成が異なるはんだ層が形成されている。
【0024】
また、本発明では、上記はんだバンプが高融点はんだからなり、上記はんだ層が共晶はんだからなる。
【0025】
また、本発明の半導体装置の製造方法は、半導体デバイスの回路パターンに接続するように金属バンプを形成する第1の工程と、上記半導体デバイスの回路パターン形成面に、上記金属バンプの間隙部を封止し、金属バンプの高さより低い膜厚となるように樹脂膜を形成する第2の工程と、上記金属バンプの樹脂膜から突出している表面を清浄化する第3の工程とを有する。
【0026】
また、本発明では、上記第3の工程では、少なくとも接続界面における接続抵抗の上昇および接続強度の低下を招く成分を除去して表面の清浄化を行う。
【0027】
また、本発明では、上記第3の工程では、バンプの表面の清浄化に並行してバンプの表面を活性化する。
【0028】
また、本発明では、上記第3の工程では、上記バンプに付着した上記樹脂膜成分を除去する。
【0029】
また、本発明では、上記第3の工程では、上記バンプ表面の酸化物を除去する。
【0030】
また、本発明では、上記第3の工程では、上記バンプの表面の清浄化を、プラズマクリーニング処理により行う。
【0031】
また、本発明では、上記プラズマクリーニング処理が、少なくとも不活性ガスの放電プラズマによるスパッタエッチング処理である。
【0032】
好適には、上記プラズマクリーニング処理が、少なくとも酸素プラズマ処理と、これに続く不活性ガスの放電プラズマによるスパッタエッチング処理である。
【0033】
好適には、上記プラズマクリーニング処理が、少なくとも酸素プラズマ処理と、これに続く還元性ガスの放電プラズマによるスパッタエッチング処理である。
【0034】
また、本発明では、上記第3の工程では、上記バンプの表面の清浄化を、レーザ光を照射して行う。
【0035】
また、本発明では、上記第3の工程では、上記バンプの表面の清浄化を、減圧雰囲気下、不活性ガス雰囲気下あるいは還元性ガス雰囲気下で行う。
【0036】
また、本発明では、上記第3の工程では、上記バンプの表面の清浄化を、バンプに噴出ガスをあて、剥離した不要成分を吸引しながら行う。
【0037】
また、本発明では、好適には、上記第1の工程で形成する金属バンプははんだバンプであり、上記第3の工程の後、上記はんだバンプの表面に当該はんだバンプと組成が異なるはんだ層を形成する第4の工程をさらに有する。
そして、好適には、上記はんだバンプは高融点はんだであり、上記はんだ層は共晶はんだからなる。
また、好適には、上記第4の工程において、共晶はんだ層は、印刷法、メッキ法あるいは転写法により形成する。
【0038】
また、本発明では、少なくとも第3の工程までの各工程が、半導体ウェハの状態の半導体基板上に形成された半導体デバイスに対して行われる。
【0039】
また、本発明では、上記第3の工程の後、上記半導体ウェハを単位半導体チップ毎に切断する工程をさらに有する。
【0040】
また、本発明では、半導体ウェハを単位半導体チップ毎に切断する工程の後、上記半導体チップを上記バンプ形成面側から当該バンプにおいて接続するように実装基板に実装する工程をさらに有する。
【0041】
本発明によれば、強度の比較的弱い金属バンプの根元付近、たとえば球状のはんだバンプの周囲が、樹脂によって補強され、熱ストレスがこの樹脂によって緩和される。
さらに、この樹脂膜の形成が、半導体デバイスの実装基板への実装前に行われることから、半導体デバイスの実装後に実装基板と半導体デバイスの間に封止樹脂を注入する必要がなく、生産性が向上する。
また、樹脂膜は、その高さが金属バンプの高さより低く形成されることから、実装基板へ実装したとしても、実装基板に接触しない。
その結果、実装後に半導体デバイスに不良が発生したとしても、実装基板から当該半導体デバイスを容易に取り外すことが可能になる。
【0042】
また、本発明によれば、樹脂膜から露出している金属バンプの表面から、少なくとも接続界面における接続抵抗の上昇および接続強度の低下を招く成分が除去され、露出表面の清浄化が行われる。
この清浄化においては、たとえばバンプに付着した樹脂膜成分や、バンプ表面の酸化物が除去される。また、バンプの表面の清浄化に並行してバンプ表面が活性化される。
【0043】
また、樹脂膜から露出している金属バンプの表面が、プラズマクリーニング処理により清浄化される。したがって、金属バンプの実装基板のランドあるいははんだバンプ表面に形成されたはんだ層に対する接合の際の、接続抵抗が低減され、接合強度が高められる。
その結果、半導体デバイスの実装基板に対する実装に関して、熱ストレスが緩和され、半導体デバイスが実装基板に実装されたときの電気特性が改善され、かつ接合強度が高められることによって、実装不良が大幅に低減される。
【0044】
また、上述のプラズマクリーニング処理が、少なくとも不活性ガスの放電プラズマによるスパッタエッチング処理である場合には、たとえばAr等の不活性ガスを使用したRF放電プラズマによって、スパッタエッチング処理を行うことにより、金属バンプの表面に残存する樹脂がスパッタ除去され、清浄な金属バンプの表面が露出する。また、物理的なイオン照射によって表面層が化学的に活性な状態になる。
これにより、金属バンプの表面が清浄化され、接合の際の接続抵抗が低減され、接合強度が高められることになるので、半導体デバイスの実装時の電気特性が改善される。
【0045】
また、上述したプラズマクリーニング処理が、少なくとも酸素プラズマ処理と、これに続く不活性ガスの放電プラズマによるスパッタエッチング処理である場合には、まず酸素プラズマを使用して、樹脂の主成分である有機物の燃焼反応を主体とする反応系により、金属バンプの表面に残存する樹脂が燃焼除去され、続いてAr等の不活性ガスを使用したRF放電プラズマによって、スパッタエッチング処理が行われ、金属バンプの表面に残存する樹脂がスパッタ除去される。
【0046】
この場合、不活性ガスの放電プラズマのみによるクリーニング処理に比較して、二段階のプラズマ処理によって、化学反応(燃焼反応)を利用することにより、残留樹脂がより効果的に除去されることになる。
さらに、酸素プラズマ処理によるクリーニング処理中に金属バンプの表面に僅かに形成される酸化膜が、Arイオンによってスパッタ除去されることになる。
これにより、金属バンプの表面がより一層清浄化されることにより、接合の際の接続抵抗がより一層低減され、接合強度がより一層高められることになる。
【0047】
また、上述したプラズマクリーニング処理が、少なくとも酸素プラズマ処理と、これに続く還元性ガスの放電プラズマによるスパッタエッチング処理である場合には、まず酸素プラズマを使用して、金属バンプの表面に残存する樹脂が燃焼除去され、続いてHF等の還元性ガスを使用したスパッタエッチング処理が行われ、金属バンプの表面に残存する樹脂がより徹底して除去されることになる。
【0048】
これにより、金属バンプの表面がより一層清浄化されることにより、接合の際の接続抵抗がより一層低減され、接合強度がより一層高められる。
したがって、不活性ガスによる放電プラズマのみあるいは酸素プラズマおよび不活性ガスによる放電プラズマによるプラズマクリーニング処理の場合に比較して、半導体デバイスの実装時の電気特性がより一層改善される。
【0049】
また、本発明によれば、樹脂膜から露出している金属バンプの表面が、たとえばレーザ光の照射などにより、バンプの表層部に極めて急激な熱膨張を発生させ、封止樹脂成分を剥離して噴出ガスをあてて除去する、あるいはレーザ光のエネルギーによってバンプ表層部分が還元状態となって自然酸化物が除去され、バンプ表面を清浄化、活性化することができる。
【0050】
さらに、上記バンプ表面の清浄化を減圧雰囲気下、不活性ガス雰囲気下あるいは還元性ガス雰囲気下において行うことにより、清浄化処理後の自然酸化の進行を抑制することができる。
【0051】
また、好適には、バンプの表面を清浄化する工程においては、減圧雰囲気下、不活性ガス雰囲気下あるいは還元性ガス雰囲気下などにおいて、たとえばバンプの近傍に設置されたガス噴出ノズルからガスを噴出し、バンプの近傍に設置された吸引ノズルによりバンプ近傍領域を吸引しながら、レーザー光を照射して樹脂被膜成分を除去する。
【0052】
また、本発明によれば、金属バンプとしての、たとえば弾力性の高い高融点はんだからなるはんだバンプ上に、はんだバンプを構成するはんだとは組成の異なるはんだ層、好ましくは、実装基板の接続ランドにプリコートされる共晶はんだに当接されるべき好ましくは共晶はんだからなるはんだ層を形成することにより、半導体デバイスの半導体基板を構成するたとえばシリコンチップと実装基板との熱膨張率の差により発生する熱ストレスが発生したとしても、上記高融点はんだの弾性変形によって熱ストレスが緩和される。
【0053】
また、はんだ層を共晶はんだにより形成することにより、実装基板の上記接続ランドにプリコートされる共晶はんだとの濡れ性が良好となり、確実にはんだ接合されることになる。
さらに、はんだバンプの表面がプラズマクリーニング処理等によって清浄化されているので、はんだバンプとはんだ層の接合部分において、接続抵抗が低減され、接合強度が高められる。
したがって、半導体デバイスの実装基板に対する実装に関して、熱ストレスが緩和され、かつ接続抵抗が低減され、接合強度が高められることによって、実装不良が大幅に低減され、金属バンプによる接合部分の信頼性が向上することになる。
【0054】
また、少なくとも第3工程が、半導体ウェハの状態の半導体基板上に形成された半導体デバイスに対して行われる場合には、金属バンプの形成および樹脂膜の形成、プラズマクリーニング処理やレーザ光照射、そして場合によってははんだ層の形成が、半導体ウェハに対して行われることになるので、個々の半導体デバイスに対してこれらの作業を行う必要がなく、一度に多数の半導体デバイスに対してこれらの作業を行うことができ、生産性がより一層向上することになる。
【0055】
【発明の実施の形態】
以下、この発明の好適な実施形態を図面に関連つけて、詳細に説明する。
なお、以下に述べる実施形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。
【0056】
第1実施形態
【0057】
図1は本実施形態に係る半導体装置の製造方法により製造した半導体装置の断面図である。
【0058】
半導体チップ110のアルミニウムなどからなる電極パッド111形成面は、たとえば窒化シリコン層あるいはポリイミド層からなる表面保護膜113が被覆して、電極パッド111部分が開口している。
この開口部においてクロム、銅、金の積層膜などからなる導電膜114が電極パッド111に接続して形成されている。この導電膜は、BLM(Ball Limitting Metal)膜と呼ばれることがある。さらに導電膜(BLM膜)114上にたとえばポリイミドからなる上側表面保護膜115が形成されており、バンプ形成領域が開口している。
上記のバンプ形成領域において、導電膜(BLM膜)114に接続してたとえば高融点はんだボールからなるバンプ116bが形成されている。ここで、隣接するバンプとの接触を避けるためなど、電極パッド111の形成位置に対してバンプ116bの形成位置は必要に応じてずらして形成されており、これに応じるように導電膜(BLM膜)114がパターン形成されている。
バンプ116bの間隙部における半導体チップ110(実際には上側表面保護膜115など)表面は、エポキシ樹脂などからなる樹脂被膜117により封止されている。
さらに、バンプ116bの樹脂被膜117から露出した表面は、たとえばプラズマクリーニング処理により清浄化されている。
以上のようにCSP形態の半導体チップ100が構成されている。
【0059】
一方、実装基板200は、たとえばガラスエポキシ系材料よりなる基板210の上面において、実装する半導体チップ100のバンプ116bの形成位置に対応する位置に形成された銅などからなるランド(電極)211と、ランド211に接続して、基板210の表面上あるいは裏面上、もしくは両面上に形成されている図示しないプリント配線部を有している。ランド211部分を除く基板210表面ははんだレジスト213により被覆されている。
【0060】
上記のCSP形態の半導体チップ100は、バンプ116bとランド211を対応させて実装基板200上にマウントされており、共晶はんだ層119によりバンプ116bとランド211とが機械的、電気的に接続されている。
【0061】
上記の半導体装置の製造方法について、図面に関連付けて説明する。
まず、図2(a)に示すように、たとえばスパッタリング法やエッチングなどにより半導体チップの回路パターンが形成された半導体ウェハ110上のアルミニウム−銅合金などからなる電極パッド111をパターン形成し、その上層にたとえば窒化シリコン層あるいはポリイミド層などからなる表面保護膜113を全面に被覆して形成し、表面保護膜113の電極パッド111部分を開口する。
【0062】
次に、図2(b)に示すように、電極パッド111と後工程で形成するバンプを接続する導電膜の形成領域を開口するレジスト膜R1を、フォトリソグラフィー工程によりパターン形成し、たとえばスパッタリング法により全面にクロム、銅、金の積層膜を堆積させることで、レジスト膜R1のパターン開口部内に電極パッド111と接続するように導電膜(BLM膜)114を形成する。このとき、レジスト膜R1の上層にも導電膜114aが形成される。
【0063】
次に、図2(c)に示すように、リフトオフによりレジスト膜R1を除去することで、レジスト膜R1の上層に形成された導電膜114aを同時に除去する。これにより、レジスト膜R1のパターン開口部内に形成された導電膜(BLM膜)114のみを残すことができる。
【0064】
次に、図3(a)に示すように、導電膜(BLM膜)114の上層にたとえばポリイミド層などからなる上側表面保護膜115を全面に被覆して形成し、上側表面保護膜115のバンプ形成領域を開口する。
【0065】
次に、図3(b)に示すように、フォトリソグラフィー工程により、上記のバンプ形成領域にパターン開口部を有するレジスト膜R2をパターン形成する。
次に、たとえば真空蒸着法により全面にはんだ層を成膜することで、レジスト膜R2のパターン開口部内にはんだ層116を形成する。このとき、レジスト膜R2の上層にもはんだ層116aが形成される。
【0066】
次に、図3(c)に示すように、リフトオフによりレジスト膜R2を除去することで、レジスト膜R2の上層に形成されたはんだ層116aを同時に除去する。これにより、レジスト膜R2のパターン開口部内に形成されたはんだ層116のみを残すことができる。
【0067】
次に、図4(a)に示すように、熱処理を行ってはんだ層116を溶融させ、表面張力により球形となった状態で冷却、固化させることで高融点はんだボールからなるバンプ116bを形成する。
【0068】
なおここで、はんだとしては、高融点はんだが用いられる。
高融点はんだは、たとえば97%程度のPbおよび3%程度のSnから構成されており、高い融点を有すると共に、比較的高い弾力性を備えている。
【0069】
次に、図4(b)に示すように、半導体ウェハレベルでたとえばエポキシ系樹脂をスピンコート等にりコーティングした後、樹脂の硬化処理、たとえばキュアリングにてほぼ150℃で5時間程度熱処理されることにより、樹脂117が硬化される。
これにより、バンプ116bの間隙部を封止しながら、バンプ116bの高さよりも低い表面となる膜厚で半導体ウェハ110のバンプ116b形成面上に樹脂被膜117を形成する。
【0070】
このとき、樹脂コーティング工程のプロセスコンディションによってはバンプ116b表面に樹脂被膜成分やはんだの酸化物などの絶縁性不純物117aが形成されてしまう。図面上では、便宜上実際の絶縁性不純物よりも厚膜に示している。
【0071】
次に、図4(c)に示すように、プラズマクリーニング処理により、バンプ116b表面から樹脂被膜成分やはんだの酸化物などの絶縁性不純物117aを除去して、樹脂被膜117表面より突出しているバンプ116b表面を清浄化する。
ここで、上記プラズマクリーニング処理は、たとえば図6または図7に示すプラズマ処理装置によって、後述するように行われ、これにより、バンプ116bの表面がスパッタエッチングされて、その表面に残存する樹脂被膜成分やはんだの酸化物などの絶縁性不純物117aが除去されることになる。
【0072】
次に、図5(a)に示すように、バンプ116bに接続させて共晶はんだ層118を印刷法、メッキ法あるいは転写法により形成する。共晶はんだ層118を形成することにより、バンプの高さを高くして熱ストレス耐性を向上させたり、実装基板に実装するときのはんだの濡れ性を向上させることができ、接続信頼性をさらに向上させることができる。
次に、ダイシング工程により、半導体ウェハ110の切断位置Dに沿って、半導体ウェハ110を切断し、個々のCSP形態の半導体チップ100に分割する。
【0073】
なお、上記共晶はんだは、たとえば40%程度のPbおよび60%程度のSnから構成されており、前述した高融点はんだに比較して、たとえば200℃以下の低い融点を有している。
そして、共晶はんだのみが溶融し、かつ高融点はんだが溶融しない範囲の温度(たとえば200℃乃至250℃)にて加熱処理されることにより、上記共晶はんだ膜パターンが溶解して、図5(a)に示すように、その表面張力によりボール状になると共に、硬化することにより、バンプ116bの清浄化された表面と接合する。
これにより、バンプ116bおよび共晶はんだ118による積層構造のはんだバンプが形成される。
【0074】
次に、図5(b)に示すように、CSP形態の半導体チップ100をバンプ116b形成面から実装基板200に実装する。
実装基板200は、たとえばガラスエポキシ系材料よりなる基板210の上面において、実装する半導体チップ100のバンプ116bの形成位置に対応する位置に形成された銅などからなるランド(電極)211と、ランド211に接続して、基板210の表面上あるいは裏面上、もしくは両面上に形成されている図示しないプリント配線部を有している。
ランド211上には共晶はんだからなるプリコートはんだ層212が形成されている。また、ランド211部分を除く基板210表面ははんだレジスト213により被覆されている。
上記のCSP形態の半導体チップ100を上記の実装基板200に、バンプ116bとランド211を位置合わせしてマウントし、たとえば200〜250℃の熱処理により、バンプ116bは溶融せず、共晶はんだ層118やプリコートはんだ層212をリフローさせて、バンプ116bとランド211との接合位置に共晶はんだ層119を形成し、CSP形態の半導体チップ100と実装基板200を機械的、電気的に接続し、図1に示す半導体装置に至る。
【0075】
この場合、共晶はんだ118が共晶はんだ膜から構成されているので、共晶はんだ118とランド211にプリコートされた共晶はんだ膜212との濡れ性が良好である。したがって、共晶はんだ118とランド211が、互いに良く馴染むことによって、強く接合するので、確実にはんだ接合される。
【0076】
次に、前述したプラズマクリーニング処理について図6および図7に関連付けて2つの例を説明する。
【0077】
まず、プラズマクリーニング処理の第1の実施形態においては、図6に示すプラズマ処理装置を使用して、不活性ガス、たとえばアルゴンガスの放電プラズマによって、プラズマクリーニング処理が行われる。
【0078】
図6において、プラズマ処理装置300は、いわゆるトライオード型RFプラズマ処理装置であって、密閉されたプラズマ処理室301と、プラズマ処理室301内の上部に設けられた陽極板302と、下部に設けられた陰極板としてのステージ303と、陽極板302およびステージ303との間に設けられた格子電極304と、陽極板302に対して結合コンデンサ305を介して接続されたプラズマ生成電源306と、ステージ303に対して結合コンデンサ307を介して接続された基板バイアス電源308とを含んでいる。
【0079】
このような構成のプラズマ処理装置300によれば、ステージ303上に被処理基板である半導体ウェハ110が載置され、内部に不活性ガスとしてたとえばアルゴンガスが導入された状態で、基板バイアス電源308によりステージ303と格子電極304との間に、バイアス電圧が印加されると共に、プラズマ生成電源306により、陽極板302および格子電極304間に、プラズマソース電力が印加される。
これにより、陽極板302と格子電極304の間に、アルゴンガスの放電プラズマ309が生成され、アルゴンイオンAr+ が、陽極板302から格子電極304に向かって飛び出し、格子電極304を通過して、ステージ302上の半導体ウェハ110に衝突する。
したがって、スパッタリング作用によって、半導体ウェハ110の表面、すなわち樹脂117の表面およびバンプ116bの突出する表面がエッチングされることになり、バンプ116bの表面に残存する樹脂117aが除去される
【0080】
この場合、上記プラズマ処理装置300の動作条件は、たとえば以下のように設定される。すなわち、
アルゴンガスの流量 25sccm,
ステージ303の温度 室温,
プラズマソース電力 700W(2MHz),
基板バイアス電圧 350V(13.56MHz),
処理時間 120秒
このような動作条件により、半導体ウェハ110のプラズマクリーニング処理を行ったところ、Ar+ イオンのスパッタリング作用によって、バンプ116bの表面に残存する樹脂117aが効果的に除去され、バンプ116bの表面が清浄化された。
【0081】
次に、プラズマクリーニング処理の第2の例について説明する。
この第2の例においては、図7に示すプラズマ処理装置を使用して、酸素プラズマ処理が行われた後、還元性ガスの放電プラズマによって、プラズマクリーニング処理が行われる。
【0082】
図7において、プラズマ処理装置400は、公知の構成のICP(Inductively Coupled Plasma)高密度プラズマ処理装置であって、密閉されたプラズマ処理室401と、プラズマ処理室401内の上部に設けられた陽極板402と、下部に設けられた陰極板としての上下動可能なステージ403と、プラズマ処理室401の周囲に配設された誘導結合コイル404と、ステージ403に対して結合コンデンサ405を介して接続された基板バイアス電源406と、誘導結合コイル404に接続されたICP電源407とを含んでいる。
【0083】
このような構成のプラズマ処理装置400によれば、ステージ403上に被処理基板である半導体ウェハ110が載置され、内部に酸素ガスが導入された状態で、基板バイアス電源406によりステージ403と陽極板402との間に、バイアス電圧が印加されると共に、ICP電源407により、プラズマ処理室401内に高周波誘導電場が生成される。
これにより、プラズマ処理室401内の電子が加速されることになり、高密度の酸素プラズマ408が生成され、酸素イオンが、ステージ403上の半導体ウェハ110に衝突する。
したがって、プラズマアッシング作用によって、半導体ウェハ110の表面、すなわち樹脂被膜117の表面およびバンプ116bの突出する表面がエッチングされることになり、バンプ116bの表面に残存する樹脂被膜成分やはんだの酸化物などの絶縁性不純物117aが除去される。
【0084】
この場合、上記プラズマ処理装置400の動作条件は、たとえば以下のように設定される。すなわち、
酸素ガスの流量 50sccm,
圧力 0.3Pa,
ステージ403の温度 90℃,
ICP電源の電力 1000W(450kHz),
基板バイアス電圧 100V(13.56MHz),
処理時間 20秒
このような動作条件により、半導体ウェハ110のプラズマクリーニング処理を行ったところ、酸素プラズマのアッシング作用によって、バンプ116bの表面に残存する樹脂117aが効果的に除去された。
なお、この場合、バンプ116bの表面は、酸素プラズマによって僅かに酸化され、酸化膜が形成されることになる。
【0085】
次に、還元性ガスによるプラズマエッチング処理が行われることにより、上述したバンプ116bの表面の酸化膜が除去される。
この還元性ガスによるプラズマエッチング処理は、上述したプラズマ処理装置400において、動作条件を設定変更して、プラズマ処理室401内に還元性ガスとしてたとえばフッ化水素(HF)ガスおよび不活性ガスたとえばアルゴンガスの混合ガスを導入して、還元性ガスのプラズマエッチング作用により、バンプ116bの表面をエッチングすることにより行われる。
【0086】
この場合、上記プラズマ処理装置400の動作条件は、たとえば以下のように設定される。すなわち、
HFガスの流量 25sccm,
アルゴンガスの流量 25sccm,
圧力 0.13Pa,
ステージ403の温度 90℃,
ICP電源の電力 1000W(450kHz),
基板バイアス電圧 250V(13.56MHz),
処理時間 20秒
このような動作条件により、半導体ウェハ110のプラズマクリーニング処理を行ったところ、バンプ116bの表面に形成された酸化膜が、HFガスと反応して還元されると共に、Ar+ イオンによるスパッタリング作用によって、スパッタ除去されることになり、バンプ116bの表面が清浄化された。
【0087】
この場合、プラズマ処理装置400により高密度のプラズマ発生源を使用し、かつこれにより低圧力雰囲気化での処理を可能にしている。これにより、多量に生成されたイオン種が散乱することなく、ほぼ垂直に半導体チップ110の表面に入射することになり、Ar+ イオン照射によるスパッタリングによるエッチング加工が、高速で効率良く行われることになる。
したがって、半導体チップ110に対するプラズマクリーニング処理によるダメージを低減するように、基板バイアス電圧を低く設定しても、エッチング処理速度が低下することなく、バンプ116bの表面のプラズマクリーニング処理に要する時間が短縮される。
【0088】
かくして、上述した酸素プラズマによるプラズマアッシングおよび還元性ガスによるプラズマエッチングによって、バンプ116bの表面に残存する樹脂117aがより効果的に除去され、この表面がより一層清浄化されることになる。
【0089】
また、上述した例においては、還元性ガスとして、フッ化水素ガスHFを使用しているが、これに限らず、たとえば水素ガスH2 や塩化水素HCl等の他の還元性ガスを使用してもよいことは明らかである。
ここで、HFやHCl等の液状のものの場合には、たとえばヘリウムHe等のキャリアガスによるバブリング,加熱気化,超音波気化等の適宜の手段を利用して、プラズマ処理室301,401内に導入される。
【0090】
さらに、上述した例においては、バンプ116bの表面のプラズマクリーニング処理のために、トライオード型RFプラズマ処理装置300またはICP高密度プラズマ処理装置400が使用されているが、これに限らず、たとえば平行平板型RFプラズマ処理装置や、いわゆるTCP,ECR,ヘリコン波プラズマ等の他の種類の高密度プラズマ処理装置も使用可能であることは明らかである。
【0091】
以上説明したように、第1の実施形態によれば、バンプの間隙部を封止する樹脂被膜によりバンプの根本を補強しており、半導体チップと実装基板の間を樹脂により完全に封止しなくても熱膨張ストレス耐性を高めて接続信頼性を向上させることができ、さらに実装基板からCSP形態の半導体チップを取り外すことが容易であり、不良部品の交換(リワーク)作業を簡便に行うことができる。
また、バンプ116bが樹脂被膜117によって固定保持されることになり、実装後に周囲の温度変化等によって半導体基板と実装基板と間に熱ストレスが発生したとしても、各はんだバンプが樹脂被膜117により固定されていると共に、バンプ116bが弾性を有しているので、樹脂被膜117全体が熱ストレスを受けると共に、バンプ116bが弾性変形することになり、熱ストレスが緩和されることになる。これにより、熱ストレスによるはんだバンプ23の接合部分の破断が防止されることになり、はんだバンプの信頼性が向上することになる。
【0092】
さらに、樹脂被膜117は、実装基板200への実装前の半導体チップ100の電極パッド111側の表面に対して形成されることになるので、樹脂被膜117が実装基板200の表面に接触することはない。
したがって、従来のように半導体チップ100と実装基板200との間に樹脂を注入する必要がないことから、半導体チップ100の狭ピッチ化の場合にも、樹脂被膜117が確実に半導体ウェハの表面全体を覆うので、熱ストレスの緩和が確実に行われ、熱ストレスに対する耐久性が向上することになる。
【0093】
また、バンプ116b0は、樹脂被膜117により包囲された後に、プラズマクリーニング処理によって、樹脂被膜117から突出し露出している表面が、清浄化されている。そして、この清浄化された表面に対して、共晶はんだ118が形成されることから、バンプ116bと共晶はんだ118との間の界面における接続抵抗が低減されると共に、接合強度が高められることになる。
したがって、より低抵抗で、かつ接合強度の高いはんだバンプが構成されることになり、実装不良の発生がより低減される。
かくして、本実施形態によれば、上記界面における電気特性および密着強度が向上することにより、半導体チップ100そしてこれが組み込まれる各種機器の信頼性および耐久性が大幅に改善されることになる。
【0094】
上述した実施形態においては、バンプ116bは、真空蒸着により成膜され、フォトレジストのリフトオフにより、パターン形成されるようになっているが、これに限らず、電気メッキ等を利用して形成されてもよいことは明らかである。
【0095】
また、上述した実施形態においては、半導体デバイスの電極パッド111に対してはんだバンプを形成する場合について説明したが、これに限らず、他の種類の半導体デバイスに対してはんだバンプを形成する場合にも本発明を適用できることは明らかである。
【0096】
また、上述した実施形態においては、はんだとして、たとえば97%程度のPb(鉛)および3%程度のSnから構成される高融点はんだやたとえば40%程度のPbおよび60%程度のSnから構成される共晶はんだを用いた例を説明したが、Pbを含まない他のはんだ、たとえば96.5%程度のすずと3.5%の銀から構成されるはんだや、99.3%のすずと0.7%の銅から構成されるはんだ等が適用できることはいうまでもない。
【0097】
さらに、上述した実施形態においては、バンプとしてのはんだからなるボール状のバンプを例に説明したが、本発明はこれに限定されるものではなく、たとえば銅ボールバンプ、ニッケルボールバンプ等の種々の金属バンプが適用できることはいうまでもない。
【0098】
第2実施形態
図8は、本発明に係る半導体装置の製造方法の第2の実施形態を説明するための図である。
【0099】
本第2の実施形態が上述した第1の実施形態と異なる点は、バンプ116bの樹脂被膜117から露出した表面の清浄化を、プラズマクリーニング処理の代わりに、図8に示すように、レーザ光Lを照射して樹脂被膜等の不要成分を除去するようにしたことにある。
【0100】
その他の工程における処理は第1の実施形態と同様に行われる。すなわち、本第2の実施形態では、第1の実施形態において、図2(a),(b),(c)、図3(a),(b),(c)、図4(a),(b),(c)、および図5(a),(b)に関連付けて説明した製造方法のうち、図4(c)の工程の代わりに図8に示す工程が行われる。
また、この製造方法より、図1に示す半導体装置と同様の半導体装置が得られることから、以下では、このレーザ光照射による清浄化処理について詳述する。
【0101】
具体的には、バンプ116bの間隙部を封止しながら、バンプ116bの高さよりも低い表面となる膜厚で半導体ウェハ110のバンプ116a形成面上に樹脂被膜117を形成した後、図8に示すように、エキシマレーザ光Lを半導体ウェハ110のバンプ116b形成面上に照射し、バンプ116b表面から樹脂被膜成分やはんだの酸化物などの絶縁性不純物117aを除去して、樹脂被膜117表面より突出しているバンプ116b表面を清浄化する。
【0102】
ここで、上記のレーザ光照射は、たとえば図9の模式図に示すようなレーザ光照射装置により行うことができる。
このレーザ光照射装置500は、ウェハステージ501と、エキシマレーザ光Lを照射する不図示の光源と、ガス505を噴出するガス噴出ノズル504と、吸引ノズル506を備える。
このレーザ光照射装置500において、ウェハステージ501上に処理を施す半導体ウェハ502をバンプ形成面を上面に向けて戴置、固定し、半導体ウェハのバンプ形成面上にたとえば波長が248nm、エネルギー密度が400mJ/cm2 であり、30Hzでパルス発振するKrFエキシマレーザ光Lを50mm/秒の速度で掃引して照射する。
このとき、レーザ光照射装置に備えられたガス噴出ノズル504から窒素ガスなどのガス505を20リットル/秒の流量でバンプ形成面にあてて、剥離した封止樹脂成分などの絶縁性不純物117aを吸引ノズル506により吸引する。なお、ウェハステージ501の動きとレーザパルスとを同期させて、一定のオーバーラップでレーザ光を照射し、半導体ウェハ面内でレーザ光の照射量が均一になるように制御する。
【0103】
上記のレーザ光照射により、バンプ116bの表層部に極めて急激な熱膨張を発生させ、バンプ116bの表層に付着した封止樹脂成分を剥離して、噴出ガスをあてて除去することでバンプ表面を清浄化し、さらにレーザ光のエネルギーによってバンプ表層部分が還元状態となって自然酸化物が除去され、バンプ表面を活性化することができる。
【0104】
また、上記のレーザ光照射は、たとえば図10の模式図に示すようなレーザ光照射装置により行うことができる。
このレーザ光照射装置500Aは、未処理のウェハ502が収納されたウェハカセット508と、反応処理室507と、処理後のウェハ502を収納するロードロック室510を備え、ウェハカセット508と反応処理室507の間や反応処理室507とロードロック室510の間にはゲートバルブ509により接続されている。
上記の反応処理室507内に、このレーザ光照射装置500Aは、ウェハステージ501と、エキシマレーザ光Lを照射する不図示の光源と、ガス505を噴出するガス噴出ノズル504と、吸引ノズル506を備えている。
また、反応処理室507にはガス導入口511を不図示の吸引ポンプに接続しているガス排気口512が設けられており、反応処理室507内を減圧雰囲気、不活性ガス雰囲気あるいは還元性ガス雰囲気とすることができる。
【0105】
上記のレーザ光照射装置500Aにおいて、ガス排気口512から排気して減圧し、ガス導入口511から窒素ガスを導入して予め1Torrの窒素雰囲気に制御された反応処理室507内に、不図示のウェハ操作機構によりウェハカセット508から処理を施す半導体ウェハを取り出し、ウェハステージ501上にバンプ形成面を上面に向けて戴置、固定する。
半導体ウェハのバンプ形成面上に、たとえば波長が248nm、エネルギー密度が400mJ/cm2 であり、30Hzでパルス発振するKrFエキシマレーザ光Lを50mm/秒の速度で掃引して照射する。
このとき、レーザ光照射装置に備えられたガス噴出ノズル504から窒素ガスなどのガス505を20リットル/秒の流量でバンプ形成面にあてて、剥離した封止樹脂成分などの絶縁性不純物117aを吸引ノズル506により吸引する。処理済の半導体ウェハ502は、不図示のウェハ操作機構によりロードロック室510に収納される。
なお、ウェハステージ501の動きとレーザパルスとを同期させて、一定のオーバーラップでレーザ光を照射し、半導体ウェハ面内でレーザ光の照射量が均一になるように制御する。
【0106】
上記のレーザ光照射により、バンプ116bの表層に付着した封止樹脂成分を剥離して、噴出ガスをあてて除去することでバンプ表面を清浄化し、さらにバンプ表面の自然酸化物が除去され、バンプ表面を活性化することができる。
さらに、上記処理を減圧雰囲気、不活性ガス雰囲気あるいは還元性ガス雰囲気下にて行うことで、反応処理室507から酸素が除去されており、レーザ光照射により清浄化処理により高温となり、活性化されたバンプ表面の自然酸化の進行を抑制することができる。
【0107】
次に、図5(a)に示すように、バンプ116aに接続させて共晶はんだ層118を印刷法、メッキ法あるいは転写法により形成し、次に、ダイシング工程により、半導体ウェハ110の切断位置Dに沿って、半導体ウェハ110を切断し、個々のCSP形態の半導体チップ100に分割する。
そして、図5(b)に示すように、CSP形態の半導体チップ100をバンプ116b形成面から実装基板200に実装する。
【0108】
本第2の実施形態においては、前述の第1の実施形態に係る半導体装置と同様に、バンプの間隙部を封止する樹脂被膜によりバンプの根本を補強しており、半導体チップと実装基板の間を樹脂により完全に封止しなくても熱膨張ストレス耐性を高めて接続信頼性を向上させることができ、さらに実装基板からCSP形態の半導体チップを取り外すことが容易であり、不良部品の交換(リワーク)作業を簡便に行うことができる。
【0109】
また、本実施形態の半導体装置の製造方法によれば、レーザ光の照射などにより、バンプの表層部に極めて急激な熱膨張を発生させ、封止樹脂成分を剥離して噴出ガスをあてて除去する、あるいはレーザ光のエネルギーによってバンプ表層部分が還元状態となって自然酸化物を除去し、バンプ表面を清浄化、活性化してから実装するので、バンプ接合界面における電気抵抗の上昇や接合強度の低下などを抑制し、接続信頼性を向上させることができる。
【0110】
また、前述した第1の実施形態と同様に、本第2の実施形態により製造する半導体装置としては、MOSトランジスタ系半導体装置、バイポーラ系半導体装置、BiCMOS系半導体装置、ロジックとメモリを搭載した半導体装置など、半導体装置であれば何にでも適用可能である。
【0111】
また、半導体装置の製造方法は上記の本第2の実施の形態に限定されない。
たとえば、レーザ光処理装置の構成、各プロセスの条件、ウェハの構造などは上記の実施の形態で説明した内容に限らない。
また、ウェハ上へのバンプの形成ははんだボールの転写など、種々の方法を用いることができる。
その他、本発明の要旨を逸脱しない範囲で種々の変更が可能である。
【0112】
【発明の効果】
以上説明したように、本発明によれば、封止樹脂を使用することなく、半導体デバイスと実装基板との間の熱ストレスを確実に緩和でき、接続抵抗が低減され、かつ接合部分の強度を高めることができる。
【0113】
また、本発明によれば、バンプの間隙部を封止する樹脂膜によりバンプの根本を補強する方法を用いるときに、バンプ接合界面における電気抵抗の上昇や接合強度の低下などを抑制し、接続信頼性を向上させることができる。
【図面の簡単な説明】
【図1】図1は実施形態に係る半導体装置の断面図である。
【図2】図2は実施形態に係る半導体装置の製造方法の製造工程を示す断面図であり、(a)は電極パッドの開口工程まで、(b)は導電膜(BLM膜)の形成工程まで、(c)はリフトオフによるレジスト膜上の導電膜の除去工程までを示す。
【図3】図3は図2の続きの工程を示し、(a)は表面保護膜の形成工程まで、(b)ははんだ層の堆積工程まで、(c)はリフトオフによるレジスト膜上のはんだ層の除去工程までを示す。
【図4】図4は図3の続きの工程を示し、(a)はリフローによりはんだボールバンプの形成工程まで、(b)は樹脂被膜の形成工程まで、(c)はバンプ表面の清浄化工程までを示す。
【図5】図5は図4の続きの工程を示し、(a)は共晶はんだ層の供給工程まで、(b)は実装基板へのマウント工程までを示す。
【図6】図6は図1の製造方法におけるプラズマクリーニング処理のためにプラズマ処理装置の第1の構成例を示す概略断面図である。
【図7】図7は図1の製造方法におけるプラズマクリーニング処理のためにプラズマ処理装置の第2の構成例を示す概略断面図である。
【図8】図8は本発明に係る半導体装置の製造方法の第2の実施形態を説明するための図である。
【図9】図9は第2の実施形態に係るエキシマレーザ光照射装置の模式図である。
【図10】図10は第2の実施形態に係るエキシマレーザ光照射装置の模式図である。
【図11】図11は従来例に係る半導体装置の断面図である。
【図12】図12は従来例に係る半導体装置の製造方法の製造工程を示す断面図であり、(a)は導電膜(BLM膜)の形成工程まで、(b)はレジスト膜の形成工程まで、(c)ははんだ層の堆積工程までを示す。
【図13】図13は図12の続きの工程を示し、(a)はリフトオフによるレジスト膜上のはんだ層の除去工程まで、(b)はリフローによりはんだボールバンプの形成工程までを示す。
【符号の説明】
100…CSP形態の半導体チップ、200…実装基板、100…半導体チップ、110…半導体ウェハ、111…電極パッド、112,113…表面保護膜、114…導電膜(BLM膜)、115…上側表面保護膜、116,116a…はんだ層、116b…バンプ、117…樹脂被膜、117a…絶縁性不純物、118,119…共晶はんだ層、210…基板、211…ランド、212…プリコートはんだ層、213…はんだレジスト、300…プラズマ処理装置(トライオード型RFプラズマ処理装置)、301,401…プラズマ処理室、302,402…陽極板、303,403…ステージ(陰極板)、304…格子電極、305,307,405…結合コンデンサ、306…プラズマ生成電源、308,406…基板バイアス電源、309…放電プラズマ、400…プラズマ処理装置(ICP高密度プラズマ処理装置)、404…誘導結合コイル、407…ICP電源、408…高密度プラズマ、500,500A…レーザ光照射装置、501…ウェハステージ、502…半導体ウェハ、504…ガス噴出ノズル、505…ガス、506…吸引ノズル、507…反応処理室、508…ウェハカセット、509…ゲートバルブ、510…ロードロック室、511…ガス導入口、512…ガス排気口。
Claims (11)
- 半導体デバイスの回路パターンに接続するようにはんだバンプを形成する第1の工程と、
上記半導体デバイスの回路パターン形成面に、上記金属バンプの間隙部を封止し、金属バンプの高さより低い膜厚となるように樹脂膜を形成する第2の工程と、
上記金属バンプに噴出ガスをあて、剥離した不要成分を吸引しながら、レーザ光を照射して上記金属バンプの樹脂膜から突出している表面を清浄化する第3の工程と、
上記第3の工程の後、上記はんだバンプの表面に当該はんだバンプと組成が異なるはんだ層を形成する第4の工程と
を有する半導体装置の製造方法。 - 上記第3の工程では、少なくとも接続界面における接続抵抗の上昇および接続強度の低下を招く成分を除去して表面の清浄化を行う
請求項1記載の半導体装置の製造方法。 - 上記第3の工程では、バンプの表面の清浄化に並行してバンプの表面を活性化する
請求項1記載の半導体装置の製造方法。 - 上記第3の工程では、上記バンプに付着した上記樹脂膜成分を除去する
請求項1記載の半導体装置の製造方法。 - 上記第3の工程では、上記バンプ表面の酸化物を除去する
請求項1記載の半導体装置の製造方法。 - 上記第3の工程では、上記バンプの表面の清浄化を、減圧雰囲気下、不活性ガス雰囲気下あるいは還元性ガス雰囲気下で行う
請求項1記載の半導体装置の製造方法。 - 上記はんだバンプは高融点はんだであり、上記はんだ層は共晶はんだからなる
請求項1記載の半導体装置の製造方法。 - 上記第4の工程において、共晶はんだ層は、印刷法、メッキ法あるいは転写法により形成する
請求項7記載の半導体装置の製造方法。 - 少なくとも第3の工程までの各工程が、半導体ウェハの状態の半導体基板上に形成された半導体デバイスに対して行われる
こ請求項1に記載の半導体装置の製造方法。 - 上記第4の工程の後、上記半導体ウェハを単位半導体チップ毎に切断する第5の工程
をさらに有する請求項1記載の半導体装置の製造方法。 - 上記第5の工程の後、上記半導体チップを上記バンプ形成面側から当該バンプにおいて接続するように実装基板に実装する工程
をさらに有する請求項10記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23466199A JP4239310B2 (ja) | 1998-09-01 | 1999-08-20 | 半導体装置の製造方法 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24739398 | 1998-09-01 | ||
JP10-247393 | 1998-09-01 | ||
JP11-146942 | 1999-05-26 | ||
JP14694299 | 1999-05-26 | ||
JP23466199A JP4239310B2 (ja) | 1998-09-01 | 1999-08-20 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001044233A JP2001044233A (ja) | 2001-02-16 |
JP4239310B2 true JP4239310B2 (ja) | 2009-03-18 |
Family
ID=26477638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23466199A Expired - Fee Related JP4239310B2 (ja) | 1998-09-01 | 1999-08-20 | 半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7078820B2 (ja) |
JP (1) | JP4239310B2 (ja) |
KR (1) | KR100681985B1 (ja) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3854054B2 (ja) * | 2000-10-10 | 2006-12-06 | 株式会社東芝 | 半導体装置 |
JP3922882B2 (ja) * | 2000-12-28 | 2007-05-30 | 東レエンジニアリング株式会社 | チップの実装方法 |
JP2003318217A (ja) * | 2001-06-20 | 2003-11-07 | Toray Eng Co Ltd | 実装方法および装置 |
TWI245402B (en) * | 2002-01-07 | 2005-12-11 | Megic Corp | Rod soldering structure and manufacturing process thereof |
US6806118B2 (en) * | 2002-02-07 | 2004-10-19 | Fujitsu Limited | Electrode connection method, electrode surface activation apparatus, electrode connection apparatus, connection method of electronic components and connected structure |
US6712260B1 (en) * | 2002-04-18 | 2004-03-30 | Taiwan Semiconductor Manufacturing Company | Bump reflow method by inert gas plasma |
JP2004235420A (ja) * | 2003-01-30 | 2004-08-19 | Seiko Epson Corp | 電子素子、電子素子の製造方法、回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法 |
DE10320472A1 (de) * | 2003-05-08 | 2004-12-02 | Kolektor D.O.O. | Plasmabehandlung zur Reinigung von Kupfer oder Nickel |
JP4687066B2 (ja) * | 2004-10-25 | 2011-05-25 | 株式会社デンソー | パワーic |
EP1732127B1 (en) * | 2005-06-08 | 2016-12-14 | Imec | Method for bonding and device manufactured according to such method |
JP4892209B2 (ja) | 2005-08-22 | 2012-03-07 | 日立化成デュポンマイクロシステムズ株式会社 | 半導体装置の製造方法 |
JP4691417B2 (ja) | 2005-08-22 | 2011-06-01 | 日立化成デュポンマイクロシステムズ株式会社 | 回路接続構造体及びその製造方法及び回路接続構造体用の半導体基板 |
US7534715B2 (en) * | 2005-12-29 | 2009-05-19 | Intel Corporation | Methods including fluxless chip attach processes |
US20070152321A1 (en) * | 2005-12-29 | 2007-07-05 | Wei Shi | Fluxless heat spreader bonding with cold form solder |
SG135074A1 (en) * | 2006-02-28 | 2007-09-28 | Micron Technology Inc | Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices |
US20080308932A1 (en) * | 2007-06-12 | 2008-12-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor package structures |
TWI455263B (zh) * | 2009-02-16 | 2014-10-01 | Ind Tech Res Inst | 晶片封裝結構及晶片封裝方法 |
US8629053B2 (en) * | 2010-06-18 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Plasma treatment for semiconductor devices |
DE102010040063A1 (de) * | 2010-08-31 | 2012-03-01 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Verfahren zur Herstellung bleifreier Lotkugeln mit einer stabilen Oxidschicht auf der Grundlage eines Plasmaprozesses |
WO2013101241A1 (en) | 2011-12-31 | 2013-07-04 | Intel Corporation | Organic thin film passivation of metal interconnections |
US9368437B2 (en) | 2011-12-31 | 2016-06-14 | Intel Corporation | High density package interconnects |
JP6021386B2 (ja) * | 2012-03-30 | 2016-11-09 | オリンパス株式会社 | 配線基板の製造方法、並びに半導体装置の製造方法 |
JP2013070101A (ja) * | 2013-01-10 | 2013-04-18 | Renesas Electronics Corp | 半導体装置 |
US9257647B2 (en) * | 2013-03-14 | 2016-02-09 | Northrop Grumman Systems Corporation | Phase change material switch and method of making the same |
US9105710B2 (en) * | 2013-08-30 | 2015-08-11 | Applied Materials, Inc. | Wafer dicing method for improving die packaging quality |
US9875988B2 (en) * | 2015-10-29 | 2018-01-23 | Semtech Corporation | Semiconductor device and method of forming DCALGA package using semiconductor die with micro pillars |
CN105424240B (zh) * | 2015-11-12 | 2017-11-28 | 上海信适智能科技有限公司 | 一种ic塑封残余应力的观测比较方法 |
JP6754938B2 (ja) * | 2016-03-11 | 2020-09-16 | パナソニックIpマネジメント株式会社 | 電極接合方法 |
US9916989B2 (en) * | 2016-04-15 | 2018-03-13 | Amkor Technology, Inc. | System and method for laser assisted bonding of semiconductor die |
US10700270B2 (en) | 2016-06-21 | 2020-06-30 | Northrop Grumman Systems Corporation | PCM switch and method of making the same |
US10923449B2 (en) | 2016-10-06 | 2021-02-16 | Compass Technology Company Limited | Fabrication process and structure of fine pitch traces for a solid state diffusion bond on flip chip interconnect |
US10103095B2 (en) * | 2016-10-06 | 2018-10-16 | Compass Technology Company Limited | Fabrication process and structure of fine pitch traces for a solid state diffusion bond on flip chip interconnect |
US11069606B2 (en) | 2016-10-06 | 2021-07-20 | Compass Technology Company Limited | Fabrication process and structure of fine pitch traces for a solid state diffusion bond on flip chip interconnect |
US11024220B2 (en) * | 2018-05-31 | 2021-06-01 | Invensas Corporation | Formation of a light-emitting diode display |
KR20210100794A (ko) * | 2020-02-06 | 2021-08-18 | 삼성디스플레이 주식회사 | 표시 모듈 가공 장치 및 표시 모듈 가공 방법 |
GB202020022D0 (en) * | 2020-12-17 | 2021-02-03 | Spts Technologies Ltd | Method and apparatus |
US11546010B2 (en) | 2021-02-16 | 2023-01-03 | Northrop Grumman Systems Corporation | Hybrid high-speed and high-performance switch system |
Family Cites Families (62)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL158025B (nl) * | 1971-02-05 | 1978-09-15 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting en halfgeleiderinrichting, vervaardigd volgens deze werkwijze. |
US3719981A (en) * | 1971-11-24 | 1973-03-13 | Rca Corp | Method of joining solder balls to solder bumps |
US4376505A (en) * | 1981-01-05 | 1983-03-15 | Western Electric Co., Inc. | Methods for applying solder to an article |
US4807021A (en) * | 1986-03-10 | 1989-02-21 | Kabushiki Kaisha Toshiba | Semiconductor device having stacking structure |
US5068040A (en) * | 1989-04-03 | 1991-11-26 | Hughes Aircraft Company | Dense phase gas photochemical process for substrate treatment |
US5878943A (en) * | 1990-02-19 | 1999-03-09 | Hitachi, Ltd. | Method of fabricating an electronic circuit device and apparatus for performing the method |
US6227436B1 (en) * | 1990-02-19 | 2001-05-08 | Hitachi, Ltd. | Method of fabricating an electronic circuit device and apparatus for performing the method |
US5060844A (en) * | 1990-07-18 | 1991-10-29 | International Business Machines Corporation | Interconnection structure and test method |
US5147084A (en) * | 1990-07-18 | 1992-09-15 | International Business Machines Corporation | Interconnection structure and test method |
US5229016A (en) * | 1991-08-08 | 1993-07-20 | Microfab Technologies, Inc. | Method and apparatus for dispensing spherical-shaped quantities of liquid solder |
US5824569A (en) * | 1992-07-15 | 1998-10-20 | Micron Technology, Inc. | Semiconductor device having ball-bonded pads |
US5193738A (en) * | 1992-09-18 | 1993-03-16 | Microfab Technologies, Inc. | Methods and apparatus for soldering without using flux |
JP3057130B2 (ja) * | 1993-02-18 | 2000-06-26 | 三菱電機株式会社 | 樹脂封止型半導体パッケージおよびその製造方法 |
US5324569A (en) * | 1993-02-26 | 1994-06-28 | Hewlett-Packard Company | Composite transversely plastic interconnect for microchip carrier |
JP3258764B2 (ja) * | 1993-06-01 | 2002-02-18 | 三菱電機株式会社 | 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法 |
EP0662256B1 (en) * | 1993-07-27 | 1998-11-18 | Citizen Watch Co. Ltd. | An electrical connecting structure and a method for electrically connecting terminals to each other |
US5591941A (en) * | 1993-10-28 | 1997-01-07 | International Business Machines Corporation | Solder ball interconnected assembly |
JP3355251B2 (ja) * | 1993-11-02 | 2002-12-09 | 株式会社日立製作所 | 電子装置の製造方法 |
US5478700A (en) * | 1993-12-21 | 1995-12-26 | International Business Machines Corporation | Method for applying bonding agents to pad and/or interconnection sites in the manufacture of electrical circuits using a bonding agent injection head |
US5377902A (en) * | 1994-01-14 | 1995-01-03 | Microfab Technologies, Inc. | Method of making solder interconnection arrays |
US5411602A (en) * | 1994-02-17 | 1995-05-02 | Microfab Technologies, Inc. | Solder compositions and methods of making same |
US5415679A (en) * | 1994-06-20 | 1995-05-16 | Microfab Technologies, Inc. | Methods and apparatus for forming microdroplets of liquids at elevated temperatures |
US5862588A (en) * | 1995-08-14 | 1999-01-26 | International Business Machines Corporation | Method for restraining circuit board warp during area array rework |
US5492266A (en) * | 1994-08-31 | 1996-02-20 | International Business Machines Corporation | Fine pitch solder deposits on printed circuit board process and product |
US5892273A (en) * | 1994-10-03 | 1999-04-06 | Kabushiki Kaisha Toshiba | Semiconductor package integral with semiconductor chip |
JPH08111581A (ja) * | 1994-10-07 | 1996-04-30 | Nippon Avionics Co Ltd | ボールグリッドアレイプリント配線板の半田付け方法 |
US5579573A (en) * | 1994-10-11 | 1996-12-03 | Ford Motor Company | Method for fabricating an undercoated chip electrically interconnected to a substrate |
DE19524739A1 (de) * | 1994-11-17 | 1996-05-23 | Fraunhofer Ges Forschung | Kernmetall-Lothöcker für die Flip-Chip-Technik |
US5672913A (en) * | 1995-02-23 | 1997-09-30 | Lucent Technologies Inc. | Semiconductor device having a layer of gallium amalgam on bump leads |
US5542601A (en) * | 1995-02-24 | 1996-08-06 | International Business Machines Corporation | Rework process for semiconductor chips mounted in a flip chip configuration on an organic substrate |
US5736074A (en) * | 1995-06-30 | 1998-04-07 | Micro Fab Technologies, Inc. | Manufacture of coated spheres |
US5633533A (en) * | 1995-07-26 | 1997-05-27 | International Business Machines Corporation | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto |
US5872051A (en) * | 1995-08-02 | 1999-02-16 | International Business Machines Corporation | Process for transferring material to semiconductor chip conductive pads using a transfer substrate |
SG45122A1 (en) * | 1995-10-28 | 1998-01-16 | Inst Of Microelectronics | Low cost and highly reliable chip-sized package |
JPH09162317A (ja) * | 1995-12-05 | 1997-06-20 | Toshiba Corp | 半導体パッケージ |
JP3116130B2 (ja) * | 1995-12-19 | 2000-12-11 | 住友金属工業株式会社 | Bga接続構造の形成方法 |
US6015083A (en) * | 1995-12-29 | 2000-01-18 | Microfab Technologies, Inc. | Direct solder bumping of hard to solder substrate |
JP3146345B2 (ja) * | 1996-03-11 | 2001-03-12 | アムコー テクノロジー コリア インコーポレーティド | バンプチップスケール半導体パッケージのバンプ形成方法 |
JP3218281B2 (ja) * | 1996-03-29 | 2001-10-15 | 株式会社住友金属エレクトロデバイス | 基板間の接続構造 |
JPH09270477A (ja) * | 1996-03-29 | 1997-10-14 | Sumitomo Kinzoku Electro Device:Kk | セラミック基板 |
US5681757A (en) * | 1996-04-29 | 1997-10-28 | Microfab Technologies, Inc. | Process for dispensing semiconductor die-bond adhesive using a printhead having a microjet array and the product produced by the process |
JP2861965B2 (ja) * | 1996-09-20 | 1999-02-24 | 日本電気株式会社 | 突起電極の形成方法 |
US5729896A (en) * | 1996-10-31 | 1998-03-24 | International Business Machines Corporation | Method for attaching a flip chip on flexible circuit carrier using chip with metallic cap on solder |
US20020106832A1 (en) * | 1996-11-26 | 2002-08-08 | Gregory B. Hotchkiss | Method and apparatus for attaching solder members to a substrate |
US6333206B1 (en) * | 1996-12-24 | 2001-12-25 | Nitto Denko Corporation | Process for the production of semiconductor device |
US6114187A (en) * | 1997-01-11 | 2000-09-05 | Microfab Technologies, Inc. | Method for preparing a chip scale package and product produced by the method |
US6330967B1 (en) * | 1997-03-13 | 2001-12-18 | International Business Machines Corporation | Process to produce a high temperature interconnection |
US6050481A (en) * | 1997-06-25 | 2000-04-18 | International Business Machines Corporation | Method of making a high melting point solder ball coated with a low melting point solder |
US6059172A (en) * | 1997-06-25 | 2000-05-09 | International Business Machines Corporation | Method for establishing electrical communication between a first object having a solder ball and a second object |
US5985694A (en) * | 1997-09-29 | 1999-11-16 | Motorola, Inc. | Semiconductor die bumping method utilizing vacuum stencil |
US6260264B1 (en) * | 1997-12-08 | 2001-07-17 | 3M Innovative Properties Company | Methods for making z-axis electrical connections |
US6235996B1 (en) * | 1998-01-28 | 2001-05-22 | International Business Machines Corporation | Interconnection structure and process module assembly and rework |
JPH11243156A (ja) * | 1998-02-25 | 1999-09-07 | Toshiba Corp | 半導体装置 |
US6362530B1 (en) * | 1998-04-06 | 2002-03-26 | National Semiconductor Corporation | Manufacturing methods and construction for integrated circuit packages |
JPH11297889A (ja) * | 1998-04-16 | 1999-10-29 | Sony Corp | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 |
US6187682B1 (en) * | 1998-05-26 | 2001-02-13 | Motorola Inc. | Inert plasma gas surface cleaning process performed insitu with physical vapor deposition (PVD) of a layer of material |
US6168972B1 (en) * | 1998-12-22 | 2001-01-02 | Fujitsu Limited | Flip chip pre-assembly underfill process |
US6458622B1 (en) * | 1999-07-06 | 2002-10-01 | Motorola, Inc. | Stress compensation composition and semiconductor component formed using the stress compensation composition |
US7242099B2 (en) * | 2001-03-05 | 2007-07-10 | Megica Corporation | Chip package with multiple chips connected by bumps |
JP2004134648A (ja) * | 2002-10-11 | 2004-04-30 | Seiko Epson Corp | 回路基板、ボール・グリッド・アレイの実装構造、及び電気光学装置、並びに電子機器 |
US7786001B2 (en) * | 2007-04-11 | 2010-08-31 | International Business Machines Corporation | Electrical interconnect structure and method |
US7868457B2 (en) * | 2007-09-14 | 2011-01-11 | International Business Machines Corporation | Thermo-compression bonded electrical interconnect structure and method |
-
1999
- 1999-08-20 JP JP23466199A patent/JP4239310B2/ja not_active Expired - Fee Related
- 1999-09-01 KR KR1019990036793A patent/KR100681985B1/ko not_active IP Right Cessation
-
2001
- 2001-07-25 US US09/915,160 patent/US7078820B2/en not_active Expired - Fee Related
-
2010
- 2010-03-04 US US12/717,472 patent/US20100159645A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
KR100681985B1 (ko) | 2007-02-15 |
JP2001044233A (ja) | 2001-02-16 |
US20100159645A1 (en) | 2010-06-24 |
KR20000022830A (ko) | 2000-04-25 |
US7078820B2 (en) | 2006-07-18 |
US20010042923A1 (en) | 2001-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4239310B2 (ja) | 半導体装置の製造方法 | |
KR100908747B1 (ko) | 반도체 칩 표면의 플라즈마 처리에 의한 접착 성능 개선방법 | |
US7098126B2 (en) | Formation of electroplate solder on an organic circuit board for flip chip joints and board to board solder joints | |
JP3975569B2 (ja) | 実装基板及びその製造方法 | |
US20060175686A1 (en) | Semiconductor device and fabrication method thereof | |
JP3553300B2 (ja) | 半導体装置の製造方法及び半導体装置の実装方法 | |
US7764007B2 (en) | Under bump metal film comprising a stress relaxation layer and a diffusion-resistant layer | |
EP1050905B1 (en) | Method of producing a semiconductor device with insulating layer | |
JP4663165B2 (ja) | 半導体装置およびその製造方法 | |
KR19980042929A (ko) | 전자부품의 제조방법 | |
US20050242446A1 (en) | Integrated circuit package with different hardness bump pad and bump and manufacturing method therefor | |
US6494361B1 (en) | Semiconductor module package substrate fabrication method | |
US6445075B1 (en) | Semiconductor module package substrate | |
JP4130706B2 (ja) | バンプ製造方法および半導体装置の製造方法 | |
JP2000138260A (ja) | 半導体装置の製造方法 | |
JP3671879B2 (ja) | 電子部品製造方法および電子部品 | |
JP4182611B2 (ja) | 半導体装置の製造方法 | |
JP3296344B2 (ja) | 半導体装置およびその製造方法 | |
JP4483136B2 (ja) | 半導体デバイスの実装方法及び半導体装置の製造方法 | |
JP3427702B2 (ja) | 電子部品のプラズマ処理装置 | |
JP3454097B2 (ja) | 電子部品および電子部品の製造方法 | |
JPH10224029A (ja) | バンプ製造方法 | |
JP4154797B2 (ja) | はんだバンプ形成方法 | |
JP4196481B2 (ja) | 半導体装置の製造方法 | |
JP2000114313A (ja) | はんだ突起電極の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060308 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080430 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081215 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |