JPH08111581A - ボールグリッドアレイプリント配線板の半田付け方法 - Google Patents
ボールグリッドアレイプリント配線板の半田付け方法Info
- Publication number
- JPH08111581A JPH08111581A JP6267998A JP26799894A JPH08111581A JP H08111581 A JPH08111581 A JP H08111581A JP 6267998 A JP6267998 A JP 6267998A JP 26799894 A JP26799894 A JP 26799894A JP H08111581 A JPH08111581 A JP H08111581A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- solder
- grid array
- ball grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Combinations Of Printed Boards (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
に半田付けするとき、相手側プリント配線板に実装され
ている他の部品に対する熱ストレスを減少させる方法を
提供する。 【構成】相手側プリント配線板のパッド上に低融点クリ
ーム半田を印刷し、BGAプリント配線板のバンプとこ
の低融点クリーム半田を位置合わせし、リフロー炉等で
加熱し、この低融点クリーム半田の溶融によりBGAプ
リント配線板と相手側プリント配線板との半田付けをお
こなう。
Description
プリント配線板(以下、BGAプリント配線板という)
を他のプリント配線板に半田付けする方法に関するもの
である。
ント配線板に半田付けする場合、図2(A)〜(F)に
示すように、以下の(1)〜(6)の工程で行われてい
た。 (1)図2(A)に示すように、BGA用プリント配線
板1のパッド2上にフラックス4を塗布する。なお、こ
の時、ソルダーレジスト3がBGAを形成しやすくする
ためパッド2の一部にかかっている。 (2)図2(B)に示すように、一般的には共晶半田で
あるハンダボール5をパッド2の上に実装する。 (3)図2(C)に示すように、リフロー炉等を用い
て、半田ボール5を加熱溶融しバンプ6を形成する。 (4)一方、図2(D)に示すように、相手側プリント
配線板7上のパッド8に、共晶クリーム半田10を印刷
する。なお、この共晶クリーム半田10の印刷は、半田
量の確保と半田付け性向上のため行われている。 (5)次に、図2(E)に示すように、BGAプリント
配線板1を反転させ、バンプ6の位置と相手側プリント
配線板7の共晶クリーム半田10の印刷位置との位置合
わせを行う。 (6)最後に、図2(F)に示すように、リフロー炉等
を用いて加熱し、バンプ6の再溶融と共晶クリーム半田
10の溶融により、BGAプリント配線板1と相手側プ
リント配線板7とを半田付けする。
では、実装するボールピッチは通常1.5mm以下であ
り、BGAプリント配線板の基板サイズが25×25m
mであれば、225個のボールバンプが形成されること
になる。このようなBGAプリント配線板は熱容量が大
きく、相手側のプリント配線板に実装し半田付けすると
き、内側に配列された半田ボールを再溶融させるという
従来の方法では大きな熱負荷が必要になる。即ち、半田
ボールを再溶融させるような大きな熱負荷を伴う従来の
方法では、相手側のプリント配線板に実装・半田付けさ
れている他の部品に対する熱ストレスを生じその部品の
信頼性を損なうことになる。
に鑑みてなされたものであり、リフロー時の熱負荷を大
きくすることなく、BGAプリント配線板と相手側プリ
ント配線板とを半田付けする方法を、次の工程により実
現する。 (1)BGAプリント配線板のパッド上にフラックスを
塗布する工程。 (2)BGAプリント配線板のパッド上に共晶半田の半
田ボールを実装する工程。 (3)BGAプリント配線板の半田ボールをリフロー炉
等を用いて加熱溶融しバンプを形成する工程。 (4)相手側プリント配線板のパッド上に低融点クリー
ム半田(Sn−Pb−Bi)を印刷する工程。 (5)BGAプリント配線板のバンプ位置と相手側プリ
ント配線板のクリーム半田印刷位置とを位置合わせして
加熱し、相手側プリント配線板の低融点クリーム半田の
溶融によりBGAプリント配線板と相手側プリント配線
板との半田付けを行う工程。 本発明によれば、相手側プリント配線板のパッドに低融
点クリーム半田(Sn−Pb−Bi)を印刷し、この低
融点クリーム半田の溶融によりBGAプリント配線板と
相手側プリント配線板とを半田付けする。従って、従来
方式によるクリーム半田の溶融とバンプの再溶融による
半田付けに比べて格段に熱負荷を軽減できる。
す図である。図1を用いて、工程を追って説明する。 (1)図1(A)に示すように、BGAを形成しやすい
ように、ソルダーレジスト3をBGA用プリント配線板
1のパッド2に一部かけて印刷した後、パッド2上にフ
ラックス4を塗布する。 (2)図1(B)に示すように、共晶半田のハンダボー
ル5をパッド2の上に実装する。 (3)図1(C)に示すように、リフロー炉等(図示せ
ず)を用いて、半田ボール5を加熱溶融しバンプ6を形
成する。 なお、ここまでの工程は従来の方法と同様である。
手側プリント配線板7上のパッド8に、低融点クリーム
半田9を印刷する。 (5)次に、図1(E)に示すように、BGAプリント
配線板1を反転させ、バンプ6の位置と相手側プリント
配線板7の低融点クリーム半田9の印刷位置との位置合
わせを行う。 (6)最後に、図1(F)に示すように、リフロー炉等
(図示せず)を用いて加熱し、低融点クリーム半田9の
溶融により、BGAプリント配線板1と相手側プリント
配線板7とを半田付けする。
のパッドに低融点クリーム半田を印刷し、この低融点ク
リーム半田の溶融によりBGAプリント配線板と相手側
プリント配線板とを半田付けする。この低融点クリーム
半田の溶融に要するリフロー温度は150〜170゜C
程度である。従って、相手側のプリント配線板に実装・
半田付けされている他の部品に対する熱ストレスを生じ
その部品の信頼性を損なうということがなくなる。
方法を示す工程図。
示す工程図。
Claims (1)
- 【請求項1】ボールグリッドアレイプリント配線板と相
手側プリント配線板とを半田付けする方法において、ボ
ールグリッドアレイプリント配線板のパッド上にフラッ
クスを塗布する工程と、ボールグリッドアレイプリント
配線板のパッド上に共晶半田の半田ボールを実装する工
程と、ボールグリッドアレイプリント配線板の半田ボー
ルをリフロー炉等を用いて加熱溶融しバンプを形成する
工程と、相手側プリント配線板のパッド上に低融点クリ
ーム半田(Sn−Pb−Bi)を印刷する工程と、ボー
ルグリッドアレイプリント配線板のバンプ位置と相手側
プリント配線板のクリーム半田印刷位置とを位置合わせ
して加熱し、相手側プリント配線板の低融点クリーム半
田の溶融によりボールグリッドアレイプリント配線板と
相手側プリント配線板との半田付けを行う工程とを有す
ることを特徴とするボールグリッドアレイプリント配線
板の半田付け方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6267998A JPH08111581A (ja) | 1994-10-07 | 1994-10-07 | ボールグリッドアレイプリント配線板の半田付け方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6267998A JPH08111581A (ja) | 1994-10-07 | 1994-10-07 | ボールグリッドアレイプリント配線板の半田付け方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08111581A true JPH08111581A (ja) | 1996-04-30 |
Family
ID=17452497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6267998A Pending JPH08111581A (ja) | 1994-10-07 | 1994-10-07 | ボールグリッドアレイプリント配線板の半田付け方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08111581A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100601487B1 (ko) * | 2004-12-20 | 2006-07-18 | 삼성전기주식회사 | 열팽창 필름을 이용한 플립칩 본딩 방법 |
US20100159645A1 (en) * | 1998-09-01 | 2010-06-24 | Sony Corporation | Semiconductor apparatus and process of production thereof |
US7802999B2 (en) | 1996-10-10 | 2010-09-28 | Fci Americas Technology Llc | High density connector and method of manufacture |
-
1994
- 1994-10-07 JP JP6267998A patent/JPH08111581A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7802999B2 (en) | 1996-10-10 | 2010-09-28 | Fci Americas Technology Llc | High density connector and method of manufacture |
US20100159645A1 (en) * | 1998-09-01 | 2010-06-24 | Sony Corporation | Semiconductor apparatus and process of production thereof |
KR100601487B1 (ko) * | 2004-12-20 | 2006-07-18 | 삼성전기주식회사 | 열팽창 필름을 이용한 플립칩 본딩 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0469836B2 (ja) | ||
EP1294217A1 (en) | Method of mounting electronic part | |
JPH05109824A (ja) | 電子部品のフリツプチツプ実装方法 | |
JPH08111581A (ja) | ボールグリッドアレイプリント配線板の半田付け方法 | |
JP2555720B2 (ja) | 半田バンプ部品の実装方法 | |
JP2828069B2 (ja) | バンプ付きワークの半田付け方法 | |
JPH02144821A (ja) | ヒューズ形成方法 | |
JPH026055A (ja) | プリント回路基板とシリコンチップのはんだ付方法 | |
JP3709036B2 (ja) | 弱耐熱性電子部品の実装方法 | |
JPS63152136A (ja) | 半導体チツプの実装方法 | |
JP3705152B2 (ja) | 半田バンプの形成方法 | |
JP3223592B2 (ja) | 基板上でのバンプ電極の形成方法 | |
JPH0750585B2 (ja) | ヒューズ回路形成方法 | |
JPH1012992A (ja) | 実装方法及び電子部品収容パレツト | |
JPS63299855A (ja) | ハンダ付け方法 | |
JPH0485986A (ja) | 印刷回路基板 | |
JPH02192792A (ja) | 低耐熱性電子部品の半田付け方法 | |
JP2002141652A (ja) | 電子部品および電子部品の実装方法ならびに実装構造 | |
JPS63187638A (ja) | 半導体チツプ接続方法 | |
JPH08288640A (ja) | ボールグリッドアレイプリント配線板の半田付け方法 | |
JPS62188397A (ja) | チツプ部品用印刷回路板 | |
JPH0750480A (ja) | 電子部品の半田付け方法 | |
JP2000151056A (ja) | パッケージ | |
JPS6362333A (ja) | フリツプチツプの半田接続方法 | |
JPH0964519A (ja) | 電子部品の実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050125 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20070404 |