JP2002141652A - 電子部品および電子部品の実装方法ならびに実装構造 - Google Patents
電子部品および電子部品の実装方法ならびに実装構造Info
- Publication number
- JP2002141652A JP2002141652A JP2000335491A JP2000335491A JP2002141652A JP 2002141652 A JP2002141652 A JP 2002141652A JP 2000335491 A JP2000335491 A JP 2000335491A JP 2000335491 A JP2000335491 A JP 2000335491A JP 2002141652 A JP2002141652 A JP 2002141652A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- electronic component
- melting point
- mounting
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 実装後の信頼性を確保することができる電子
部品および電子部品の実装方法ならびに実装構造を提供
することを目的とする。 【解決手段】 電子部品１の電極３に鉛フリー型半田に
よって形成された半田バンプ４を基板５の電極６に半田
接合して成る電子部品１の実装構造において、電子部品
１の角部Ａを含む外周部に位置する半田バンプ４’Ａを
高融点型半田で形成し、電子部品の内側部Ｂに位置する
半田バンプ４’Ｂを低融点型半田で形成する。これによ
り、リフローにおいて加熱されにくい内側部Ｂに低融点
型半田を用いてリフロー時の溶融不良を防止するととも
に、接合信頼性の高い高融点型半田を角部Ａを含む外周
部に用いて実装後の信頼性を確保することができる。
部品および電子部品の実装方法ならびに実装構造を提供
することを目的とする。 【解決手段】 電子部品１の電極３に鉛フリー型半田に
よって形成された半田バンプ４を基板５の電極６に半田
接合して成る電子部品１の実装構造において、電子部品
１の角部Ａを含む外周部に位置する半田バンプ４’Ａを
高融点型半田で形成し、電子部品の内側部Ｂに位置する
半田バンプ４’Ｂを低融点型半田で形成する。これによ
り、リフローにおいて加熱されにくい内側部Ｂに低融点
型半田を用いてリフロー時の溶融不良を防止するととも
に、接合信頼性の高い高融点型半田を角部Ａを含む外周
部に用いて実装後の信頼性を確保することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、外部接続用の複数
の電極上に半田バンプを形成して成る電子部品および電
子部品の実装方法ならびに実装構造に関するものであ
る。
の電極上に半田バンプを形成して成る電子部品および電
子部品の実装方法ならびに実装構造に関するものであ
る。
【０００２】
【従来の技術】電子部品の基板への実装には、半田バン
プによる方法が広く用いられている。この方法は電子部
品に予め半田の突出電極である半田バンプを形成してお
き、この半田バンプを基板の電極に半田接合するもので
ある。近年鉛による環境汚染防止の観点から、従来用い
られていたスズ・鉛系の半田に替えて、鉛を成分として
含まない鉛フリー型半田が用いられるようになってお
り、半田バンプ形成にもこのタイプの半田が採用される
ようになっている。
プによる方法が広く用いられている。この方法は電子部
品に予め半田の突出電極である半田バンプを形成してお
き、この半田バンプを基板の電極に半田接合するもので
ある。近年鉛による環境汚染防止の観点から、従来用い
られていたスズ・鉛系の半田に替えて、鉛を成分として
含まない鉛フリー型半田が用いられるようになってお
り、半田バンプ形成にもこのタイプの半田が採用される
ようになっている。
【０００３】
【発明が解決しようとする課題】しかしながら、この鉛
フリー型半田を半田バンプ形成に用いた場合には、以下
に説明するような不具合が生じていた。一般に鉛フリー
型半田は、従来のスズ・鉛の共晶半田と比較して融点が
高く、電子部品の耐熱温度と充分な温度差を確保するこ
とが難しい。また鉛フリー型半田は、接合信頼性が確保
されるような組成にすると融点が高くなり、融点が低く
なるような組成を選択すると接合後の信頼性が低下する
という特性がある。このため、従来の電子部品には、リ
フロー時の電子部品の焼損を防止する目的で低融点型の
半田によって半田バンプを形成すると、実装後の信頼性
に難点があった。
フリー型半田を半田バンプ形成に用いた場合には、以下
に説明するような不具合が生じていた。一般に鉛フリー
型半田は、従来のスズ・鉛の共晶半田と比較して融点が
高く、電子部品の耐熱温度と充分な温度差を確保するこ
とが難しい。また鉛フリー型半田は、接合信頼性が確保
されるような組成にすると融点が高くなり、融点が低く
なるような組成を選択すると接合後の信頼性が低下する
という特性がある。このため、従来の電子部品には、リ
フロー時の電子部品の焼損を防止する目的で低融点型の
半田によって半田バンプを形成すると、実装後の信頼性
に難点があった。
【０００４】そこで本発明は、実装後の信頼性を確保す
ることができる電子部品および電子部品の実装方法なら
びに実装構造を提供することを目的とする。
ることができる電子部品および電子部品の実装方法なら
びに実装構造を提供することを目的とする。
【０００５】
【課題を解決するための手段】請求項１記載の電子部品
は、外部接続用の複数の電極に半田バンプを形成して成
る電子部品であって、前記半田バンプのうち少なくとも
電子部品の角部に位置する半田バンプを電子部品の内側
部に位置する半田バンプの半田よりも高融点型の半田で
形成した。
は、外部接続用の複数の電極に半田バンプを形成して成
る電子部品であって、前記半田バンプのうち少なくとも
電子部品の角部に位置する半田バンプを電子部品の内側
部に位置する半田バンプの半田よりも高融点型の半田で
形成した。
【０００６】請求項２記載の電子部品は、請求項１記載
の電子部品であって、前記半田バンプを形成する半田が
鉛フリー型半田である。
の電子部品であって、前記半田バンプを形成する半田が
鉛フリー型半田である。
【０００７】請求項３記載の電子部品の実装方法は、電
子部品に形成された半田バンプを基板に半田接合するこ
とにより電子部品を実装する電子部品の実装方法であっ
て、少なくとも電子部品の角部に位置する半田バンプを
電子部品の内側部に位置する半田バンプの半田よりも高
融点型の半田で形成した電子部品を準備する工程と、前
記半田バンプを基板の電極に位置合わせして電子部品を
基板に搭載する工程と、電子部品が搭載された基板を前
記高融点型の半田の融点よりも高い温度で加熱して全て
の半田バンプを溶融させる工程とを含む。
子部品に形成された半田バンプを基板に半田接合するこ
とにより電子部品を実装する電子部品の実装方法であっ
て、少なくとも電子部品の角部に位置する半田バンプを
電子部品の内側部に位置する半田バンプの半田よりも高
融点型の半田で形成した電子部品を準備する工程と、前
記半田バンプを基板の電極に位置合わせして電子部品を
基板に搭載する工程と、電子部品が搭載された基板を前
記高融点型の半田の融点よりも高い温度で加熱して全て
の半田バンプを溶融させる工程とを含む。
【０００８】請求項４記載の電子部品の実装方法は、請
求項３記載の電子部品の実装方法であって、電子部品を
基板に搭載するに先立って、前記電極若しくは半田バン
プのいずれかに半田ペーストを塗布する。
求項３記載の電子部品の実装方法であって、電子部品を
基板に搭載するに先立って、前記電極若しくは半田バン
プのいずれかに半田ペーストを塗布する。
【０００９】請求項５記載の電子部品の実装方法は、請
求項４記載の電子部品の実装方法であって、前記半田ペ
ーストの融点は、対応する半田バンプの融点と同じ温度
である。
求項４記載の電子部品の実装方法であって、前記半田ペ
ーストの融点は、対応する半田バンプの融点と同じ温度
である。
【００１０】請求項６記載の電子部品の実装構造は、電
子部品の電極に形成された半田バンプを半田接合して成
る電子部品の実装構造であって、少なくとも電子部品の
角部に位置する半田バンプを電子部品の内側部に位置す
る半田バンプよりも高融点型の半田で形成されている。
子部品の電極に形成された半田バンプを半田接合して成
る電子部品の実装構造であって、少なくとも電子部品の
角部に位置する半田バンプを電子部品の内側部に位置す
る半田バンプよりも高融点型の半田で形成されている。
【００１１】請求項７記載の電子部品の実装構造は、請
求項６記載の電子部品の実装構造であって、前記半田バ
ンプを形成する半田が鉛フリー型半田である。
求項６記載の電子部品の実装構造であって、前記半田バ
ンプを形成する半田が鉛フリー型半田である。
【００１２】各請求項記載の発明によれば、少なくとも
電子部品の角部に位置する半田バンプを電子部品の内側
部に位置する半田バンプの半田よりも高融点型の半田で
形成することにより、リフローにおいて加熱されにくい
内側部の半田バンプの溶融不良を防止するとともに接合
信頼性の高い高融点型半田を角部に用いて実装後の信頼
性を確保することができる。
電子部品の角部に位置する半田バンプを電子部品の内側
部に位置する半田バンプの半田よりも高融点型の半田で
形成することにより、リフローにおいて加熱されにくい
内側部の半田バンプの溶融不良を防止するとともに接合
信頼性の高い高融点型半田を角部に用いて実装後の信頼
性を確保することができる。
【００１３】
【発明の実施の形態】（実施の形態１）図１（ａ）は本
発明の実施の形態１の電子部品の側面図、図１（ｂ）は
本発明の実施の形態１の電子部品の下面図、図２、図３
は本発明の実施の形態１の電子部品の実装方法の工程説
明図である。
発明の実施の形態１の電子部品の側面図、図１（ｂ）は
本発明の実施の形態１の電子部品の下面図、図２、図３
は本発明の実施の形態１の電子部品の実装方法の工程説
明図である。
【００１４】まず図１を参照して、電子部品１について
説明する。図１に示すように電子部品１を構成する半導
体素子２の下面には、外部接続用の複数の電極３が形成
されている。電極３にはそれぞれ基板など実装対象物と
の接続用の半田バンプ４が形成されている。ここで複数
の電極３に形成された半田バンプ４の半田は全てが同一
組成ではなく、半田バンプ４が位置する部位によって異
なった組成となっている。なお以下の記述では、半田バ
ンプ４を組成によって区別する必要がある場合のみ符号
を区別して（例えば４Ａ，４Ｂ）記述し、区別する必要
のない場合には総称して半田バンプ４と記述する。
説明する。図１に示すように電子部品１を構成する半導
体素子２の下面には、外部接続用の複数の電極３が形成
されている。電極３にはそれぞれ基板など実装対象物と
の接続用の半田バンプ４が形成されている。ここで複数
の電極３に形成された半田バンプ４の半田は全てが同一
組成ではなく、半田バンプ４が位置する部位によって異
なった組成となっている。なお以下の記述では、半田バ
ンプ４を組成によって区別する必要がある場合のみ符号
を区別して（例えば４Ａ，４Ｂ）記述し、区別する必要
のない場合には総称して半田バンプ４と記述する。
【００１５】図１（ｂ）に示すように半導体素子２は、
平面形状において外周部の各コーナに位置する角部Ａ、
外周部から隔てられ中央部に位置する内側部Ｂ、および
角部Ａ、内側部Ｂのいずれにも属さないその他の領域に
大別される。ここで本実施の形態では角部Ａに１個の半
田バンプ４Ａが形成される例を示しているが、角部Ａに
含まれる半田バンプの個数は限定されず、角部Ａが含む
半田バンプの範囲は、電子部品のサイズや全体バンプ数
などに応じて個別に決定される。
平面形状において外周部の各コーナに位置する角部Ａ、
外周部から隔てられ中央部に位置する内側部Ｂ、および
角部Ａ、内側部Ｂのいずれにも属さないその他の領域に
大別される。ここで本実施の形態では角部Ａに１個の半
田バンプ４Ａが形成される例を示しているが、角部Ａに
含まれる半田バンプの個数は限定されず、角部Ａが含む
半田バンプの範囲は、電子部品のサイズや全体バンプ数
などに応じて個別に決定される。
【００１６】そしてこれらの各領域には、それぞれ異な
る組成の半田バンプ４が形成される。なおここでは、半
田バンプ形成用として成分に鉛をほとんど含まない鉛フ
リー型の半田が用いられる。まず、角部Ａに形成される
半田バンプ４Ａに用いられる半田としては、例えばＳｎ
−（２〜５ｗｔ％）Ａｇ−（０〜１ｗｔ％）Ｃｕ−（０
〜１ｗｔ％）Ｂｉの成分組成を有する高融点型半田（融
点温度約２２０℃）が選定される。また、内側部Ｂに形
成される半田バンプ４Ｂに用いられる半田には、例えば
Ｓｎ−（２〜５ｗｔ％）Ａｇ−（０〜１ｗｔ％）Ｃｕ−
（５〜１５ｗｔ％）Ｂｉの成分組成を有する低融点型半
田（融点温度約２００℃）が選定される。
る組成の半田バンプ４が形成される。なおここでは、半
田バンプ形成用として成分に鉛をほとんど含まない鉛フ
リー型の半田が用いられる。まず、角部Ａに形成される
半田バンプ４Ａに用いられる半田としては、例えばＳｎ
−（２〜５ｗｔ％）Ａｇ−（０〜１ｗｔ％）Ｃｕ−（０
〜１ｗｔ％）Ｂｉの成分組成を有する高融点型半田（融
点温度約２２０℃）が選定される。また、内側部Ｂに形
成される半田バンプ４Ｂに用いられる半田には、例えば
Ｓｎ−（２〜５ｗｔ％）Ａｇ−（０〜１ｗｔ％）Ｃｕ−
（５〜１５ｗｔ％）Ｂｉの成分組成を有する低融点型半
田（融点温度約２００℃）が選定される。
【００１７】そして、角部Ａ、内側部Ｂ以外のその他の
領域に形成される半田バンプ４には、前述の高融点型半
田もしくは低融点型半田のいずれか、またはこれらの２
種類の中間の組成を有する半田を個々の場合に応じて選
定して用いる。本実施の形態では、その他の領域に角部
Ａと同様に高融点型の半田バンプ４Ａを形成する例を示
している。
領域に形成される半田バンプ４には、前述の高融点型半
田もしくは低融点型半田のいずれか、またはこれらの２
種類の中間の組成を有する半田を個々の場合に応じて選
定して用いる。本実施の形態では、その他の領域に角部
Ａと同様に高融点型の半田バンプ４Ａを形成する例を示
している。
【００１８】後述するように、これらの半田種類の組み
合わせは、電子部品を実装した後の接合信頼性に大きく
関連しており、必要とされる接合信頼性に応じて半田種
類の組合わせが決定される。同一の電子部品において、
半田バンプの組成を部位に応じて異ならせることによる
効果については後述する。
合わせは、電子部品を実装した後の接合信頼性に大きく
関連しており、必要とされる接合信頼性に応じて半田種
類の組合わせが決定される。同一の電子部品において、
半田バンプの組成を部位に応じて異ならせることによる
効果については後述する。
【００１９】次に図２、図３を参照して、このような異
なる半田組成の半田バンプが形成された電子部品を基板
に実装する実装方法について説明する。図２（ａ）にお
いて基板５には電子部品１が接続される電極６が形成さ
れている。次に基板５にはフラックスが印刷される。図
２（ｂ）に示すように、基板５上に電極配置に対応した
パターン孔７ａが形成されたステンシルマスク７を装着
し、ステンシルマスク７上にフラックス８を供給した後
にスキージ９をステンシルマスク７上面に沿って摺動さ
せることにより、基板５の各電極６上にはフラックス８
が印刷される。なお、フラックス８の代わりにフラック
スに半田成分を含有させた半田ペーストを用いてもよ
い。
なる半田組成の半田バンプが形成された電子部品を基板
に実装する実装方法について説明する。図２（ａ）にお
いて基板５には電子部品１が接続される電極６が形成さ
れている。次に基板５にはフラックスが印刷される。図
２（ｂ）に示すように、基板５上に電極配置に対応した
パターン孔７ａが形成されたステンシルマスク７を装着
し、ステンシルマスク７上にフラックス８を供給した後
にスキージ９をステンシルマスク７上面に沿って摺動さ
せることにより、基板５の各電極６上にはフラックス８
が印刷される。なお、フラックス８の代わりにフラック
スに半田成分を含有させた半田ペーストを用いてもよ
い。
【００２０】次いで基板５には予め準備された電子部品
１が搭載される。図２（ｃ）に示すように、基板５の各
電極６に電子部品１の半田バンプ４を位置合わせし、電
子部品１を下降させることにより、半田バンプ４はフラ
ックス８が塗布された電極６上に着地する。次に電子部
品１が搭載された基板５はリフロー工程に送られる。そ
して図３（ａ）に示すように、ここで加熱されることに
より半田バンプ４が溶融する。そしてこの後冷却される
ことにより、図３（ｂ）に示すように溶融半田が電極６
上で固化した半田バンプ４’によって電子部品１は基板
５の電極６と半田接合される。
１が搭載される。図２（ｃ）に示すように、基板５の各
電極６に電子部品１の半田バンプ４を位置合わせし、電
子部品１を下降させることにより、半田バンプ４はフラ
ックス８が塗布された電極６上に着地する。次に電子部
品１が搭載された基板５はリフロー工程に送られる。そ
して図３（ａ）に示すように、ここで加熱されることに
より半田バンプ４が溶融する。そしてこの後冷却される
ことにより、図３（ｂ）に示すように溶融半田が電極６
上で固化した半田バンプ４’によって電子部品１は基板
５の電極６と半田接合される。
【００２１】このリフロー過程においては、基板５は電
子部品１の耐熱温度である２３０℃を下回りかつ高融点
型半田の溶融温度（約２２０℃）を超えて設定されたリ
フロー温度まで加熱される。これにより、電子部品１の
外周の角部Ａに位置する半田バンプ４Ａは、溶融温度を
超える温度まで確実に昇温し、速やかに溶融して電極６
と半田接合される。また、一般に電子部品１の外部から
隔てられた内側部にある半田バンプ４Ｂは外部からの伝
熱状態が悪く、短時間でリフロー温度まで昇温させるこ
とが難しいが、本実施の形態に示す電子部品１では、内
側部にある半田バンプ４Ｂには融点温度がリフロー温度
よりも低い低融点型半田（溶融温度約２００℃）が用い
られているため、リフロー過程で遅滞なく溶融し電極６
に半田接合される。
子部品１の耐熱温度である２３０℃を下回りかつ高融点
型半田の溶融温度（約２２０℃）を超えて設定されたリ
フロー温度まで加熱される。これにより、電子部品１の
外周の角部Ａに位置する半田バンプ４Ａは、溶融温度を
超える温度まで確実に昇温し、速やかに溶融して電極６
と半田接合される。また、一般に電子部品１の外部から
隔てられた内側部にある半田バンプ４Ｂは外部からの伝
熱状態が悪く、短時間でリフロー温度まで昇温させるこ
とが難しいが、本実施の形態に示す電子部品１では、内
側部にある半田バンプ４Ｂには融点温度がリフロー温度
よりも低い低融点型半田（溶融温度約２００℃）が用い
られているため、リフロー過程で遅滞なく溶融し電極６
に半田接合される。
【００２２】この電子部品１を半田バンプ４を半田接合
することにより基板５に実装した電子部品の実装構造
は、図３（ｃ）に示すように電子部品１の少なくとも角
部Ａに位置する半田バンプ４’Ａを電子部品の内側部Ｂ
に位置する半田バンプ４’Ｂよりも高融点型の半田で形
成したものであり、以下に説明するような特徴を有して
いる。
することにより基板５に実装した電子部品の実装構造
は、図３（ｃ）に示すように電子部品１の少なくとも角
部Ａに位置する半田バンプ４’Ａを電子部品の内側部Ｂ
に位置する半田バンプ４’Ｂよりも高融点型の半田で形
成したものであり、以下に説明するような特徴を有して
いる。
【００２３】一般に鉛フリー型半田は融点温度が低い組
成のものほど接合後の信頼性が劣るという特性を有して
おり、必要とされる接合信頼性を確保するためには、高
融点型の組成を選択する必要がある。しかしながらこの
ような高融点型半田の融点温度は電子部品の耐熱温度に
近く、リフロー工程において耐熱温度に対して安全側に
十分な余裕が確保されるような加熱温度設定が難しい。
成のものほど接合後の信頼性が劣るという特性を有して
おり、必要とされる接合信頼性を確保するためには、高
融点型の組成を選択する必要がある。しかしながらこの
ような高融点型半田の融点温度は電子部品の耐熱温度に
近く、リフロー工程において耐熱温度に対して安全側に
十分な余裕が確保されるような加熱温度設定が難しい。
【００２４】すなわち、リフロー時の伝熱状態の悪い内
側部分の半田バンプも含めて全ての半田バンプを確実に
溶融させるようなリフロー温度を設定すると、電子部品
の熱ダメージを招くおそれがある。これに対し、熱ダメ
ージのない低めの温度に設定すると、内側部分の半田バ
ンプの溶融が良好に行われない結果接合不良を招きやす
い。
側部分の半田バンプも含めて全ての半田バンプを確実に
溶融させるようなリフロー温度を設定すると、電子部品
の熱ダメージを招くおそれがある。これに対し、熱ダメ
ージのない低めの温度に設定すると、内側部分の半田バ
ンプの溶融が良好に行われない結果接合不良を招きやす
い。
【００２５】しかしながら本実施の形態の実装構造にお
いては、リフロー時の伝熱状態の悪い内側部分の半田バ
ンプ４Ｂには低融点型半田を用いていることから、電子
部品の耐熱温度よりも低い温度で半田バンプ４Ｂを確実
に溶融させ、電子部品１の電極６を基板５に導通させる
ことができる。また溶融しにくい高融点型半田は伝熱条
件の良好な角部Ａに用いられていることから、リフロー
温度を過度に高温に設定することなく確実に半田バンプ
４Ａを溶融させることができる。そして高融点型半田は
接合信頼性に優れていることから、実装後のヒートサイ
クルにおいて熱応力が集中しやすい電子部品１の外周
部、特に角部分の半田バンプに用いることにより実装後
の半田接合部の破断を防止して信頼性を向上させること
ができる。
いては、リフロー時の伝熱状態の悪い内側部分の半田バ
ンプ４Ｂには低融点型半田を用いていることから、電子
部品の耐熱温度よりも低い温度で半田バンプ４Ｂを確実
に溶融させ、電子部品１の電極６を基板５に導通させる
ことができる。また溶融しにくい高融点型半田は伝熱条
件の良好な角部Ａに用いられていることから、リフロー
温度を過度に高温に設定することなく確実に半田バンプ
４Ａを溶融させることができる。そして高融点型半田は
接合信頼性に優れていることから、実装後のヒートサイ
クルにおいて熱応力が集中しやすい電子部品１の外周
部、特に角部分の半田バンプに用いることにより実装後
の半田接合部の破断を防止して信頼性を向上させること
ができる。
【００２６】換言すれば、同一の電子部品に形成される
半田バンプの半田組成を異なったものとすることによ
り、実装後の接合信頼性が特に必要とされる部分の半田
接合を信頼性が保証された組成の半田で行うとともに、
高度の接合強度は要求されないが確実な電気的導通が求
められる内側部分の半田接合をより低い温度で溶融する
ような組成の半田で行うことが可能となる。これによ
り、従来の実装構造では実現することが難しかった接合
信頼性の確保とリフロー時の均一な半田溶融性との両立
が可能となり、鉛フリー型半田を電子部品の実装構造に
用いる場合の課題であった接合信頼性の確保が実現され
る。
半田バンプの半田組成を異なったものとすることによ
り、実装後の接合信頼性が特に必要とされる部分の半田
接合を信頼性が保証された組成の半田で行うとともに、
高度の接合強度は要求されないが確実な電気的導通が求
められる内側部分の半田接合をより低い温度で溶融する
ような組成の半田で行うことが可能となる。これによ
り、従来の実装構造では実現することが難しかった接合
信頼性の確保とリフロー時の均一な半田溶融性との両立
が可能となり、鉛フリー型半田を電子部品の実装構造に
用いる場合の課題であった接合信頼性の確保が実現され
る。
【００２７】（実施の形態２）図４、図５は本発明の実
施の形態２の電子部品の実装方法の工程説明図である。
図４（ａ）において、基板５には実施の形態１と同様に
電子部品１が接続される電極６が形成されている。次に
基板５にはフラックスに半田成分を含有させた半田ペー
ストが塗布される。図４（ｂ）に示すように、基板５の
電極６のうち、実装される電子部品１の高融点型の半田
バンプ４Ａと対応する位置にある電極６には、ディスペ
ンサ１１によって高融点型半田の融点と同じ融点の半田
成分を有する半田ペースト１０が塗布される。次いで、
図４（ｃ）に示すように、基板５の電極６のうち低融点
型半田の半田バンプ４Ｂと対応した位置にある電極６に
は、同様にディスペンサ１１’によって低融点型半田と
同じ融点の半田成分を有する半田ペースト１２が塗布さ
れる。
施の形態２の電子部品の実装方法の工程説明図である。
図４（ａ）において、基板５には実施の形態１と同様に
電子部品１が接続される電極６が形成されている。次に
基板５にはフラックスに半田成分を含有させた半田ペー
ストが塗布される。図４（ｂ）に示すように、基板５の
電極６のうち、実装される電子部品１の高融点型の半田
バンプ４Ａと対応する位置にある電極６には、ディスペ
ンサ１１によって高融点型半田の融点と同じ融点の半田
成分を有する半田ペースト１０が塗布される。次いで、
図４（ｃ）に示すように、基板５の電極６のうち低融点
型半田の半田バンプ４Ｂと対応した位置にある電極６に
は、同様にディスペンサ１１’によって低融点型半田と
同じ融点の半田成分を有する半田ペースト１２が塗布さ
れる。
【００２８】次いで基板５には予め準備された電子部品
１が搭載される。図４（ｄ）に示すように、基板５の各
電極６に電子部品１の半田バンプ４を位置合わせし、電
子部品１を下降させることにより、半田バンプ４は半田
ペースト１０または１２が塗布された電極６上に着地す
る。次に電子部品１が搭載された基板５はリフロー工程
に送られる。そして図５（ａ）に示すように、ここで実
施の形態１と同様に加熱されることにより、半田バンプ
４が溶融する。
１が搭載される。図４（ｄ）に示すように、基板５の各
電極６に電子部品１の半田バンプ４を位置合わせし、電
子部品１を下降させることにより、半田バンプ４は半田
ペースト１０または１２が塗布された電極６上に着地す
る。次に電子部品１が搭載された基板５はリフロー工程
に送られる。そして図５（ａ）に示すように、ここで実
施の形態１と同様に加熱されることにより、半田バンプ
４が溶融する。
【００２９】この溶融過程においては、半田バンプ４Ａ
は半田ペースト１０と、半田バンプ４Ｂは半田ペースト
１２と融合する。このとき、半田バンプ４Ａの溶融温度
と半田ペースト１０中の半田成分の溶融温度は同じであ
り、半田バンプ４Ｂの溶融温度と半田ペースト１２中の
半田成分の溶融温度とは同じであるため、各電極上にお
いては半田バンプと半田ペースト中の半田成分との溶融
に時間差を生じることがなく、良好な溶融が行われる。
は半田ペースト１０と、半田バンプ４Ｂは半田ペースト
１２と融合する。このとき、半田バンプ４Ａの溶融温度
と半田ペースト１０中の半田成分の溶融温度は同じであ
り、半田バンプ４Ｂの溶融温度と半田ペースト１２中の
半田成分の溶融温度とは同じであるため、各電極上にお
いては半田バンプと半田ペースト中の半田成分との溶融
に時間差を生じることがなく、良好な溶融が行われる。
【００３０】そしてこの後冷却されることにより、図５
（ｂ）に示すように溶融半田が電極６上で固化した半田
バンプ４’によって、電子部品１は基板５の電極６と半
田接合される。これにより図５（ｃ）に示すように、図
３（ｃ）に示す実施の形態１の実装構造と同様の特徴を
備えた電子部品の実装構造が実現される。
（ｂ）に示すように溶融半田が電極６上で固化した半田
バンプ４’によって、電子部品１は基板５の電極６と半
田接合される。これにより図５（ｃ）に示すように、図
３（ｃ）に示す実施の形態１の実装構造と同様の特徴を
備えた電子部品の実装構造が実現される。
【００３１】なお上記実施の形態２においては、半田ペ
ースト１０，１２を基板５の電極６上に塗布する例を示
したが、電子部品１の基板５への搭載に先立って、半田
バンプ４Ａ，４Ｂに半田ペースト１０，１２を予め転写
などの方法で塗布するようにしてもよい。
ースト１０，１２を基板５の電極６上に塗布する例を示
したが、電子部品１の基板５への搭載に先立って、半田
バンプ４Ａ，４Ｂに半田ペースト１０，１２を予め転写
などの方法で塗布するようにしてもよい。
【００３２】
【発明の効果】本発明によれば、少なくとも電子部品の
角部に位置する半田バンプを電子部品の内側部に位置す
る半田バンプの半田よりも高融点型の半田で形成するよ
うにしたので、リフローにおいて加熱されにくい内側部
の半田バンプの溶融不良を防止するとともに接合信頼性
の高い高融点型半田を角部に用いて実装後の信頼性を確
保することができる。
角部に位置する半田バンプを電子部品の内側部に位置す
る半田バンプの半田よりも高融点型の半田で形成するよ
うにしたので、リフローにおいて加熱されにくい内側部
の半田バンプの溶融不良を防止するとともに接合信頼性
の高い高融点型半田を角部に用いて実装後の信頼性を確
保することができる。
【図１】（ａ）本発明の実施の形態１の電子部品の側面
図 （ｂ）本発明の実施の形態１の電子部品の下面図
図 （ｂ）本発明の実施の形態１の電子部品の下面図
【図２】本発明の実施の形態１の電子部品の実装方法の
工程説明図
工程説明図
【図３】本発明の実施の形態１の電子部品の実装方法の
工程説明図
工程説明図
【図４】本発明の実施の形態２の電子部品の実装方法の
工程説明図
工程説明図
【図５】本発明の実施の形態２の電子部品の実装方法の
工程説明図
工程説明図
【符号の説明】 １ 電子部品 ２ 半導体素子 ３ 電極 ４，４Ａ，４Ｂ 半田バンプ ５ 基板 ６ 電極 ８ フラックス １０，１２ 半田ペースト
Claims (7)
- 【請求項１】外部接続用の複数の電極に半田バンプを形
成して成る電子部品であって、前記半田バンプのうち少
なくとも電子部品の角部に位置する半田バンプを電子部
品の内側部に位置する半田バンプの半田よりも高融点型
の半田で形成したことを特徴とする電子部品。 - 【請求項２】前記半田バンプを形成する半田が鉛フリー
型半田であることを特徴とする請求項１記載の電子部
品。 - 【請求項３】電子部品に形成された半田バンプを基板に
半田接合することにより電子部品を実装する電子部品の
実装方法であって、少なくとも電子部品の角部に位置す
る半田バンプを電子部品の内側部に位置する半田バンプ
の半田よりも高融点型の半田で形成した電子部品を準備
する工程と、前記半田バンプを基板の電極に位置合わせ
して電子部品を基板に搭載する工程と、この電子部品が
搭載された基板を前記高融点型の半田の融点よりも高い
温度で加熱して全ての半田バンプを溶融させる工程とを
含むことを特徴とする電子部品の実装方法。 - 【請求項４】電子部品を基板に搭載するに先立って、前
記電極若しくは半田バンプのいずれかに半田ペーストを
塗布することを特徴とする請求項３記載の電子部品の実
装方法。 - 【請求項５】前記半田ペーストの融点は、対応する半田
バンプの融点と同じ温度であることを特徴とする請求項
４記載の電子部品の実装方法。 - 【請求項６】電子部品の電極に形成された半田バンプを
半田接合して成る電子部品の実装構造であって、少なく
とも電子部品の角部に位置する半田バンプを電子部品の
内側部に位置する半田バンプよりも高融点型の半田で形
成されていることを特徴とする電子部品の実装構造。 - 【請求項７】前記半田バンプを形成する半田が鉛フリー
型半田であることを特徴とする請求項６記載の電子部品
の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000335491A JP2002141652A (ja) | 2000-11-02 | 2000-11-02 | 電子部品および電子部品の実装方法ならびに実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000335491A JP2002141652A (ja) | 2000-11-02 | 2000-11-02 | 電子部品および電子部品の実装方法ならびに実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002141652A true JP2002141652A (ja) | 2002-05-17 |
Family
ID=18811225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000335491A Pending JP2002141652A (ja) | 2000-11-02 | 2000-11-02 | 電子部品および電子部品の実装方法ならびに実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002141652A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006008850A1 (ja) * | 2004-07-15 | 2006-01-26 | Hitachi, Ltd. | 低耐熱性表面実装部品及びこれをバンプ接続した実装基板 |
| KR100879179B1 (ko) * | 2004-07-15 | 2009-01-16 | 가부시키가이샤 히타치세이사쿠쇼 | 저내열성 표면 실장 부품 및 이를 범프 접속한 실장 기판 |
| CN110137143A (zh) * | 2018-02-02 | 2019-08-16 | 三星电子株式会社 | 半导体装置 |
-
2000
- 2000-11-02 JP JP2000335491A patent/JP2002141652A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006008850A1 (ja) * | 2004-07-15 | 2006-01-26 | Hitachi, Ltd. | 低耐熱性表面実装部品及びこれをバンプ接続した実装基板 |
| KR100879179B1 (ko) * | 2004-07-15 | 2009-01-16 | 가부시키가이샤 히타치세이사쿠쇼 | 저내열성 표면 실장 부품 및 이를 범프 접속한 실장 기판 |
| CN110137143A (zh) * | 2018-02-02 | 2019-08-16 | 三星电子株式会社 | 半导体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970005526B1 (ko) | 납땜 도금된 회로에 납땜 범프 상호 접속부를 형성하는 방법 | |
| JP3565047B2 (ja) | 半田バンプの形成方法および半田バンプの実装方法 | |
| JP4799997B2 (ja) | 電子機器用プリント板の製造方法およびこれを用いた電子機器 | |
| US6373371B1 (en) | Preformed thermal fuse | |
| WO2006049069A1 (ja) | はんだ接合用ペーストおよびこれを用いたはんだ接合方法 | |
| CN104540333A (zh) | 3D Plus封装器件的装配工艺方法 | |
| CN101119827B (zh) | 用于具有不同基板的热可靠封装的方法和配置 | |
| TW546997B (en) | A method of packaging electronic components with high reliability | |
| KR100899251B1 (ko) | 실장 구조체 | |
| US6598779B2 (en) | Electronic component mounting method | |
| JP2002141652A (ja) | 電子部品および電子部品の実装方法ならびに実装構造 | |
| JP3649116B2 (ja) | 半田バンプの形成方法 | |
| JP4027534B2 (ja) | 電子部品の実装方法 | |
| JP3813767B2 (ja) | 樹脂製配線基板及びその製造方法 | |
| CN101553091B (zh) | 印刷电路板及其制造工艺 | |
| JP2004281634A (ja) | 積層実装型半導体装置の製造方法 | |
| JP2002176248A (ja) | 電子部品の接合材料および電子部品の実装方法ならびに実装構造 | |
| JP3544439B2 (ja) | 接続ピンと基板実装方法 | |
| JPH10335805A (ja) | 電子部品の実装方法 | |
| JPH09307225A (ja) | プリント基板 | |
| JP2003031614A (ja) | 半導体デバイス、半導体モジュール及びこれらの実装方法 | |
| JP2001185842A (ja) | 電子部品実装基板及び電子部品の実装方法 | |
| JPH0864717A (ja) | 回路部品の実装方法 | |
| JPH08111581A (ja) | ボールグリッドアレイプリント配線板の半田付け方法 | |
| JPS63299855A (ja) | ハンダ付け方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050630 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060414 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060822 |