KR970005526B1 - 납땜 도금된 회로에 납땜 범프 상호 접속부를 형성하는 방법 - Google Patents

납땜 도금된 회로에 납땜 범프 상호 접속부를 형성하는 방법 Download PDF

Info

Publication number
KR970005526B1
KR970005526B1 KR1019930701635A KR930701635A KR970005526B1 KR 970005526 B1 KR970005526 B1 KR 970005526B1 KR 1019930701635 A KR1019930701635 A KR 1019930701635A KR 930701635 A KR930701635 A KR 930701635A KR 970005526 B1 KR970005526 B1 KR 970005526B1
Authority
KR
South Korea
Prior art keywords
solder
alloy
circuit board
bumps
component
Prior art date
Application number
KR1019930701635A
Other languages
English (en)
Other versions
KR930703113A (ko
Inventor
멜톤 신씨아
렐리 칼
쵸레프친스키 케네쓰
무어 케빈
Original Assignee
모토로라 인코포레이티드
죤 에이치. 무어
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모토로라 인코포레이티드, 죤 에이치. 무어 filed Critical 모토로라 인코포레이티드
Publication of KR930703113A publication Critical patent/KR930703113A/ko
Application granted granted Critical
Publication of KR970005526B1 publication Critical patent/KR970005526B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K31/00—Processes relevant to this subclass, specially adapted for particular articles or purposes, but not covered by only one of the preceding main groups
    • B23K31/02—Processes relevant to this subclass, specially adapted for particular articles or purposes, but not covered by only one of the preceding main groups relating to soldering or welding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H01L2224/14505—Bump connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

내용없음.

Description

납땜 도금된 회로에 납땜 범프 상호 접속부를 형성하는 방법
본 발명은 집적 회로 부품을 납땜 범프 상호 접속부(solder bump interconnection)에 의해 인쇄 회로판에 부착시키기 위한 방법에 관한 것이다. 보다 상세히 설명하면, 본 발명은 비교적 저용융융점 납땜 합금으로 구성된 연속적인 납땜 도금부를 보유하는 회로판위의 회로 궤적(circuit trace)과 비교적 고용융융점 납땜 합금으로 구성된 부품에 부착된 납땜 범프(solder bump)사이에 상기 상호 접속부를 형성하기 위한 방법에 관한 것이다. 본 발명의 한 형태에 있어서, 부품은 상호 접속부에 필요한 범프 이외에 스페이서(spacer)납땜 범프를 구비하며, 상기 스페이셔 범프는 상호 접속부를 완성하기 위하여 납땜 재용융 작동시 합금을 용융시키는 붕괴를 방지하도록 상기 부품과 회로판 사이에 간격을 유지한다.
마이크로일렉트로닉스 패키지(microelectronics package)의 제조시에, 집적회로 부품을 여러가지 납땜 범프 상호 접속부를 이용하여 인쇄 회로판에 장착시키는 것이 공지되어 있으며, 여기에서, 상호 접속부는 부품을 물리적으로 접착시키는 것 뿐만아니라, 처리시에 전기 신호를 상기 부품으로 그리고 부품으로부터 전달하기 위해 부품의 전기 회로를 회로판 위의 전기 회로에 전기적으로 접속시키는 것도 포함한다. 상기 목적을 위해, 회로판은 유전체 기판위에 배치되어 있고 납땜 젖음가능한 금속(solder-wettable metal), 통상적으로 구리로 구성된 회로궤적을 구비한다. 궤적은 상호 접속부를 결합시키기기에 적합한 터미널 패드(terminal pad)를 각각 갖는 터미널과, 이격된 회로 소자와 전기적으로 연결되도록 상기 패드로부터 연장되는 런너(runner)를 특징으로 한다. 예를 들면 일체로된 회로 다이일 수도 있는 부품은 터미널 패드 위에 중첩가능한 패턴으로 배열되어 있는 다수의 납땜가능한 본드 패드(solderable bond pad)를 갖는다.
상호 접속부를 형성하기 위하여, 납땜 범프는 부품의 각 본드 패드에 부착되어 있다. 이것은 납땜 합금을 패드에 그리고 범프로부터 결합시키기 위하여 각각의 패드 위에 납땜 합금의 예비성형된 마이크로스피어(microspere)를 위치시키고 그리고 합금을 재용융시켜서 수행되는 것이 일반적이다. 그리고나서 부품은 회로판과 조립되고 범프는 회로판 위의 터미널 패드에 대하여 놓이게 된다. 조립체는 납땜 합금이 재용융되도록 간단히 가열되고, 범프를 회로판 위의 터미널 패드에 접착시켜 상호 접속을 완료한다.
회로판 위에서 재용융되는 동안에는, 용융 납땜 합금은 구리 궤적면을 적시므로 강력한 납땜 접속을 형성하기에 필수적인 친밀한 접촉을 제공한다. 이것은 모세관 작용과 부품의 자중으로 인하여 용융 납땜이 궤적을 따라 확산되는 경향을 동반한다. 그래서, 용융 납땜을 터미널 패드에 한정하기 위하여, 납땜 정지부(solder stop)로써 언급되는, 용융 납땜에 의해 적셔지지 않는 재료로 이루어진 댐(dam)을 제공하는 것이 필요하였다. 패드의 젖음 가능한 영역을 제한함으로써, 각각의 범프는 재용융 동안에 미세한 방울을 형성한다. 부품을 회로판으로부터 이격된 상태로 지지하기 위하여 다수의 범프가 협력한다. 냉각시에, 상기 미세한 방울은 분리된 상호 접속부를 형성하기 위해 재응고하게 된다. 이와 반대로, 납땜 정지부가 없으면, 용융 합금은 런너 위에서 확산하여, 회로판을 향하여 부품 붕괴를 야기하며 소정의 분리된 상호 접속부를 제조하는 것을 실패하게 된다. 그럼에도 불구하고, 납땜 정지부는 부가의 공정을 제공하고 패턴화시킬 필요가 있어서 패키지의 비용을 증가시킨다.
구리 궤적 표면의 산화로 인하여 또다른 곤란한 점이 제기되고 있다. 상기 용융된 납땜은 산화 표면을 젖게하기 위해 재용융되므로, 바람직한 접속을 형성하지 못하게 된다. 와이어 리이드에 의해 인쇄 회로판에 결합된 각각의 저항기(resistor)와 캐패시터(capacitor)와 같이 분리된 부품을 구비하는 패키지의 제조에 있어서, 구리 궤적위의 납땜막을 전기 도금시켜, 산화를 방지하고 납땜에 전도성이 있는 도금된 궤적을 제공하는 것이 공지되어 있다. 그러나, 납땜 도금부가 궤적위에 연속하여 제공되기 때문에, 터미널 패드에 제한되지 않으며 범프 상호 접속부를 접속시키기에 적합하지 않다.
(발명의 요약)
본 발명의 양호한 실시예에 따르면, 본 발명은 집적 회로 부품을 다수의 납땜 범프 상호 접속부에 의해 인쇄 회로판의 납땜 도금된 회로 궤적에 부착시키는 방법에 관한 것으로, 부품상의 범프와 회로 궤적상의 회로판은 상이한 조성물과 별개의 용융 온도를 갖는 것을 특징으로 하는 용융성 납땜 합금으로 구성된다. 보다 상세하게는, 상기 범프는 회로판보다 높은 용융융점을 갖는 납땜 합금으로 구성된다. 상호 접속부를 형성하기 위하여, 범프형 부품과 인쇄 회로판의 조립체는 범프의 액화를 제한하기 위해 범프 용융 온도가 아니라 회로판을 재용융시키기에 적절한 온도로 가열된다. 본 발명의 한 형태에 따르면, 부품과 인쇄 회로판사이에 예정된 높이를 제공하기 위해 스페이서로 작용하도록 일련의 임시 범프가 납땜 도금된 궤적과 회피하여 배열되어 있다.
양호한 실시예에 따르면, 본 발명의 방법은 구리 또는 기타 적절한 젖음가능한 금속으로 구성되어 유전체 기판에 부착되어 있는 회로 궤적을 포함하는 인쇄 회로판을 제조하는 것을 포함한다. 상기 궤적은 다수의 터미널을 특징으로 한다. 각각의 터미널은 터미널 패드와 상기 패드로부터 연장되는 런너부(runner section)를 구비한다. 본 발명에 따르면, 궤적은 제1납땜 합금으로 구성되고, 터미널 패드와 인접된 런너부 모두에 중첩되도록 터미널에 제공된 납땜 도금부를 구비한다. 상기 상호 접속부를 형성하기 위한 준비에 있어서, 다수의 납땜 범프가 부품에 부착된다. 범프는 제2납땜 합금으로 구성되며, 상기 제2합금은 제2합금 조성물과 상이하며, 제1합금의 용융 온도보다 높은 용융 온도를 갖는다.
부품을 회로판에 부착하기 위하여, 부품은 회로판 위에 놓여지고 범프는 터미널 패드에서 납땜 도금을 향하여 놓여 있다. 상기 조립체는 제1합금의 용융 온도가 아니라 제2합금의 용융 온도가 높은 온도로 가열된다. 상기 온도에서, 납땜 도금은 용융하여 범프로 융합된다. 상기 조립체는 납땜 합금을 재응고시키도록 냉각되어 소정의 납땜 범프 상호 접속부를 완성시킨다.
본 발명의 한 형태에 따르면, 부품은 상호 접속부를 형성하는 범프이외에 스페이서 범프를 구비한다. 그래서 부품은 상호 접속부를 형성하고 회로판 터미널 패드 위에 중첩가능한 패턴으로 배치된 제1열의 범프와, 터미널부를 회피하도록 배치된 제2열의 범프를 특징으로 한다. 가열 동안에, 납땜 도금부의 용융이 범프와 접촉하여 액상을 형성하며, 그것은 경계면에서 범프 납땜의 용융과 회로판을 향한 부품의 하강을 동반한다. 제2열의 범프는 회로판을 향하여 붕괴되는 것을 방지하기 위하여 부품을 지지하도록 회로판에 결합된다. 액체가 모세관 작용에 의해 인접된 런너위로 끌려가는 경향에도 불구하고 액체 납땜의 표면 장력이 부품 본드 패드와 회로판 터미널 패드사이에 연속된 납땜 브리지를 유지하기에 충분한 것을 발견하였다. 그래서, 냉각과 재응고시에, 납땜은 부품과 회로판 사이를 연속적으로 연장하며 상호 접속부를 형성하지만, 회로판과 부품은 제2열의 범프에 의하여 설정된 소정의 갭에 의해 이격 상태를 유지하게 된다.
그러므로, 본 발명은 납땜을 터미널 패드에 형성시키는 것을 필요치 않으므로 납땜 정지부를 제공 및 형성하는 것이 필요한 부가적인 작업을 제거하고 인쇄 회로판상에 회로 궤적에 대한 납땜 범프 상호 접속부를 형성하기 위한 방법을 제공하는 것이다. 또한, 본 발명의 방법은 터미널 패드에서 뿐만 아니라 궤적의 런너 및 궤적의 이격 부분을 덮는 내산화용 납땜 금속으로 도금된 회로 궤적을 사용한다. 이러한 점은 상이한 용융점 납땜 합금으로 구성된 부품 위에 범프를 그리고 궤적 위에 납땜 도금부를 제공하므로써, 그리고 소정의 상호 접속부를 형성하기 위해 범프 용융융점 이하의 온도에서 재용융시킴으로써 수행된다.
(발명의 상세한 설명)
양호한 실시예인 제1도 및 제2도를 참조하면, 본 발명의 방법은, 제3도에 도시된 마이크로일렉트로닉스 패키지(14)를 형성하기 위해 납땜-범프형 집적 회로 다이(10)를 납땜 도금된 인쇄 회로판(12)에 부착시키는 것을 채용한다.
인쇄 회로판(12)은 FR4로써 언급되고, 에폭시 수지 및 유리섬유 박판으로 구성된 형태인 유전체 기판(16)을 포함한다. 상기 기판(16)은 부품(10) 부착용으로 채용된 실질적으로 평면형인 표면 영역(18)을 구비한다. 회로판(12)은 또한 터미널(20)을 구비하는 회로 궤적을 포함한다. 각각의 터미널(20)은 그 단부에 터미널 패드(22)와 상기 패드(22)로부터 연장되는 런너부(24)를 구비한다. 상기 실시예에서, 패드(22)는 부품(10)의 주변에 상호 접속부를 만들기 위해 페리미터 어레이 패턴(perimeter array pattern)으로 배치된다. 도시의 간명성을 위해, 단지 몇 개의 터미널부(20)가 도시되어 있지만, 통상의 패키지는 부품의 목적하는 전기적 작동을 수행하기에 필요한 전기 접속부를 만들기 위해 수백개의 터미널을 구비한다. 또한, 도면에는 부품(10) 부착 장소인 영역(18)을 구비하는 회로판(12)의 작은 부분만이 도시되어 있다. 비록 터미널(20)만이 도시되어 있지만, 회로 궤적은 회로판(12)의 주변 영역으로 연장하며 전기 신호 처리에 관계로 부가의 형태를 구비한다. 런너(24)는 전기 신호를 패드(22)에 전달하기 위하여 관련 패드(22)에 전달하기 위하여 관련 패드(22)를 써키트의 잔여 부분에 결합시킨다. 예를 들면, 패드(22)와 런너(24)는 균일한 너비를 갖는다. 그러나, 상기 너비는 런너 너비를 최소화하면서 접속을 위한 패드 치수는 극대화를 위해 패드(22)와, 런너(24)사이에서 변경될 수 있다.
특히 제2도를 참조하면, 각각의 터미널(20)은 두개의 동일 너비를 가진 금속 도금부(26,28)를 구비한다. 도금부(26)는 거의 인접한 기판(16)에 놓이고 전기 신호를 전달하는데 높은 전도성을 갖는 금속성 구리로 구성된다. 구리 도금부(26)는 전기 도금된 주석-납 합금으로 구성된 얇은 납땜 도금부(28)로 피복된다.
인쇄 회로판(12)은 상업적으로 이용가능한 형태의 구리 도금된 FR4 카드로 제조되는 것이 바람직하다.
상기 카드는 표면(18)을 덮는 균일한 구리 도금부를 구비하며, 터미널(20)을 구비하는 전기적 회로 궤적을 형성하고 베이스를 제공한다. 구리판의 두께는 약 17마이크론이다. 회로판(12)을 제조하기 위하여, 포토이메저블 폴리머 필름(photo-imagable polymer film) 형태의 막이 구리판에 제공되어 선택적으로 조사 및 진전되므로서 터미널(20)을 구비하는 궤적에 대응하는 패턴으로 구리 도금부에 노출시키기 위해 구멍을 갖는 포토레지스트 마이크를 형성한다. 포토레지스트 마스크는 약 25마이크론의 두께를 가지며, 소정의 궤적을 에워싸는 구리 도금부의 영역 위에 전기적 절연 코팅을 형성한다.
마스크가 입혀진 회로판은 주석 납 도금 용액에 담겨지고나서 노출된 구리 궤적상에 납땜 합금을 침착시키도록 음극성으로 편향된다. 적절한 도금 베쓰(bath)는 물에 농축된 주석 플루오르 붕소 수용액으로 첨가된 리터당 56.3 그램의 주석, 농축 납 플루오르 붕소 수용액으로 첨가된 리터당 26.3그램의 납, 리터당 99.8그램의 플루오르 붕소산, 리터당 26.3그램의 붕소산 그리고 리터당 19.5그램 액체 펩톤(peptone)을 포함한다. 마스크가 입혀진 회로판은 주석-납 역기 전극(counter electrode)으로부터 이격된 상태로 실온에서 베쓰에 남겨진다. 역기전극에 대하여 구리를 음극으로 편향시키기 위해 그리고 노출된 구리 표면상에 금속성 주석과 금속성 납을 공동 침착시키기 위해 구리 도금에 전위가 가해진다. 궤적을 형성하기 전에 구리도금부 위에 주석-납 침착을 도금하는 장점은 연속한 도금이 도금 전류의 붕산을 용이하게 하여 균일한 전기 침착물을 발생시키는 것이다. 최종 도금부는 약 40중량%의 납과 나머지가 주석인 합금으로 구성되며 약 183℃의 용융융점을 갖는다. 도금부는 약 20마이크론의 두께를 갖는다. 도금의 두께는 마스크의 두께보타 통상 작아서, 도금이 궤적위의 구멍을 제한하여 마스크 표면위로 연장하지 않는다.
도금이 완료되면, 회로판을 알카라인 용액에 담그고 포토레지스트 마스크를 벗겨서 납땜 도금된 주위의 구리 도금부를 노출시킨다. 회로판을 물론 세척하고 암모늄 과황산염을 함유하는 수용액 구리-에칭 용액에 담그게 된다. 에칭 용액은 노출된 구리를 용해시킨다. 그러나, 주석-납 합금은 에칭 용액에 의한 부식성에 저항이 있으며 밑에 깔린 구리 궤적을 보호하기 위하여 마스크로써 작용한다. 이러한 방식에서, 불필요한 구리는 영역(18)으로부터 제거되어 제2도에 도시된 바와 같이 균일하고 얇은 납 도금으로 피복된 구리 도금부를 구비하는 납땜 도금된 터미널을 형성한다.
각각의 작업에서, 부품(10)은 다수의 납땜 범프(30,22)를 구비하도록 제조된다. 상기 실시예에서, 부품(10)은 반도체 칩으로 언급되는, 상호 접속부를 통해 부품에 전달되는 전기 신호를 처리하는 특징부(비도시)를 갖는 회로를 구비하는 집적 회로 다이를 포함한다. 또는 부품은 세라믹 칩 캐리어위에 장착된 반도체 칩일수 있고, 상기 캐리어는 상호 연결부를 형성하기 위하여 채택된다. 범프(30,32)는 부품(10)의 평탄한 표면(36)위에 형성된 납땜 젖음가능한 본드 패드(34)에 부착된다. 납땜 범프를 부착하기 위하여, 부품(20)은 표면(36)을 위로 향하고 위치하게 된다. 예비성형된 납땜합금의 마이크로볼(microball)은 각각의 패드(34)위에 위치된다. 합금은 5중량%의 주석과 나머지가 납이며 약 327℃의 용융점을 갖는다. 납땜 마이크로볼을 갖는 부품은 용융 온도 이상의 온도로 가열되어 범프를 형성하기 위해 인접된 패드(34)위에 납땜 합금을 재용융시킨다. 약 45초 동안 약 330℃의 온도로 가열하면 합금을 용융시키고 패드를 적시게 하는데 적당하다. 그리고나서 부품은 밑에 있는 패드에 일체로 결합된 납땜 범프(30,32)를 형성하도록 냉각된다.
상기 실시예에서, 납땜 범프(30,32)는 치수 및 조성물이 실질적으로 균일하지만, 제1 및 제2열에 대응하는 배열로 부품 위에 배치된다. 제1열은 터미널 패드(22)위에 중첩가능한 패턴으로 배치된 납땜 범프(30)를 포함한다. 제2열은 터미널부(20)위에 중첩할 수 없는 패턴으로 부품(10)의 모서리 측면에 위치되는 범프(32)로 구성된다.
고정된 범프(30,32)를 부품(10)과 납땜 도금된 터미널부(20)를 갖는 인쇄 회로판(12)의 제조에 뒤이어, 부품(10)과 회로판(12)은 제1도 및 제2도에 도시된 조립체(40)로 배열된다. 조립하기 전에, 후속되는 납땜 작업을 용이하게 하기 위하여 부드럽게 작동하는 송진 플럭스(rosin flux)가 범프에 제공된다. 부품(10)은 표면(36)이 회로판 영역(18)을 향하게 하고 제1열의 범프(30)가 납땜 도금된 터미널 패드(22)를 향하여 놓이도록 배열된다. 조립시에, 코너 범프(32)는 터미널부(20)로부터 이격된 측면에서 기판 표면(18) 바로 위에 놓인다.
그 다음, 조립체(40)는 납땜 범프(30,32)의 용융점이 아니라 납땜 도금부(28)의 용융점을 상회하는 온도에서 가열된다. 바람직하게는 조리체(40)는 약 45초의 시간동안 220℃의 온도에서 가열된다. 가열 동안에, 터미널부(20)위의 도금부(28)를 형성하는 납땜 합금은 용융하여 부품(10)위의 납땜 범프(30)와 접촉하는 액상을 형성한다. 도금부(28)을 액화시키면, 범프(30)는 부품(10)의 중량 때문에 구리 도금부(26)를 향하여 가라앉는다. 또한, 도금부(28)로부터 유출된 액상과 접촉하는 범프(30)의 납 기초 합금은 융해하기 시작한다. 이것은 회로판(12)을 향하여 부품(10)을 더욱 붕괴시키게 한다. 결국, 재용융 온도에서 고체로 남아있는 코너 범프(32)는 회로판(12)의 표면(18)에 결합하여 부품(10)이 더이상 붕괴되는 것은 방지한다. 또한, 범프(30)의 외부가 도금부(28)로부터 유출된 접촉부 액체층으로 융해하는 것은 제4도에 도시된 바와 같이 인접된 런너(24)위의 터미널 패드(22)로부터 초과 액체의 위킹(wicking)을 동반한다. 이러한 용융 납땜의 확산에도 불구하고, 납땜은 부품(10)과 회로판(12) 사이의 갭을 연결한다. 냉각시키면, 냉각시키면, 최종 납땜 조성물이 재응고되어 본드 패드(34)와 터미널(20) 사이를 연속하여 연장하는 상호 접속부(40)를 제조한다.
최종 마이크로 일렉트로닉스 패키지(14)는 인쇄 회로판(12)위에 장착되고 다수의 납땜 범프 상호 접속부(40)에 의해 연결된 부품(10)을 포함하며, 상기 상기 상호 접속부 각각은 부품(10)이 본드 패드(34)와 회로판(12)의 터미널 패드(22) 사이를 연장한다. 상기 팩키지는 납땜 범프(30)과 납땜 도금부(28)의 융합으로부터 유출된 일체형 납땜체로 구성된 상호 접속부(40)를 특징으로 한다. 상기 일체형 납땜체는 부품(10)을 회로판(12)에 물리적으로 결합시키고 회로판(12)위의 회로궤적과 부품(10)의 회로사이의 전기적 신호를 전달하는 패드를 전기 접속시키기 위해 본드 패드(34)와 터미널 패드(22) 사이를 연속적으로 연장한다.
또한, 납땜 도금부는 런너(24)위에 연속하여 연장하므로 후속처리 단계를 간섭하거나 사용할 때에 팩키지 성능을 감소시키는 산화로부터 밑에 있는 궤적을 보호한다. 상호 접속부(10)가 터미널 패드로의 재용융을 제한하기 위해 납땜 정지부를 이용하지 않고 형성되므로써, 납땜 정지부를 제공 및 패턴화시키는데 필요한 공정을 제거하여 팩키지의 비용을 절감시키는 것이 본 발명의 중요한 특징이다. 또한 본 실시예의 장점으로는 부품 표면(36)과 회로판 표면(18) 사이의 갭이 코너 범프(12)에 의하여 유지되어 전기 접속을 단락시킬 수 있는 회로판(12)에 의하여 유지되어 전기 접속을 단락시킬 수 있는 회로판(12)을 향하여 부품(10)이 붕괴되는 것을 방지하는 것이다. 상기 갭은 제조 과정에서 부가적인 공정을 회피하기 위하여 상호 접속부용 범프(30)와 일치하여 부착된 스페이서 범프(32)에 의해 얻어진다. 또한, 균일한 간격은 플럭스 잔부를 제거하기 위해 세척하고 그리고 장착부를 보강하기 위해 인캡슐레이션(encapsulation)하에서와 같은 후속 처리를 용이하게 한다.
상술된 실시예에서, 구리 궤적에 도포된 납땜 도금부는 약 40퍼센트의 납과 나머지가 주석인 전기 도금 합금으로 구성되는 반면에, 부품에 부착된 납땜 범프는 약 5퍼센트의 주석과 잔부가 납인 합금으로 구성된다. 주석과 납은 약 37중량%의 납과 나머지가 주석으로 구성되고 183℃의 용융점을 갖는 저용융 공정 조성물(low-melting eutection composition)을 형성한다. 그래서, 상기 도금부는 공정점에 가까운 조성물(near-eutectic composition)을 특징으로 하는 반면에, 범프는 상당히 높은 용융점을 갖는 실질적으로 납 합금으로 구성된다. 바람직하게는, 납땜 도금은 35 내지 45중량%의 납과 나머지가 주석으로 구성되며, 범프는 적어도 90중량%의 납을 함유하는 합금을 구성된다. 팩키지의 작업 동안에, 상호 접속부는 회로판에 대한 부품의 열적 팽창이 크게 상이하기 때문에 응력을 받게 된다. 일반적으로, 그러한 응력을 지탱할 수 있는 증가된 강도를 갖는 결합을 형성하기 위하여 상호 접속부에 대하여 강도가 높은 납의 납땜을 이용하는 것이 바람직하다. 그러나, 강도가 높은 납의 납땜은 회로판을 형성하는 에폭시 수지가 분해하는 경향이 있는 상승된 재용융 온도를 필요로 한다. 상술된 실시예의 또다른 장점으로는 부품에 최적으로 결합시키기 위해 범프에 강도가 높은 납의 납땜을 이용하지만, 회로판에 손상을 입히지 않고 결합을 완료하기 위하여 저용융점을 갖는 공정점에 가까운 합금을 이용하는 것이다.
본 발명의 방법에 따르면, 상호 접속부를 완성시키는 재용융은 범프 합금을 용융시키지 않고 회로판 위의 납땜 도금을 용융시킬 수 있는 온도에서 수행된다. 일반적으로 재용융 조건은 부품과 회로판 궤적 사이에 소정의 일체적인 접속을 만들지 않고 냉간 결합을 보호하기 위해 용융 도금 합금을 범프에 적시고 융합시키도록 선택된다. 반면, 범프 합금의 과도한 용융을 방지하기 위하여 재용융 동안 시간과 온도를 제한하는 것이 바람직하다. 공정점에 가까운 도금과 납범프의 바람직한 혼합을 위하여, 재용융은 약 40 내지 60초의 시간동안 약 200℃ 내지 220℃의 온도에 수행되는 것이 적절하다. 납 기초 범프에 인접하여 공정에 가까운 액상을 형성하는 것은 범프 합금을 액상으로 용융시키는 것을 동반한다. 특정 이론에 한정되는 것은 아니지만, 범프 합금의 용융은 표면을 도금파생 액상과 접촉시키는 것에 제한받으며, 원래의 범프 합금으로 구성된 코어와 상호 접속부로부터 이격된 전기 도금 조성물간에 성분 구배를 발생시킨다.
본 발명이 양호한 납땜 합금의 조성물을 이용하여 기술하였지만, 특정 조성물에 제한받지 않고, 오히려 납땜 합금의 어떤 융합성 배합물로 이용하여 수행될 수 있으며 여기에서 범프 합금은 도금 합금과 높은 용융 온도를 나타내는 것으로 선택되며 재용융은 중간 온도에서 수행된다. 예를 들면, 다른 실시예에서, 본 발명의 방법은 약 70중량%의 인듐과 나머지가 납으로 구성되고 약 173℃의 용융 온도를 갖는 도금을 이용하여 납땜 범프 상호 접속부를 형성하는 것으로 채택될 수 있다. 상기 상호 접속부는 상술된 실시예와 유사한 납 범프 또는 공정점에 가까운 주석-납 합금으로 구성되는 범프로 형성될 수 있다. 또한, 납땜 합금은 구리 또는 소량의 다른 합금을 구비할 수 있다. 본 발명의 이용을 위해 합금을 선택하는 것에 있어서, 최종 본드를 약화시키는 원치 않는 금속간 페이스 형성을 방지하면서 재용융동안 도금과 범프사이의 융합을 최적화하기 위하여 다량을 납을 함유하는 합금을 이용하는 것이 바람직하다.
양호한 실시예에서, 부품은 회로판 위에 터미널부를 갖는 상호 접속부를 형성하는 제1열의 범프와, 상기 터미널부를 피하고 회로판을 향한 부품의 붕괴를 방지하는 스페이서로써 작용하도록 배치된 제2열의 범프를 구비한다.
소정의 상호 접속부는 범프의 용융을 제어하기 위하여 재용융 시간을 제어하여 스페이서 범프가 없이 형성될 수 있다. 그럼에도 불구하고, 스페이서 범프는 상호 접속부 범프의 불균일한 용융으로 인한 곤란성을 회피하고 더욱 균일한 간격을 얻기 위해 선택되었다. 예를 들면, 부품 표면의 모서리에 위치하는 적어도 4개로 이루어지는 1열의 스페이서 범프는 부품의 붕괴를 방지하기에 적절하다. 상기 실시예에서, 스페이서 범프가 유전체 기판을 향하여 접혀져 있지만, 다른 실시예에서 스페이서 범프는 높이를 증가시키기 위하여 납땜 도금없이 궤적과 유사한 구리 패드를 향하여 접혀질 수 있다.
상술된 실시예에서, 인쇄 회로판 위의 회로 궤적의 터미널부는 터미널 패드와, 균일한 너비를 가지고 또한 균일한 두께를 갖는 납땜 도금부를 보유하는 인접한 런너로 구성되어 있다. 다른 실시예에서, 런너에 따라 터미널 패드의 너비는 상호 접속부를 형성하는 최적의 영역을 제공하기 위해 변경될 수 있다. 또한, 납땜은 인접 런너보다 큰 높이를 갖는 범프를 형성하기 위해 터미널 패드에 제공될 수 있다. 본원에 참조로써 합체된 1991년 8월 5일자 미국 특허 출원 제740,272호는 터미널 패드와 인접 런너부 사이를 연장하는 전기 도금부로부터 인쇄 회로판 위에 납땜 범프형 터미널을 방법을 기술하고 있다. 상기 납땜 범프형 터미널 패드는 본 발명의 방법에 따르면 고용융 납땜 범프를 조합하여 사용될 수 있다.
본 발명을 어느 실시예로 기술하였지만, 상기 실시예에 제한하고자 하는 것이 아니라 청구범위에 설정된 범위에 제한되어야 한다.
독점적인 특성이나 특권을 청구하는 본 발명의 실시예는 다음과 같은 한정된다.
본 발명은 첨부도면을 참조하여 더욱 상세하게 설명한다.
제1도는 본 발명에 따른 납땜 범프 상호 접속부를 형성하기 위한 재용융 준비로서 납땜 도금된 인쇄 회로판상에 범프형 부품을 중첩시킨 조립체의 개략도이다.
제2도는 화살표 방향으로 2-2선을 따라 취한 제1도의 조립체의 단면도이다.
제3도는 제2도와 유사한 도면이지만 납땜 범프 상호 접속부를 형성하기 위해 납땜 재용융 처리를 도시하는 단면도이다.
제4도는 본 발명에 따라 형성된 납땜 범프 상호 접속부를 도시하는 화살표 방향으로 4-4선을 따라 취한 제3도의 조립체의 단면도이다.

Claims (9)

  1. 다수의 납땜 범프 상호 접속부에 의해 인쇄 회로판에 부착된 집적 회로부품을 포함하는 마이크로일렉트로닉스 부품 팩키지를 제조하는 방법에 있어서, 유전체 기판에 부착되고, 터미널 패드와 이 패드에 연결된 런너부위로 연속적으로 연장되며, 용융융점 온도를 가진 제1납땜 합금으로 구성된 납땜 도금부를 갖는 납땜 합금으로 구성된 납땜 도금부를 부가로 포함하는 납땜 젖음가능한 궤적을 구비하는 인쇄 회로판을 제조하는 단계와, 제1납땜 합금과 조성이 상이한 제2납땜 합금으로 구성되며, 제1납땜 합금의 용융 온도보다 높은 용융 온도를 갖는 다수의 납땜 범프를 부품의 표면에 부착시키는 단계와, 상기 범프가 터미널 패드에서 납땜 도금부를 향해 놓이도록 조립체를 형성하기 위해 상기 부품을 회로판 위에 중첩시키는 단계와; 상기 범프에 인접된 납땜 도금부를 용융시키기에 충분한 시간동안에서 제2납땜 합금의 용융 온도보다 낮고, 제1납땜 합금의 용융 온도보다 높은 온도로 상기 조립체를 가열하는 단계 및, 상기 부품을 회로판에 결합시키는 다수의 납땜 범프 상호 접속부를 형성하기 위해 납땜 합금을 재응고시키도록 냉각시키는 단계를 포함하는 것을 특징으로 하는 마이크로일렉트로닉스 부품 팩키지를 제조하는 방법.
  2. 제1항에 있어서, 상기 납땜 도금부는 35 내지 45중량%의 납과 나머지가 주석으로 구성된 공정점에 가까운 주석-납 합금으로 형성되는 것을 특징으로 하는 마이크로일렉트로닉스 부품 팩키지를 제조하는 방법.
  3. 제1항에 있어서, 상기 납땜 범프는 90중량%의 납을 함유하는 주석-납 합금으로 형성되는 것을 특징으로 하는 제조방법.
  4. 다수의 납땜 범프 상호 접속부에 의해 인쇄 회로판에 부착된 회로부품을 포함하는 마이크로일렉트로닉스 부품 팩키지를 제조하는 방법에 있어서, 유전체 기판에 부착되고, 납땜 범프 상호 접속부를 결합시키는 터미널 패드와 부품에 의한 처리를 위해 상호 접속부로 전기 신호를 전달하고 상호 접속부로부터 전기 신호를 전달받는 상기 패드에 결합된 런너부를 각각 포함하는 다수의 터미널을 구비하고, 상기 각 패드로부터 인접된 런너부 위를 연속하여 연장되며 용융 온도를 가지는 제1주석납 납땜 합금으로 구성될 수 있도록 상기 터미널 위에 놓인 납땜 도금부를 부가로 구비하는 납땜 젖음가능한 금속 궤적을 갖는 인쇄 회로판을 제조하는 단계와, 상기 제1합금과 조성이 상이한 제2주석-납땜 합금으로 구성되며 제1합금 용융 온도보다 높은 용융 온도를 갖고, 그리고 상기 회로판의 터미널 패드 위에 중첩가능한 배열로 배치된 제1열과, 상기 터미널 패드와 회피하는 배열로 배치된 제2열을 갖는 다수의 납땜 범프를 부품의 편평한 표면에 부착시키는 단계와, 상기 제1열의 범프가 회로판의 터미널 패드에서 납땜 도금부를 향하여 놓이고, 상기 제2열의 범프가 패드로부터 이격된 기판위에 놓이는 조립체를 형성하기 위하여 부품을 회로판 위에 중첩시키는 단계와, 제1열의 범프와 접촉하는 액체 납땜 페이스(phase)를 형성하기 위하여 납땜 도금부를 용융시키기에 충분한 시간동안 제2납땜 합금 용융 온도보다 낮고 제1납땜 합금 용융 온도보다 높은 온도로 상기 조립체를 가열하여, 상기 제1열의 범프가 부품을 회로판을 향하여 하강되도록 액상으로 부분 용해되며, 상기 제2열의 범프는 부품을 기판으로부터 이격 지지하도록 기판에 결합하는 단계와, 상기 부품을 회로판에 결합시키는 다수의 납땜 범프 상호 접속부를 형성하기 위해 납땜 페이스를 재응고시키도록 냉각시키는 단계를 포함하는 것을 특징으로 하는 마이크로일렉트로닉스 부품 팩키지를 제조하는 방법.
  5. 제4항에 있어서, 상기 납땜 도금부는 35 내지 45중량%의 납과 나머지가 주석으로 구성된 공정점에 가까운 주석-납 합금으로 형성되는 것을 특징으로 하는 마이크로일렉트로닉스 부품 팩키지를 제조하는 방법.
  6. 제4항에 있어서, 상기 납땜 범프는 90중량%의 납과 나머지로 주석을 함유하는 합금으로 형성되는 것을 특징으로 하는 마이크로일렉트로닉스 부품 팩키지를 제조하는 방법.
  7. 제5항에 있어서, 상기 납땜 도금부는 전기 도금에 의해 궤적위에 침착되는 것을 특징으로 하는 마이크로일렉트로닉스 부품 팩키지를 제조하는 방법.
  8. 제4항에 있어서, 상기 가열 단계는 40 내지 60초의 시간동안 200℃의 온도로 수행되는 것을 특징으로 하는 마이크로일렉트로닉스 부품 팩키지를 제조하는 방법.
  9. 제4항에 있어서, 상기 인쇄 회로란 제조 단계는, 구리 도금부를 기판의 편평한 표면에 제공하는 단계와, 상기 궤적에 대응하는 형상으로 구리 도금부를 노출시키는 구멍을 갖는 중합체 마스크를 구리 도금부의 영역에 제공하는 단계와, 납땜 도금부를 상기 노출된 구리 도금부 위에 전기 도금시키는 단계와, 상기 납땜 도금부 주위의 구리 도금부의 영역을 노출시키기 위하여 상기 마스크를 제거하는 단계와, 상기 구리를 제거하여 기판을 노출시키기 위하여 구리 에칭 용액으로 주변 영역을 처리하여, 납땜 도금부는 밑면에 깔린 구리를 보호하여 궤적을 명확하게 하는 단계를 포함하는 것을 특징으로 하는 마이크로일렉트로닉스 부품 팩키지를 제조하는 방법.
KR1019930701635A 1991-10-02 1992-09-02 납땜 도금된 회로에 납땜 범프 상호 접속부를 형성하는 방법 KR970005526B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US770,070 1991-10-02
US07/770,070 US5186383A (en) 1991-10-02 1991-10-02 Method for forming solder bump interconnections to a solder-plated circuit trace
PCT/US1992/007346 WO1993006964A1 (en) 1991-10-02 1992-09-02 Method for forming solder bump interconnections to a solder-plated circuit trace

Publications (2)

Publication Number Publication Date
KR930703113A KR930703113A (ko) 1993-11-29
KR970005526B1 true KR970005526B1 (ko) 1997-04-17

Family

ID=25087379

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930701635A KR970005526B1 (ko) 1991-10-02 1992-09-02 납땜 도금된 회로에 납땜 범프 상호 접속부를 형성하는 방법

Country Status (5)

Country Link
US (1) US5186383A (ko)
EP (1) EP0559863A4 (ko)
JP (1) JP3063161B2 (ko)
KR (1) KR970005526B1 (ko)
WO (1) WO1993006964A1 (ko)

Families Citing this family (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5372295A (en) * 1991-10-04 1994-12-13 Ryoden Semiconductor System Engineering Corporation Solder material, junctioning method, junction material, and semiconductor device
US5269453A (en) * 1992-04-02 1993-12-14 Motorola, Inc. Low temperature method for forming solder bump interconnections to a plated circuit trace
US5290423A (en) * 1992-04-27 1994-03-01 Hughes Aircraft Company Electrochemical interconnection
US5320272A (en) * 1993-04-02 1994-06-14 Motorola, Inc. Tin-bismuth solder connection having improved high temperature properties, and process for forming same
US5316205A (en) * 1993-04-05 1994-05-31 Motorola, Inc. Method for forming gold bump connection using tin-bismuth solder
JPH06296080A (ja) * 1993-04-08 1994-10-21 Sony Corp 電子部品実装基板及び電子部品実装方法
JP3269171B2 (ja) * 1993-04-08 2002-03-25 セイコーエプソン株式会社 半導体装置およびそれを有した時計
US5381599A (en) * 1993-04-12 1995-01-17 Delco Electronics Corp. Liquid crystal polymer encapsulated electronic devices and methods of making the same
US5307983A (en) * 1993-04-27 1994-05-03 At&T Bell Laboratories Method of making an article comprising solder bump bonding
US5490040A (en) * 1993-12-22 1996-02-06 International Business Machines Corporation Surface mount chip package having an array of solder ball contacts arranged in a circle and conductive pin contacts arranged outside the circular array
US5400950A (en) * 1994-02-22 1995-03-28 Delco Electronics Corporation Method for controlling solder bump height for flip chip integrated circuit devices
US5665639A (en) * 1994-02-23 1997-09-09 Cypress Semiconductor Corp. Process for manufacturing a semiconductor device bump electrode using a rapid thermal anneal
US5700715A (en) * 1994-06-14 1997-12-23 Lsi Logic Corporation Process for mounting a semiconductor device to a circuit substrate
JP3348528B2 (ja) * 1994-07-20 2002-11-20 富士通株式会社 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置
US7645899B1 (en) 1994-09-02 2010-01-12 Henkel Corporation Vinyl compounds
US6960636B2 (en) 1994-09-02 2005-11-01 Henkel Corporation Thermosetting resin compositions containing maleimide and/or vinyl compounds
US5789757A (en) 1996-09-10 1998-08-04 The Dexter Corporation Malemide containing formulations and uses therefor
US6852814B2 (en) 1994-09-02 2005-02-08 Henkel Corporation Thermosetting resin compositions containing maleimide and/or vinyl compounds
US5542174A (en) * 1994-09-15 1996-08-06 Intel Corporation Method and apparatus for forming solder balls and solder columns
US5551627A (en) * 1994-09-29 1996-09-03 Motorola, Inc. Alloy solder connect assembly and method of connection
US5874780A (en) * 1995-07-27 1999-02-23 Nec Corporation Method of mounting a semiconductor device to a substrate and a mounted structure
JPH1041615A (ja) * 1996-07-19 1998-02-13 Matsushita Electric Ind Co Ltd 半導体チップ実装用基板、及び半導体チップの実装方法
US20030055121A1 (en) * 1996-09-10 2003-03-20 Dershem Stephen M. Thermosetting resin compositions containing maleimide and/or vinyl compounds
US6246548B1 (en) 1997-03-24 2001-06-12 Maxtor Corporation Mechanically formed standoffs in a circuit interconnect
US6121358A (en) * 1997-09-22 2000-09-19 The Dexter Corporation Hydrophobic vinyl monomers, formulations containing same, and uses therefor
US6495083B2 (en) 1997-10-29 2002-12-17 Hestia Technologies, Inc. Method of underfilling an integrated circuit chip
US6324069B1 (en) * 1997-10-29 2001-11-27 Hestia Technologies, Inc. Chip package with molded underfill
US6274937B1 (en) * 1999-02-01 2001-08-14 Micron Technology, Inc. Silicon multi-chip module packaging with integrated passive components and method of making
US6329722B1 (en) * 1999-07-01 2001-12-11 Texas Instruments Incorporated Bonding pads for integrated circuits having copper interconnect metallization
US6445589B2 (en) * 1999-07-29 2002-09-03 Delphi Technologies, Inc. Method of extending life expectancy of surface mount components
US6471526B1 (en) 1999-12-16 2002-10-29 Fci Americas Technology, Inc. Electrical connector with strain relief feature
JP3423930B2 (ja) 1999-12-27 2003-07-07 富士通株式会社 バンプ形成方法、電子部品、および半田ペースト
US6959489B2 (en) * 2000-09-29 2005-11-01 Tessera, Inc. Methods of making microelectronic packages
US6558170B1 (en) 2000-11-22 2003-05-06 Fci Americas Technology, Inc. Strain relief for BGA connector
US6770184B1 (en) 2001-02-13 2004-08-03 Advanced Micro Devices, Inc. Integrated de-ionized water pressure monitoring system for solder plating machines
US6525423B2 (en) * 2001-06-19 2003-02-25 Cree Microwave, Inc. Semiconductor device package and method of die attach
US6541305B2 (en) 2001-06-27 2003-04-01 International Business Machines Corporation Single-melt enhanced reliability solder element interconnect
DE10135393B4 (de) 2001-07-25 2004-02-05 Infineon Technologies Ag Elektronisches Bauteil, Herstellverfahren, sowie Verfahren zum Herstellen einer elektrischen Verbindung zwischen dem Bauteil und einer Leiterplatte
US7344970B2 (en) 2002-04-11 2008-03-18 Shipley Company, L.L.C. Plating method
US6978539B2 (en) * 2002-07-17 2005-12-27 Compal Electronics, Inc. Method for attaching an integrated circuit package to a circuit board
US7019403B2 (en) * 2003-08-29 2006-03-28 Freescale Semiconductor, Inc. Adhesive film and tacking pads for printed wiring assemblies
USRE44500E1 (en) 2003-11-10 2013-09-17 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
JP4928945B2 (ja) 2003-11-10 2012-05-09 スタッツ・チップパック・インコーポレイテッド バンプ−オン−リードフリップチップ相互接続
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
US8076232B2 (en) 2008-04-03 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US9029196B2 (en) * 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US20070105277A1 (en) 2004-11-10 2007-05-10 Stats Chippac Ltd. Solder joint flip chip interconnection
US7659633B2 (en) 2004-11-10 2010-02-09 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
USRE47600E1 (en) * 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US7901983B2 (en) 2004-11-10 2011-03-08 Stats Chippac, Ltd. Bump-on-lead flip chip interconnection
US7615873B2 (en) * 2004-04-21 2009-11-10 International Rectifier Corporation Solder flow stops for semiconductor die substrates
US7109583B2 (en) * 2004-05-06 2006-09-19 Endwave Corporation Mounting with auxiliary bumps
JP2006156544A (ja) * 2004-11-26 2006-06-15 Denso Corp 基板の実装構造およびその実装方法
JP2006189484A (ja) * 2004-12-28 2006-07-20 Toshiba Matsushita Display Technology Co Ltd 配線構造及び部品実装構造
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
KR20070107154A (ko) 2005-03-25 2007-11-06 스태츠 칩팩, 엘티디. 기판상에 좁은 상호접속 사이트를 갖는 플립 칩 상호접속체
US7364945B2 (en) * 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
US7354800B2 (en) 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
KR20080037681A (ko) * 2005-08-23 2008-04-30 로무 가부시키가이샤 반도체 칩 및 그 제조 방법 및 반도체 장치
US20070045807A1 (en) * 2005-09-01 2007-03-01 Micron Technology, Inc. Microelectronic devices and methods for manufacturing microelectronic devices
US7456088B2 (en) 2006-01-04 2008-11-25 Stats Chippac Ltd. Integrated circuit package system including stacked die
US7768125B2 (en) * 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
US7750482B2 (en) * 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US8704349B2 (en) * 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
US7385299B2 (en) * 2006-02-25 2008-06-10 Stats Chippac Ltd. Stackable integrated circuit package system with multiple interconnect interface
DE102006025162B3 (de) * 2006-05-30 2008-01-31 Epcos Ag Flip-Chip-Bauelement und Verfahren zur Herstellung
JP5260094B2 (ja) 2007-03-12 2013-08-14 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． フェノール系ポリマー及びこれを含有するフォトレジスト
FR2918212B1 (fr) * 2007-06-27 2009-09-25 Fr De Detecteurs Infrarouges S Procede pour la realisation d'une matrice de rayonnements electromagnetiques et procede pour remplacer un module elementaire d'une telle matrice de detection.
JP2009049258A (ja) * 2007-08-22 2009-03-05 Nippon Dempa Kogyo Co Ltd 電子部品の実装方法
JP2009258341A (ja) * 2008-04-16 2009-11-05 Japan Aviation Electronics Industry Ltd 光モジュール、光電変換器
US8705906B2 (en) * 2009-04-23 2014-04-22 Korea Electronics Technology Institute Photoelectric conversion module
WO2010134181A1 (ja) * 2009-05-21 2010-11-25 パナソニック電工株式会社 チップの実装構造、及びそれを備えたモジュール
US20110084375A1 (en) * 2009-10-13 2011-04-14 Freescale Semiconductor, Inc Semiconductor device package with integrated stand-off
JP5237242B2 (ja) * 2009-11-27 2013-07-17 日東電工株式会社 配線回路構造体およびそれを用いた半導体装置の製造方法
TWI468865B (zh) 2009-12-15 2015-01-11 羅門哈斯電子材料有限公司 光阻劑及其使用方法
EP2336829B1 (en) 2009-12-15 2019-01-23 Rohm and Haas Electronic Materials LLC Photoresists and methods for use thereof
KR101857473B1 (ko) 2009-12-15 2018-05-14 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨 포토레지스트 및 그의 사용방법
US9198284B2 (en) * 2010-08-06 2015-11-24 Panasonic Intellectual Property Management Co., Ltd. Circuit board and method for manufacturing same
US9320185B2 (en) * 2010-10-01 2016-04-19 Meiko Electronics Co., Ltd. Method of manufacturing a component-embedded substrate
CN102543920B (zh) * 2010-12-21 2015-04-29 中芯国际集成电路制造(北京)有限公司 芯片尺寸封装方法及封装结构
EP2472327A1 (en) 2010-12-30 2012-07-04 Rohm and Haas Electronic Materials LLC Photoresists and methods for use thereof
US8916969B2 (en) * 2011-07-29 2014-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, packaging methods and structures
FR2994331B1 (fr) 2012-07-31 2014-09-12 Commissariat Energie Atomique Procede d'assemblage de deux composants electroniques entre eux, de type flip-chip
JP6472945B2 (ja) * 2013-06-13 2019-02-20 太陽誘電株式会社 弾性波デバイス
US9847310B2 (en) * 2015-07-18 2017-12-19 Semiconductor Components Industries, Llc Flip chip bonding alloys
US10115716B2 (en) 2015-07-18 2018-10-30 Semiconductor Components Industries, Llc Die bonding to a board
JP6984183B2 (ja) * 2017-06-05 2021-12-17 富士電機株式会社 半導体パッケージ、半導体装置および半導体装置の製造方法
DE102021129364A1 (de) 2021-11-11 2023-05-11 Cariad Se Verfahren und Prüfsystem zum Messen zumindest eines elektrischen Signals an einem BGA-Baustein im auf einer Leiterplatte verlöteten Zustand sowie zugehörige Leiterplatte und Messsonde

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3488840A (en) * 1963-12-27 1970-01-13 Ibm Method of connecting microminiaturized devices to circuit panels
US3458925A (en) * 1966-01-20 1969-08-05 Ibm Method of forming solder mounds on substrates
US3871014A (en) * 1969-08-14 1975-03-11 Ibm Flip chip module with non-uniform solder wettable areas on the substrate
US3871015A (en) * 1969-08-14 1975-03-11 Ibm Flip chip module with non-uniform connector joints
US4545610A (en) * 1983-11-25 1985-10-08 International Business Machines Corporation Method for forming elongated solder connections between a semiconductor device and a supporting substrate
JPS6187396A (ja) * 1984-10-05 1986-05-02 株式会社日立製作所 電子回路装置とその製造方法
DE3617812A1 (de) * 1986-05-27 1987-12-03 Freudenberg Carl Fa Motorlager
JPS63285996A (ja) * 1987-05-18 1988-11-22 Hitachi Condenser Co Ltd 印刷配線板への電子部品の固着方法
US4914814A (en) * 1989-05-04 1990-04-10 International Business Machines Corporation Process of fabricating a circuit package
US5060844A (en) * 1990-07-18 1991-10-29 International Business Machines Corporation Interconnection structure and test method

Also Published As

Publication number Publication date
WO1993006964A1 (en) 1993-04-15
KR930703113A (ko) 1993-11-29
EP0559863A4 (en) 1996-03-13
US5186383A (en) 1993-02-16
EP0559863A1 (en) 1993-09-15
JP3063161B2 (ja) 2000-07-12
JPH06503687A (ja) 1994-04-21

Similar Documents

Publication Publication Date Title
KR970005526B1 (ko) 납땜 도금된 회로에 납땜 범프 상호 접속부를 형성하는 방법
US5269453A (en) Low temperature method for forming solder bump interconnections to a plated circuit trace
US6013571A (en) Microelectronic assembly including columnar interconnections and method for forming same
KR100758760B1 (ko) 회로 장치 및 그 제조 방법
KR100321837B1 (ko) 피로내성강화를위한길다란납-인듐-주석제어된붕괴형칩접속기
JP3300839B2 (ja) 半導体素子ならびにその製造および使用方法
US5194137A (en) Solder plate reflow method for forming solder-bumped terminals
US5057969A (en) Thin film electronic device
JPH10256315A (ja) 半導体チップ付着パッドおよび形成方法
KR20010112057A (ko) 반도체 모듈 및 반도체 장치를 접속한 회로 기판
US5115964A (en) Method for bonding thin film electronic device
US5877560A (en) Flip chip microwave module and fabrication method
JP2002176074A (ja) マイクロソルダリングの方法及び装置
EP0084464A2 (en) Connector for electronic subassemblies
KR100808746B1 (ko) 회로 장치의 제조 방법
US6598779B2 (en) Electronic component mounting method
USRE27934E (en) Circuit structure
KR100642229B1 (ko) 반도체 장치 및 반도체 장치의 실장 구조물
KR100715410B1 (ko) 혼성 집적 회로
KR100225791B1 (ko) 플립칩실장용기판 및 그 제조방법
JP3544439B2 (ja) 接続ピンと基板実装方法
JP2692522B2 (ja) パッケージモジュール基板
JP3132713B2 (ja) 半導体装置
JP2002368038A (ja) フリップチップ実装方法
JPH05154687A (ja) ハンダペースト

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090716

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee