KR100899251B1 - 실장 구조체 - Google Patents
실장 구조체 Download PDFInfo
- Publication number
- KR100899251B1 KR100899251B1 KR1020070072016A KR20070072016A KR100899251B1 KR 100899251 B1 KR100899251 B1 KR 100899251B1 KR 1020070072016 A KR1020070072016 A KR 1020070072016A KR 20070072016 A KR20070072016 A KR 20070072016A KR 100899251 B1 KR100899251 B1 KR 100899251B1
- Authority
- KR
- South Korea
- Prior art keywords
- solder
- substrate
- board
- land
- bump
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
복수의 땜납 범프를 각각 갖는 복수의 부품과, 복수의 랜드를 갖는 기판과, 상기 땜납 범프와 상기 랜드를 접속하는 땜납 접속부를 갖는 실장 구조체이며, 상기 기판의 외주부에 마련된 랜드는, 상기 기판의 중앙부의 랜드보다도 작은 것을 특징으로 하는 실장 구조체를 제안하는 것이다.
땜납 범프, 랜드, 실장 구조체, 부품, 범프
Description
본 발명은 독성이 적은 무연(Pb-free) 땜납 합금을 이용한 혼재(混載) 실장 방법과 그 납땜 장치, 및 이것을 이용한 실장 구조체에 관한 것이다. 이 무연 땜납 합금은, 유기 기판 등의 회로 기판에의 전자 부품의 접속에 적용할 수 있고, 220 ℃ 부근에서의 납땜에 이용되고 있는 Sn-37Pb(단위 : 질량 %) 땜납의 대체품이다.
종래의 전화(電化) 제품의 유기 기판 등의 회로 기판에의 납땜 방법으로서는, 회로 기판에 열풍을 뿜어내어, 전극에 인쇄된 땜납 페이스트를 용융시켜 표면 실장 부품의 납땜을 행하는 리플로우 납땜 공정과, 용융한 땜납의 분류(噴流)를 회로 기판에 접촉시켜 삽입 실장 부품이나 칩 부품 등의 일부의 표면 실장 부품의 납땜을 행하는 플로우 납땜 공정에 의해 구성되어 있다.
그리고, 이 납땜 방법을 혼재 실장 방법이라 칭한다. 그런데, 이 혼재 실장 방법에 있어서의 리플로우 납땜 공정에 있어서 이용되는 땜납 페이스트 및 플로우 납땜 공정에 있어서 이용되는 용융한 땜납의 분류 모두, 독성이 적은 무연 땜납 합금을 사용한다고 하는 요구가 발생되고 있다.
이 무연 땜납을 이용한 실장 방법에 관한 종래 기술로서는, 특허 문헌 1 내지 6 등이 알려져 있다.
특허 문헌 1(일본 특허 출원 공개 평10-166178호 공보)에는, 무연 땜납으로서 Sn-Ag-Bi계 땜납, 혹은 Sn-Ag-Bi-Cu계 땜납 합금이 기재되어 있다. 특허 문헌 2(일본 특허 출원 공개 평11-179586호 공보)에는, 무연 땜납으로서 유력한 Sn-Ag-Bi계 땜납을, 표면에 Sn-Bi계층을 실시한 전극과 접속하는 것이 기재되어 있다. 특허 문헌 3(일본 특허 출원 공개 평11-221694호 공보)에는, 전자 부품을, 유기 기판의 제1면 및 제2면으로 이루어지는 양면의 각각에, Sn을 주성분으로 하고, Bi를 0 내지 65 질량 %, Ag를 0.5 내지 4.0 질량 %, Cu 혹은/및 In을 합계 0 내지 3.0 질량 % 함유하는 무연 땜납에 의해 리플로우 납땜하는 것이 기재되어 있다. 특허 문헌 4(일본 특허 출원 공개 평11-354919호 공보)에는, Bi를 함유하는 무연 땜납을 이용하여 전자 부품과 회로 기판을 접속하는 방법에 있어서, 땜납을 약 10 내지 20 ℃/초의 냉각 속도로 냉각하는 것이 기재되어 있다. 특허 문헌 5(일본 특허 출원 공개 제2001-168519호 공보)에는, 기판의 A면에서 리플로우 납땜에 의해 전자 부품을 표면 접속 실장하고, 이어서 기판의 B면에서 플로우 납땜에 의해 A면측으로부터 삽입된 전자 부품의 리드를 전극에 플로우 납땜하여 접속 실장하는 방법에 있어서, A면측에서 리플로우 납땜에 이용하는 땜납을, Sn-(1.5 내지 3.5 wt %)Ag-(0.2 내지 0.8 wt %)Cu-(0 내지 4 wt %)In-(0 내지 2 wt %)Bi의 조성으로 구성되는 무연 땜납이고, B면측에서 플로우 납땜에 이용하는 땜납을, Sn-(0 내지 3.5 wt %)Ag-(0.2 내지 0.8 wt %)Cu의 조성으로 구성되는 무연 땜납인 것이 기재되어 있 다. 특허 문헌 6(일본 특허 출원 공개 제2001-36233호 공보)에는, 플로우 납땜을 종래의 Sn-37Pb보다도 고융점인 공정(共晶) 조성의 무연 땜납을 이용하여 행할 때, 부품 본체와 기판과의 사이에 열전도 재료를 마련함으로써, 납땜 후의 기판 냉각시에 유기 기판과 전자 부품 본체와의 사이의 온도차가 커지지 않도록 하는 것이 기재되어 있다.
그러나, 상기 종래 기술 중 어느 것에 있어서도, 이하의 점이 고려되어 있지 않았다.
그것은, 무연 땜납 중에서 대표적인 Sn-3Ag-0.5Cu 땜납이 높은 접속 신뢰성(- 55 ℃ 내지 125 ℃, 1 사이클/시간의 조건의 온도 사이클 시험에 있어서)을 갖고 있는 것으로부터, 범프 접속을 행하는 저내열성 표면 실장 부품측의 땜납 범프를 모두 상기 Sn-3Ag-0.5Cu 땜납, 리플로우 접속용 땜납 페이스트를 융점이 200 ℃ 부근인 Sn-9Zn, Sn-8Zn-3Bi에 의해 형성하는 경우의 과제이다.
제1 과제는, 리플로우 접속시에 외주부의 부품이 휘어져 일어나 버려, 외주부에 있어서 땜납 페이스트는 완전히 용융해도, 용융한 페이스트와 땜납 범프와의 사이에 정류한 플럭스(flux)에 의해 접속이 저해되는 경우가 있는 것이다. 이것은 정류한 플럭스의 표면 장력에 의해 부품이 충분히 가라앉지 않기 때문이라고 생각된다. 또한, 반대로 리플로우 후, 기판의 휨이 복귀되었을 때에, 범프 측면으로 땜납이 지나치게 퍼지게 되어, 결과, 일부 땜납 부족 상태로 접속된 부분이 접속부 중에 형성되므로, 접속 강도가 저하되는 경우가 있다.
제2 과제는, 무연 땜납을 이용한 저온도에서의 리플로우 납땜에는, Sn-Zn계의 땜납의 사용을 생각할 수 있지만, Zn은 납땜 중에 대기 중의 산소에 의해 산화되기 쉬운 원소이므로, 납땜되는 전극이나 땜납 범프에 대해 젖음성이 나빠, 이 땜납과 피접속 부재와의 계면에 있어서의 접속 강도는 다른 Sn-Ag계 등의 땜납인 경 우와 비교하면 저하되는 것이다.
본 발명은 상기한 과제를 해결하는 것이며, 각 과제를 해결하기 위해 이하의 방법을 제공하는 것이다.
우선, 상기 제1 과제를 해결하기 위해 본원 발명은, 리플로우 접속시에 외주부의 부품이 휘어져 일어난 것 만큼, 외주부 부근의 용융한 땜납 페이스트의 상단을 중앙부 부근의 용융한 땜납 페이스트의 상단보다도 높게 하는 것을 제안하는 것이다. 또한, 범프 측면으로의 지나친 땜납 퍼짐을 방지하는 수단으로서, 범프 상에 퍼짐 저해 영역을 형성하는 것에 대해서도 제안하는 것이다. 이 구체적 수단으로서는, 이하의 것을 들 수 있다.
즉, (1) 부품이 접속되는 기판에 있어서, 외주부 부근의 랜드 사이즈(또는 랜드 상에 형성된 솔더 레지스트의 개구부 사이즈)를 중앙부 부근의 랜드 사이즈(또는 랜드 상에 형성된 솔더 레지스트의 개구부 사이즈)보다 작게 하는 수단, (2) 저내열 실장 부품의 외주부 부근의 땜납 범프 측면에 솔더 레지스트와 같은 땜납 젖음성을 저해하는 재료를 도포하는 수단, (3) 외주부 부근의 기판측 랜드의 외주 길이가 랜드 사이즈의 약 3.7배 이상이 되는 형상으로 하는 수단, (4) 외주부 부근의 땜납 범프와 접속하기 위한 기판측에의 땜납 페이스트 공급량을 대략 10 내지 50 % 많게 하는 수단이다.
다음에, 상기 제2 과제를 해결하기 위해서는, 접속 강도가 필요한 비교적 높은 응력이 발생하는 장소에 가능한 한 Zn 함유량을 낮게 한 땜납을 사용하도록 할 필요가 있다.
구체적으로는, 접속 전의 땜납 범프가 Sn-Zn계를 주체로 한 것이며, 그 조성이 중앙부 부근의 범프에서는 Zn 함유량이 7 내지 9 질량 %, 잔량부를 Sn으로 하고, 외주부 부근의 범프에서는 Zn 함유량이 4 내지 7 질량 %, 잔량부를 Sn로 하는 것이다.
그 이유는, Zn 함유량이 7 내지 9 질량 %인 땜납은, 210 내지 215 ℃에서의 리플로우 납땜이 가능하고, Zn 함유량이 4 내지 7 질량 %인 땜납은 215 내지 220 ℃에서의 리플로우 납땜이 가능하여, 전자를 중앙부 부근에, 후자를 외주부 부근에 나누어 사용하면 내열 온도가 220 ℃인 표면 실장 부품을 보호하면서 리플로우 납땜이 가능해지기 때문이다.
다음에, 제1 과제를 해결하기 위한 수단의 상세에 대해 설명한다.
우선, 상기 (1)의 수단은, 범프(3)를 갖는 부품(1)이 접속되는 기판(2)에 있어서, 기판(2)의 중앙부[도1의 (a)]의 랜드(4a)의 사이즈에 대해, 기판(2)의 외주부 부근[도1의 (b)]의 랜드(4b)의 사이즈를 작게 하는 것이다. 이 경우, 외주부 부근의 랜드(4b) 상에 공급된 땜납 페이스트는 랜드 사이즈가 작기 때문에, 용융 후 땜납은 기판 랜드 표면에 저류할 수 없고, 용융 땜납 페이스트는 보다 높은 위치까지 이르므로, 외주부 부근이 휘어져 일어나는 부품의 땜납 범프에 대해서도 충분한 접속이 가능해진다. 이 경우, 리플로우 후에는 기판의 휨이 원래 상태로 되돌아가므로, 땜납 페이스트의 접속 후의 상태에 대해서는, 도1의 (a)에 도시하는 바와 같이 기판의 외주부 부근에 있어서의 땜납 페이스트에 의해 형성된 땜납 접속 부(5b)의 기판에 대한 높이는, 중앙부에 있어서의 땜납 페이스트에 의해 형성되는 땜납 접속부(5a)의 기판에 대한 높이보다도 높아진다.
다음에, (2)의 수단은, 도2의 (a)와 같이 부품(1)의 땜납 범프(3) 측면으로 땜납이 퍼지는 것에 의해, 땜납 접속부(5c)의 일부가 가늘어져 접속 강도가 저하되는 과제에 대한 것으로서, 도2의 (b)와 같이 외주부 부근의 땜납 범프(3)의 측면에 솔더 레지스트(6)와 같은 땜납 젖음성을 저해하는 재료를 도포하는 것이다. 공급된 땜납 페이스트는, 범프 하부의 땜납 젖음성이 저해되어 있지 않은 장소에 젖을 수밖에 없어, 땜납 측면으로 도피할 수 없으므로, 상기 과제가 되는 가느다란 부위가 형성되지 않는 땜납 접속부(5d)를 얻을 수 있다.
또한, (3)의 외주부 부근의 기판측 랜드의 외주 길이가, 중앙부의 랜드 사이즈(직경)의 약 3.14배(원주율)를 초과하는 형상으로 하는 수단인 경우에는, 랜드 형상은 진원으로부터 동떨어진 복잡한 형상이 되고, 약 3.7배를 초과하면 외주부 부근의 랜드 상에 공급된 땜납 페이스트는 랜드에 대해 젖기 어려워지므로, 상기 (1)의 방법과 마찬가지로 용융 후 땜납은 기판 랜드 표면에 충분히 저류할 수 없어 높이를 중앙부보다도 높게 할 수 있다.
따라서 이 방법에 의해, 리플로우시에 외주부 부근이 휘어져 일어나는 부품의 땜납 범프에 어떠한 장소의 땜납 페이스트도 용융 후에는 접촉할 수 있도록 할 수 있다.
마지막으로, (4)의 외주부 부근의 땜납 범프와 접속하기 위한 기판측에의 땜납 페이스트 공급량을 대략 10 내지 50 % 많게 하는 수단인 경우에도, 상기 (1) 내지 (3)과 동일한 효과가 얻어지게 된다.
본 발명의 이들 및 다른 목적, 특징 및 장점들은, 수반하는 도면들에 나타난 바와 같이, 본 발명의 바람직한 실시 형태들에 대한 이후의 보다 상세한 설명들로부터 명백해질 것이다.
본 발명에 따르면, 범프 접속을 행하는 저내열성 부품의 범프와 접속하는 페이스트를 공급 형상이나 조성을 개선함으로써, 상기 부품을 열적으로 보호하고, 높은 접속 신뢰성을 확보하면서 상기 부품의 리플로우 납땜을 행하는 방법을 제공할 수 있다.
본 발명의 실시 형태에 대해, 상세하게 설명한다.
<제1 실시예>
저내열 부품인 풀 그리드(full grid) BGA[내열 온도 : 220 ℃, 부품 사이즈 : 23 mm × 23 mm, 범프 피치 : 1.0 mm, 범프수 : 484(22행 × 22열), 범프 조성 : Sn-9Zn]를 Sn-9Zn 땜납 페이스트(공급 두께 : 0.15 mm, 공급 직경 : 0.5 mm)를 인쇄한 회로 기판에 탑재하고, 부품 중앙의 범프의 피크 온도가 220 ℃가 되도록 리플로우 납땜을 하였다.
또한, 접속에는 이하의 2종류의 기판으로 하고, 기판 B 쪽은 외측 5열(340 범프)을 외주부로 하고, 이 부분의 랜드 사이즈가 중앙부의 랜드 사이즈보다도 작게 되어 있다.
따라서, 남겨진 12행 × 12열(144 범프)의 부분을 중앙부라 하는 것으로 한다.
또한, 각각의 기판 샘플에는 기판 1매당 BGA를 1개 접속하고, 100매씩 합계 200매 작성하였다.
(기판 A)
중앙부의 랜드 사이즈(직경) : 0.5 mm
외주부의 랜드 사이즈(직경) : 0.5 mm
(기판 B)
중앙부의 랜드 사이즈(직경) : 0.5 mm
코너부의 랜드 사이즈(직경) : 0.4 mm
그 결과, 기판 A에는 1 %의 기판에 범프와 페이스트 용융부와의 미접속이 발생하였지만, 기판 B에는 미접속의 발생은 없었다.
또한, 각 샘플로부터 미접속이 발생되어 있지 않은 기판을 10매씩, 합계 20매를 선택하고, 온도 사이클 시험(- 55 내지 125 ℃, 1 사이클/시간)을 실시한 결과, 기판 A는 10매 중 2매가 약 200 사이클에서 코너부에 있어서 BGA측의 전극과 땜납 범프 계면에 파단이 발생되어 있는 것을 확인하였다.
그러나, 기판 B에는 500 사이클 경과 후도 파단은 보이지 않았다. 따라서, 본 방법에 의해 땜납 미접속의 방지와 접속 신뢰성의 향상의 효과가 있는 것을 확인하였다.
<제2 실시예>
저내열 부품인 풀 그리드 BGA[내열 온도 : 220 ℃, 부품 사이즈 : 23 mm × 23 mm, 범프 피치 : 1.0 mm, 범프수 : 484(22행 × 22열), 범프 조성 : Sn-9Zn]를 Sn-9Zn 땜납 페이스트(공급 두께 : 0.15 mm, 공급 직경 : 0.5 mm)를 인쇄한 회로 기판에 탑재하고, 부품 중앙의 범프의 피크 온도가 220 ℃가 되도록 리플로우 납땜을 하였다.
또한, 접속에는 이하의 기판, 부품 A, B를 이용하였다.
(기판)
중앙부의 랜드 사이즈(직경) : 0.5 mm
외주부의 랜드 사이즈(직경) : 0.5 mm
(부품 A)
상기 BGA에 아무런 처리를 실시하지 않은 것
(부품 B)
상기 BGA의 외측 5열(340 범프)을 외주부로 하고, 이 부분의 범프 표면의 일부에 솔더 레지스트를 도포한 것
또한, 이때 높이로서 부품 패키지측 약 60 %의 부분에 도포하고, 페이스트와 접촉하는 측의 높이로서 약 40 %에는 부착하지 않도록 하였다. 따라서, 남겨진 12행 × 12열(144 범프)의 부분을 중앙부라 하는 것으로 하고, 여기에는 솔더 레지스트는 일체 도포되어 있지 않다.
또한, 각각의 기판 샘플에는 기판 1매당 BGA를 1개 접속하고, 100매씩 합계 200매 작성하였다.
부품 A, B를 접속한 기판을 각각 기판 A, B라 하는 것으로 한다.
그 결과, 기판 A에는 1 %의 기판에 범프와 페이스트 용융부와의 미접속이 발생하였지만, 기판 B에는 미접속의 발생은 없었다.
또한, 각 샘플로부터 미접속이 발생되어 있지 않은 기판을 10매씩, 합계 20매를 선택하고, 온도 사이클 시험(- 55 내지 125 ℃, 1 사이클/시간)을 실시한 결과, 기판 A는 10매 중 2매가 약 200 사이클에서 코너부에 있어서 BGA측의 전극과 땜납 범프 계면에 파단이 발생하고 있는 것을 확인하였다.
그러나, 기판 B에는 500 사이클 경과 후에도 파단은 보이지 않았다. 따라서, 본 방법에 의해 땜납 미접속의 방지와 접속 신뢰성의 향상의 효과가 있는 것을 확인하였다.
<제3 실시예>
저내열 부품인 풀 그리드 BGA[내열 온도 : 220 ℃, 부품 사이즈 : 23 mm × 23 mm, 범프 피치 : 1.0 mm, 범프수 : 484(22행 × 22열), 범프 조성 : Sn-9Zn]를 Sn-9Zn 땜납 페이스트(공급 두께 : 0.15 mm, 공급 직경 : 0.5 mm)를 인쇄한 회로 기판에 탑재하고, 부품 중앙의 범프의 피크 온도가 220 ℃가 되도록 리플로우 납땜을 하였다.
또한, 접속에는 이하의 2종류의 기판으로 하고, 기판 B 쪽은 외측 5열(340 범프)을 외주부로 하고, 이 부분의 기판측 랜드 형상(7)을 도3에 도시하는 바와 같이 직경 0.5 mm의 원형에 4군데에 절결부를 마련함으로써 외주 길이가 랜드 사이즈의 약 3.8배가 되도록 하였다.
한편, 남겨진 12 × 12열(144 범프)의 부분을 중앙부라 하는 것으로 하지만, 이 부분은 직경 0.5 mm의 원형 그대로 하였다.
또한, 각각의 기판 샘플에는 기판 1매당 BGA를 1개 접속하고, 100매씩 합계 200매 작성하였다.
그 결과, 기판 A에는 1 %의 기판에 범프와 페이스트 용융부와의 미접속이 발생하였지만, 기판 B에는 미접속의 발생은 없었다.
또한, 각 샘플로부터 미접속이 발생되어 있지 않은 기판을 10매씩, 합계 20매를 선택하고, 온도 사이클 시험(- 55 내지 125 ℃, 1 사이클/시간)을 실시한 결과, 기판 A는 10매 중 2매가 약 200 사이클에서 코너부에 있어서 BGA측의 전극과 땜납 범프 계면에 파단이 발생되어 있는 것을 확인하였다.
그러나, 기판 B에는 500 사이클 경과 후도 파단은 보이지 않았다. 따라서, 본 방법에 의해 땜납 미접속의 방지와 접속 신뢰성의 향상의 효과가 있는 것을 확인하였다.
<제4 실시예>
저내열 부품인 풀 그리드 BGA[내열 온도 : 220 ℃, 부품 사이즈 : 23 mm × 23 mm, 범프 피치 : 1.0 mm, 범프수 : 484(22행 × 22열), 범프 조성 : Sn-9Zn]를 Sn-9Zn 땜납 페이스트(공급 두께 : 0.15 mm)를 인쇄한 회로 기판에 탑재하고, 부품 중앙의 범프의 피크 온도가 220 ℃가 되도록 리플로우 납땜을 하였다.
또한, 접속에는 이하의 4종류의 기판으로 하고, 기판 B, C, D는 외측 5열(340 범프)을 외주부로 하고, 이 부분의 땜납 페이스트 공급 직경을, 남겨진 12 행 × 12열(144 범프)의 부분(중앙부라 하는 것으로 함)보다도 크게 하여, 땜납 페이스트를 많이 공급하는 것으로 하였다.
또한, 각각의 기판 샘플에는 기판 1매당 BGA를 1개 접속하고, 50매씩 합계 200매 작성하였다.
(기판 A)
중앙부의 땜납 페이스트 공급 직경 : 0.5 mm
외주부의 땜납 페이스트 공급 직경 : 0.5 mm
(기판 B)
중앙부의 땜납 페이스트 공급 직경 : 0.5 mm
외주부의 땜납 페이스트 공급 직경 : 0.53 mm
(기판 C)
중앙부의 땜납 페이스트 공급 직경 : 0.5 mm
외주부의 땜납 페이스트 공급 직경 : 0.6 mm
(기판 D)
중앙부의 땜납 페이스트 공급 직경 : 0.5 mm
외주부의 땜납 페이스트 공급 직경 : 0.65 mm
그 결과, 기판 A에는 2 %의 기판에 범프와 페이스트 용융부와의 미접속이 발생하였지만, 기판 B, C, D에는 미접속의 발생은 없었다.
그러나, 기판 D에는 4 %의 기판에 인접 접속부끼리에 땜납 브리지가 발생하였다.
또한, 기판 A, B, C, D에서는 외주부 부근이 땜납 페이스트 공급량을 내부 부근과 비교하여 0 %, 약 12 %, 약 44 %, 약 69 % 많게 되어 있다.
또한, 각 샘플로부터 미접속이나 땜납 브리지가 발생되어 있지 않은 기판을 10매씩, 합계 40매를 선택하고, 온도 사이클 시험(- 55 내지 125 ℃, 1 사이클/시간)을 실시한 결과, 기판 A는 10매 중 2매가 약 200 사이클에서 코너부에 있어서 BGA측의 전극과 땜납 범프 계면에 파단이 발생되어 있는 것을 확인하였다.
그러나, 기판 B, C, D에는 500 사이클 경과 후에도 파단은 보이지 않았다. 따라서, 본 방법에 의해 땜납 미접속의 방지와 접속 신뢰성의 향상의 효과가 있는 것을 확인하였다.
<제5 실시예>
저내열 부품인 풀 그리드 BGA[내열 온도 : 220 ℃, 부품 사이즈 : 23 mm × 23 mm, 범프 피치 : 1.0 mm, 범프수 : 484(22행 × 22열)]를 Sn-9Zn 땜납 페이스트(공급 두께 : 0.15 mm, 공급 직경 : 0.5 mm)를 인쇄한 회로 기판에 탑재하고, 부품 중앙의 범프의 피크 온도가 220 ℃가 되도록 리플로우 납땜을 하였다. 또한, 접속에는 이하의 기판을 사용하였다.
이 기판은, 외측 5열(340 범프)을 외주부로 하고, 이 부분의 랜드 사이즈가 중앙부의 랜드 사이즈보다도 작게 되어 있다.
또한, 남겨진 12행 × 12열(144 범프)의 부분이 중앙부가 된다.
그리고, 중앙부에는 Sn-9Zn의 땜납 범프를 설치하고, 외주부에도 Sn-9Zn의 땜납 범프를 설치한 것을 부품 A로 하였다.
또한, 중앙부에는 Sn-9Zn의 땜납 범프를 설치하고, 외주부에는 Zn 함유량이 비교적 적고 고신뢰의 Sn-4Zn 땜납을 설치한 것을 부품 B로 하였다.
그리고, 각각의 기판 샘플에는 기판 1매당 BGA를 1개 접속하고, 100매씩 합계 200매 작성하였다.
(기판 사양)
중앙부의 랜드 사이즈(직경) : 0.5 mm
코너부의 랜드 사이즈(직경) : 0.4 mm
그 결과, 기판 A, B 모두, 기판에 범프와 페이스트 용융부와의 미접속의 발생은 없었다.
또한, 각 샘플로부터 기판을 10매씩, 합계 20매를 이용하여 온도 사이클 시험(- 55 내지 125 ℃, 1 사이클/시간)을 실시한 결과, 기판 A는 10매 중 1매가 약 700 사이클에서 코너부에 있어서 BGA측의 전극과 땜납 범프 계면에 파단이 발생되어 있는 것을 확인하였다.
그러나, 기판 B에는 1000 사이클 경과 후도 파단은 보이지 않았다. 따라서, 본 방법에 의해 땜납 미접속의 방지와 접속 신뢰성의 향상의 효과가 있는 것을 확인하였다.
이상, 몇 가지의 실시예에 대해, Sn-Zn계 땜납 페이스트를 예로 들어 설명하였지만, 이에 한정되는 것은 아니며 다른 땜납 페이스트라도 상기 구조와 조합한 경우에 효과가 있는 것은 물론이다.
본 발명에서는, 범프 접속을 행하는 저내열성 부품의 범프와 접속하는 페이 스트를 공급 형상이나 조성을 개선함으로써 상기 부품을 열적으로 보호하고, 높은 접속 신뢰성을 확보하면서 상기 부품의 리플로우 납땜을 행하는 방법을 제공할 수 있다.
본 발명은 그것의 사상 혹은 본질적인 특징들로부터 벗어나지 않는 한, 다른 특정 형태로 구체화될 수 있다. 따라서, 본 실시 형태는 기재된 것으로서 제한되지 않고 모든 면에서 고려되고, 본 발명의 범주는 상술한 상세한 설명에 의해서라기 보다 첨부된 특허청구범위에 의해 정해지며, 따라서 특허청구범위의 균등물의 의미 및 범주 내에 있는 모든 변경들은 특허청구범위에 포함되는 것으로 의도된다.
도1의 (a)는 기판 중앙부에 있어서의 저내열 실장 부품과 기판과의 접속 부위를 도시하는 도면.
도1의 (b)는 기판 외주부에 있어서의 저내열 실장 부품과 기판과의 접속 부위를 도시하는 도면.
도2의 (a)는 기판 외주부에 있어서의 기판의 랜드와 부품의 통상의 범프와의 접속 부위를 도시하는 도면.
도2의 (b)는 기판 외주부에 있어서의 기판의 랜드와 부품의 일부에 솔더 레지스트가 도포된 범프와의 접속 부위를 도시하는 도면.
도3은 저내열 실장 부품을 접속하는 기판의 외주부 부근의 기판측 랜드를 직경 0.5 mm의 원형에 4군데에 절결부를 마련하고, 외주 길이가 랜드 사이즈의 약 3.8배로 되어 있는 모습을 도시한 도면.
<도면의 주요 부분에 대한 부호의 설명>
1 : 부품
2 : 기판
3 : 범프
4a, 4b : 랜드
5a, 5b, 5c, 5d : 땜납 접속부
Claims (4)
- 복수의 땜납 범프를 각각 갖는 복수의 부품과, 복수의 랜드를 갖는 기판과, 상기 땜납 범프와 상기 랜드를 접속하는 땜납 접속부를 갖는 실장 구조체이며,상기 기판의 외주부에 설치된 랜드는, 상기 기판의 중앙부의 랜드보다도 작고,상기 외주부에 설치된 랜드와 접속되는 상기 땜납 범프의 측면에 솔더 레지스트가 도포되어 있는 것을 특징으로 하는 실장 구조체.
- 삭제
- 제1항에 있어서, 상기 외주부에 설치된 랜드의 외주 길이는 상기 중앙부의 원형 랜드의 직경의 3.7배 이상인 것을 특징으로 하는 실장 구조체.
- 제1항에 있어서, 상기 외주부의 범프의 조성은 Zn 함유량이 4 내지 7 질량 %, 잔량부를 Sn으로 하고, 상기 중앙부의 범프의 조성은 Zn 함유량이 7 내지 9 질량 %, 잔량부를 Sn으로 하는 것을 특징으로 하는 실장 구조체.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2006-00246255 | 2006-09-12 | ||
JP2006246255A JP4211828B2 (ja) | 2006-09-12 | 2006-09-12 | 実装構造体 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080024059A KR20080024059A (ko) | 2008-03-17 |
KR100899251B1 true KR100899251B1 (ko) | 2009-05-27 |
Family
ID=39169421
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070072016A KR100899251B1 (ko) | 2006-09-12 | 2007-07-19 | 실장 구조체 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20080062665A1 (ko) |
JP (1) | JP4211828B2 (ko) |
KR (1) | KR100899251B1 (ko) |
CN (1) | CN100579337C (ko) |
TW (1) | TW200819012A (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112007002115T5 (de) * | 2006-09-11 | 2009-07-23 | Panasonic Corporation | Vorrichtung zum Aufsetzen elektronischer Bauteile und Verfahren zum Montieren elektronischer Bauteile |
JP5339968B2 (ja) * | 2009-03-04 | 2013-11-13 | パナソニック株式会社 | 実装構造体及びモータ |
JP5807145B2 (ja) * | 2010-05-20 | 2015-11-10 | パナソニックIpマネジメント株式会社 | 実装構造体 |
JP6374298B2 (ja) | 2014-10-31 | 2018-08-15 | 千住金属工業株式会社 | フラックス及びフラックスを用いた接合方法 |
KR102055595B1 (ko) | 2017-12-15 | 2019-12-16 | 삼성전자주식회사 | 반도체 패키지 |
JP7438116B2 (ja) * | 2018-09-05 | 2024-02-26 | 千住金属工業株式会社 | ソルダペーストの塗布方法及びマスク |
JP6993605B1 (ja) | 2021-03-31 | 2022-02-04 | 千住金属工業株式会社 | フラックス及びソルダペースト |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07193162A (ja) * | 1993-12-27 | 1995-07-28 | Hitachi Ltd | ボールグリッドアレイ半導体装置及びその実装基板 |
JP2004088116A (ja) * | 2003-10-02 | 2004-03-18 | Oki Electric Ind Co Ltd | 半導体素子及び半導体装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100192766B1 (ko) * | 1995-07-05 | 1999-06-15 | 황인길 | 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이 반도체 패키지의 솔더볼 평탄화 방법 및 그 기판구조 |
US6160705A (en) * | 1997-05-09 | 2000-12-12 | Texas Instruments Incorporated | Ball grid array package and method using enhanced power and ground distribution circuitry |
JPH1126919A (ja) * | 1997-06-30 | 1999-01-29 | Fuji Photo Film Co Ltd | プリント配線板 |
JP3335896B2 (ja) * | 1997-12-26 | 2002-10-21 | 株式会社東芝 | ハンダ材及びハンダ材の製造方法 |
US7462861B2 (en) * | 2004-04-28 | 2008-12-09 | Cree, Inc. | LED bonding structures and methods of fabricating LED bonding structures |
JP5105042B2 (ja) * | 2006-03-23 | 2012-12-19 | イビデン株式会社 | 多層プリント配線板 |
US20080017407A1 (en) * | 2006-07-24 | 2008-01-24 | Ibiden Co., Ltd. | Interposer and electronic device using the same |
-
2006
- 2006-09-12 JP JP2006246255A patent/JP4211828B2/ja not_active Expired - Fee Related
-
2007
- 2007-07-06 CN CN200710128137A patent/CN100579337C/zh not_active Expired - Fee Related
- 2007-07-16 TW TW096125842A patent/TW200819012A/zh not_active IP Right Cessation
- 2007-07-19 KR KR1020070072016A patent/KR100899251B1/ko not_active IP Right Cessation
- 2007-07-27 US US11/829,301 patent/US20080062665A1/en not_active Abandoned
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07193162A (ja) * | 1993-12-27 | 1995-07-28 | Hitachi Ltd | ボールグリッドアレイ半導体装置及びその実装基板 |
JP2004088116A (ja) * | 2003-10-02 | 2004-03-18 | Oki Electric Ind Co Ltd | 半導体素子及び半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2008071779A (ja) | 2008-03-27 |
CN100579337C (zh) | 2010-01-06 |
JP4211828B2 (ja) | 2009-01-21 |
KR20080024059A (ko) | 2008-03-17 |
TW200819012A (en) | 2008-04-16 |
CN101146412A (zh) | 2008-03-19 |
US20080062665A1 (en) | 2008-03-13 |
TWI369929B (ko) | 2012-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4144415B2 (ja) | 鉛フリーはんだ | |
KR100776114B1 (ko) | 땜납 접합용 페이스트 및 이를 이용한 땜납 접합 방법 | |
KR100899251B1 (ko) | 실장 구조체 | |
US20030030149A1 (en) | Semiconductor device having solder bumps reliably reflow solderable | |
JP4799997B2 (ja) | 電子機器用プリント板の製造方法およびこれを用いた電子機器 | |
JP5724411B2 (ja) | はんだ、はんだ付け方法及び半導体装置 | |
US7101782B2 (en) | Method of making a circuitized substrate | |
JP2002359462A (ja) | 電子部品の実装方法および実装構造体、メタルマスク | |
US6598779B2 (en) | Electronic component mounting method | |
JP2009283628A (ja) | 半導体素子実装方法 | |
JP2009277777A (ja) | はんだボール搭載方法及び電子部品実装用部材 | |
JP2002359459A (ja) | 電子部品の実装方法、プリント配線基板および実装構造体 | |
JP4263765B1 (ja) | 電子部品ハンダ付け方法 | |
JP2002359461A (ja) | 電子部品の実装方法および実装構造体、メタルマスク | |
JP2000332403A (ja) | 電子部品の実装構造及び電子部品の実装方法 | |
WO2009150759A1 (ja) | はんだ接合方法及びはんだ継手 | |
JP2000176678A (ja) | クリームはんだ及びそれを用いた実装製品 | |
JP2002153990A (ja) | はんだボール用合金 | |
JP3864172B2 (ja) | はんだ付け用組成物 | |
JP2008171975A (ja) | 半導体部品の実装構造及び実装方法 | |
JP2002026482A (ja) | 電子部品の実装構造 | |
JP2006032436A (ja) | 電子装置の製造方法、はんだ付け方法及び熱遮蔽治具 | |
JP2002158247A (ja) | 半田バンプの形成方法 | |
JP2003174254A (ja) | 鉛フリーはんだを用いた回路基板への電子部品の接合方法 | |
JP2006210707A (ja) | 電子部品実装回路基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120423 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20130502 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |