JP2002359459A - 電子部品の実装方法、プリント配線基板および実装構造体 - Google Patents
電子部品の実装方法、プリント配線基板および実装構造体Info
- Publication number
- JP2002359459A JP2002359459A JP2001166827A JP2001166827A JP2002359459A JP 2002359459 A JP2002359459 A JP 2002359459A JP 2001166827 A JP2001166827 A JP 2001166827A JP 2001166827 A JP2001166827 A JP 2001166827A JP 2002359459 A JP2002359459 A JP 2002359459A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- solder
- mounting
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
- B23K35/007—Interlayers, transition pieces for metallurgical bonding of workpieces at least one of the workpieces being of copper or another noble metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
- B23K35/24—Selection of soldering or welding materials proper
- B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
- B23K35/262—Sn as the principal constituent
Abstract
(57)【要約】
【課題】 ＰｂフリーはんだであるＳｎ−Ｚｎ系はんだ
を用いた場合でも、接合強度の低下を招くことなく電子
部品の実装を行う。 【解決手段】 Ｐｂが含まれていないＰｂフリーはんだ
を用いて電子部品をプリント配線基板に実装する際に、
電子部品を搭載するためのプリント配線基板として、配
線パターンを構成する銅箔３の表面にＮｉメッキ層２を
形成し、該Ｎｉメッキ層２の表面にＡｕメッキ層１を形
成するＮｉ−Ａｕ処理による表面処理が行われたプリン
ト配線基板を用いる。このようにすることにより、銅箔
３の表面に形成されているＮｉメッキ層２がバリア層と
なり、Ｓｎ−Ｚｎ系はんだによりはんだ付けを行った場
合でも、接合強度を低下させる原因となるＣｕ−Ｚｎ反
応層の形成が防止され、接合強度の低下を招くことがな
い。
を用いた場合でも、接合強度の低下を招くことなく電子
部品の実装を行う。 【解決手段】 Ｐｂが含まれていないＰｂフリーはんだ
を用いて電子部品をプリント配線基板に実装する際に、
電子部品を搭載するためのプリント配線基板として、配
線パターンを構成する銅箔３の表面にＮｉメッキ層２を
形成し、該Ｎｉメッキ層２の表面にＡｕメッキ層１を形
成するＮｉ−Ａｕ処理による表面処理が行われたプリン
ト配線基板を用いる。このようにすることにより、銅箔
３の表面に形成されているＮｉメッキ層２がバリア層と
なり、Ｓｎ−Ｚｎ系はんだによりはんだ付けを行った場
合でも、接合強度を低下させる原因となるＣｕ−Ｚｎ反
応層の形成が防止され、接合強度の低下を招くことがな
い。
Description
【０００１】
【発明の属する技術分野】本発明は、各種の電子部品を
はんだ付けによりプリント配線基板に実装するための電
子部品の実装方法に関する。
はんだ付けによりプリント配線基板に実装するための電
子部品の実装方法に関する。
【０００２】
【従来の技術】従来から、電子部品をプリント配線基板
（printed circuit board：以下ＰＣＢと略す。）に実
装するためにはんだ付けが用いられている。このよう
に、電子部品をはんだを用いて実装するための電子部品
の実装方法の一例を図２を参照して以下に説明する。こ
こでは、ＰＣＢの両面をそれぞれリフローによりはんだ
付けを行う両面リフローの場合を用いて説明する。
（printed circuit board：以下ＰＣＢと略す。）に実
装するためにはんだ付けが用いられている。このよう
に、電子部品をはんだを用いて実装するための電子部品
の実装方法の一例を図２を参照して以下に説明する。こ
こでは、ＰＣＢの両面をそれぞれリフローによりはんだ
付けを行う両面リフローの場合を用いて説明する。
【０００３】先ず、ＰＣＢのランド部分だけ孔のあいた
メタルマスクを用いてはんだペーストのランドへの印刷
を行う（ステップ１０１）。次に、印刷したはんだペー
ストの上にチップ部品、ＱＦＰ（Quad Flat Packag
e）、ＳＯＰ（Small Outline Package）等の表面実装部
品を搭載する（ステップ１０２）。そして、表面実装部
品を搭載したＰＣＢを、高温のリフロー炉内を通過させ
ることによりはんだペーストを融解させて表面実装部品
の電極と、ＰＣＢの銅箔とのはんだ付けを行う（ステッ
プ１０３）。ここまでの工程によりＰＣＢの片面の実装
が終了するため、ＰＣＢを反転して未だ部品の実装が行
われていない面を上に向ける（ステップ１０４）。
メタルマスクを用いてはんだペーストのランドへの印刷
を行う（ステップ１０１）。次に、印刷したはんだペー
ストの上にチップ部品、ＱＦＰ（Quad Flat Packag
e）、ＳＯＰ（Small Outline Package）等の表面実装部
品を搭載する（ステップ１０２）。そして、表面実装部
品を搭載したＰＣＢを、高温のリフロー炉内を通過させ
ることによりはんだペーストを融解させて表面実装部品
の電極と、ＰＣＢの銅箔とのはんだ付けを行う（ステッ
プ１０３）。ここまでの工程によりＰＣＢの片面の実装
が終了するため、ＰＣＢを反転して未だ部品の実装が行
われていない面を上に向ける（ステップ１０４）。
【０００４】次に、ステップ１０１、１０２と同様の工
程によりはんだペーストの印刷（ステップ１０５）、部
品の搭載（ステップ１０６）を行った後に、リードを有
する部品のスルーホール（Ｔ／Ｈ）への挿入を行う（ス
テップ１０７）。そして、ステップ１０３の工程と同様
にしてＰＣＢをリフロー炉内を通過させて部品のはんだ
付けを行う（ステップ１０８）。
程によりはんだペーストの印刷（ステップ１０５）、部
品の搭載（ステップ１０６）を行った後に、リードを有
する部品のスルーホール（Ｔ／Ｈ）への挿入を行う（ス
テップ１０７）。そして、ステップ１０３の工程と同様
にしてＰＣＢをリフロー炉内を通過させて部品のはんだ
付けを行う（ステップ１０８）。
【０００５】最後に、リフロー炉の高温に耐えることが
できない部品を手はんだ付けして電子部品のＰＣＢへの
実装が終了する（ステップ１０９）。
できない部品を手はんだ付けして電子部品のＰＣＢへの
実装が終了する（ステップ１０９）。
【０００６】上記のような処理により、ＰＣＢ上にはん
だを用いて電子部品が実装され、実装構造体の製造が行
われる。
だを用いて電子部品が実装され、実装構造体の製造が行
われる。
【０００７】上記で説明した従来の電子部品の実装方法
では、はんだペーストとしてＳｎ−Ｐｂ系はんだが一般
的に使用されてきた。しかし、このＳｎ−Ｐｂ系はんだ
には毒性を有する重金属であるＰｂが含まれているた
め、使用後の電子機器が適切に廃棄されない場合には、
地球環境に悪影響を及ぼすという問題を有していた。そ
のため、近年では、このような問題を解決して環境汚染
を未然に防ぐためにＰｂが含まれていないＰｂフリーは
んだの使用が望まれている。
では、はんだペーストとしてＳｎ−Ｐｂ系はんだが一般
的に使用されてきた。しかし、このＳｎ−Ｐｂ系はんだ
には毒性を有する重金属であるＰｂが含まれているた
め、使用後の電子機器が適切に廃棄されない場合には、
地球環境に悪影響を及ぼすという問題を有していた。そ
のため、近年では、このような問題を解決して環境汚染
を未然に防ぐためにＰｂが含まれていないＰｂフリーは
んだの使用が望まれている。
【０００８】このＰｂフリーはんだとしては、Ｓｎ−Ａ
ｇ系はんだが広く知られている。このＳｎ−Ａｇ系はん
だはＡｇの特性が安定しているため、Ｓｎ−Ｐｂ系はん
だの代わりとして電子部品の実装のために使用しても従
来と同程度の信頼性を確保することができる。しかし、
Ｓｎ−Ｐｂ系はんだの融点が約１８３℃程度であるのに
対して、Ｓｎ−Ａｇ系はんだの融点は２２０℃程度と高
くなってしまう。そのため、Ｓｎ−Ｐｂ系はんだを使用
していた実装装置や実装方法をそのまま使用するには困
難であった。一般的な電子部品の耐熱温度は約２３０℃
程度であるため、融点が２２０℃にもなるＳｎ−Ａｇ系
はんだをリフロー炉内で融解してはんだ付けを行った場
合、電子部品の温度は場合によっては２４０℃以上にも
なってしまう場合もあり得る。そのため、Ｓｎ−Ａｇ系
はんだを用いて電子部品の実装を行おうとした場合に
は、使用する各種の電子部品の耐熱温度を上げなければ
ならないという問題が発生する。
ｇ系はんだが広く知られている。このＳｎ−Ａｇ系はん
だはＡｇの特性が安定しているため、Ｓｎ−Ｐｂ系はん
だの代わりとして電子部品の実装のために使用しても従
来と同程度の信頼性を確保することができる。しかし、
Ｓｎ−Ｐｂ系はんだの融点が約１８３℃程度であるのに
対して、Ｓｎ−Ａｇ系はんだの融点は２２０℃程度と高
くなってしまう。そのため、Ｓｎ−Ｐｂ系はんだを使用
していた実装装置や実装方法をそのまま使用するには困
難であった。一般的な電子部品の耐熱温度は約２３０℃
程度であるため、融点が２２０℃にもなるＳｎ−Ａｇ系
はんだをリフロー炉内で融解してはんだ付けを行った場
合、電子部品の温度は場合によっては２４０℃以上にも
なってしまう場合もあり得る。そのため、Ｓｎ−Ａｇ系
はんだを用いて電子部品の実装を行おうとした場合に
は、使用する各種の電子部品の耐熱温度を上げなければ
ならないという問題が発生する。
【０００９】このような融点が高いＳｎ−Ａｇ系はんだ
とは別のＰｂフリーはんだとして、Ｓｎ−Ｚｎ系はんだ
がある。このＳｎ−Ｚｎ系はんだの融点は１９７℃程度
であるため、このＳｎ−Ｚｎ系はんだを用いて電子部品
の実装を行えば、従来の設備、電子部品をそのまま使用
することができる。
とは別のＰｂフリーはんだとして、Ｓｎ−Ｚｎ系はんだ
がある。このＳｎ−Ｚｎ系はんだの融点は１９７℃程度
であるため、このＳｎ−Ｚｎ系はんだを用いて電子部品
の実装を行えば、従来の設備、電子部品をそのまま使用
することができる。
【００１０】しかし、このＳｎ−Ｚｎ系はんだは従来か
ら使用されてきたＳｎ−Ｐｂ系はんだと比較して、Ｚｎ
が酸化し易い、はんだ濡れ性が悪い等の問題点を有して
おり、従来の設備、実装方法により電子部品の実装を行
ったのでは、従来と同様な信頼性を確保することができ
ない。
ら使用されてきたＳｎ−Ｐｂ系はんだと比較して、Ｚｎ
が酸化し易い、はんだ濡れ性が悪い等の問題点を有して
おり、従来の設備、実装方法により電子部品の実装を行
ったのでは、従来と同様な信頼性を確保することができ
ない。
【００１１】特に、従来の電子部品の実装方法では、配
線パターンを構成する銅箔の表面に予めフラックスを塗
布しておくプリフラックス処理が行われたＰＣＢを用い
て電子部品の実装が行われていた。このように銅箔の表
面にプリフラックス処理を施しておく理由は、銅箔に何
も皮膜を設けずに大気中にさらしてしまうと表面が酸化
してしまいはんだ濡れ性が悪化するためである。このよ
うなプリフラックス処理が行われたＰＣＢの断面図を図
３に示す。このようなＰＣＢは、図３に示されるよう
に、基材１０上に形成された銅箔３上にフラックス層４
が形成されている。尚、ＰＣＢ上の配線パターンは絶縁
性のレジスト層に被覆されており、配線パターンの一部
においてレジスト層を除去することによりランドが形成
されているが、本図および他の図面においてはレジスト
層を省略して模式的に示している。
線パターンを構成する銅箔の表面に予めフラックスを塗
布しておくプリフラックス処理が行われたＰＣＢを用い
て電子部品の実装が行われていた。このように銅箔の表
面にプリフラックス処理を施しておく理由は、銅箔に何
も皮膜を設けずに大気中にさらしてしまうと表面が酸化
してしまいはんだ濡れ性が悪化するためである。このよ
うなプリフラックス処理が行われたＰＣＢの断面図を図
３に示す。このようなＰＣＢは、図３に示されるよう
に、基材１０上に形成された銅箔３上にフラックス層４
が形成されている。尚、ＰＣＢ上の配線パターンは絶縁
性のレジスト層に被覆されており、配線パターンの一部
においてレジスト層を除去することによりランドが形成
されているが、本図および他の図面においてはレジスト
層を省略して模式的に示している。
【００１２】上記で説明したプリフラックス処理以外に
も、銅箔の酸化防止のための表面処理方法が存在する
が、プリフラックス処理は他の処理方法に比べてＰＣＢ
のコストを抑えることができため広く用いられている。
も、銅箔の酸化防止のための表面処理方法が存在する
が、プリフラックス処理は他の処理方法に比べてＰＣＢ
のコストを抑えることができため広く用いられている。
【００１３】このようなプリフラックス処理がされただ
けのＰＣＢを用いた場合であっても、Ｓｎ−Ｐｂ系はん
だを用いてはんだ付けを行っていた場合には、信頼性の
高い電子部品の実装を行うことができる。しかし、銅箔
の表面にフラックスが塗布されただけのＰＣＢ上にＳｎ
−Ｚｎ系はんだを用いてはんだ付けを行った場合には、
銅箔のＣｕとＳｎ−Ｚｎはんだに含まれるＺｎとが反応
することにより、はんだ付けの接合部においてＣｕ−Ｚ
ｎ反応層が形成されてしまう。このＣｕ−Ｚｎ反応層は
１５０℃付近での高温になると脆くなるため、接合強度
の低下を招いてしまう。
けのＰＣＢを用いた場合であっても、Ｓｎ−Ｐｂ系はん
だを用いてはんだ付けを行っていた場合には、信頼性の
高い電子部品の実装を行うことができる。しかし、銅箔
の表面にフラックスが塗布されただけのＰＣＢ上にＳｎ
−Ｚｎ系はんだを用いてはんだ付けを行った場合には、
銅箔のＣｕとＳｎ−Ｚｎはんだに含まれるＺｎとが反応
することにより、はんだ付けの接合部においてＣｕ−Ｚ
ｎ反応層が形成されてしまう。このＣｕ−Ｚｎ反応層は
１５０℃付近での高温になると脆くなるため、接合強度
の低下を招いてしまう。
【００１４】
【発明が解決しようとする課題】上述した従来の電子部
品の実装方法では、Ｓｎ−Ｚｎ系はんだを用いて電子部
品に実装を行った場合、Ｃｕ−Ｚｎ反応層が形成されて
しまうため接合強度の低下を招くという問題点があっ
た。
品の実装方法では、Ｓｎ−Ｚｎ系はんだを用いて電子部
品に実装を行った場合、Ｃｕ−Ｚｎ反応層が形成されて
しまうため接合強度の低下を招くという問題点があっ
た。
【００１５】本発明の目的は、Ｓｎ−Ｚｎ系はんだを用
いて電子部品に実装を行った場合でも、接合強度の低下
を招くことがない電子部品の実装方法を提供することで
ある。
いて電子部品に実装を行った場合でも、接合強度の低下
を招くことがない電子部品の実装方法を提供することで
ある。
【００１６】
【課題を解決するための手段】上記目的を達成するため
に、本発明の電子部品の実装方法は、Ｐｂが含まれてい
ないＰｂフリーはんだを用いて電子部品をプリント配線
基板に実装するための電子部品の実装方法において、電
子部品を搭載するためのプリント配線基板として、配線
パターンを構成する銅箔表面にＮｉメッキ層を形成し、
該Ｎｉメッキ層の表面にＡｕメッキ層を形成するＮｉ−
Ａｕ処理による表面処理が行われたプリント配線基板を
用いることを特徴とする。
に、本発明の電子部品の実装方法は、Ｐｂが含まれてい
ないＰｂフリーはんだを用いて電子部品をプリント配線
基板に実装するための電子部品の実装方法において、電
子部品を搭載するためのプリント配線基板として、配線
パターンを構成する銅箔表面にＮｉメッキ層を形成し、
該Ｎｉメッキ層の表面にＡｕメッキ層を形成するＮｉ−
Ａｕ処理による表面処理が行われたプリント配線基板を
用いることを特徴とする。
【００１７】本発明によれば、Ｎｉ−Ａｕ処理により表
面処理が行われたＰＣＢを用いて電子部品の実装を行う
ようにしたため、銅箔の表面に形成されているＮｉメッ
キ層がバリア層となり、Ｓｎ−Ｚｎ系はんだによりはん
だ付けを行った場合でも、接合強度を低下させる原因と
なるＣｕ−Ｚｎ反応層の形成が防止される。そのため、
Ｓｎ−Ｚｎ系はんだを用いて電子部品の実装を行った場
合でも、接合強度の低下を招くことがない。
面処理が行われたＰＣＢを用いて電子部品の実装を行う
ようにしたため、銅箔の表面に形成されているＮｉメッ
キ層がバリア層となり、Ｓｎ−Ｚｎ系はんだによりはん
だ付けを行った場合でも、接合強度を低下させる原因と
なるＣｕ−Ｚｎ反応層の形成が防止される。そのため、
Ｓｎ−Ｚｎ系はんだを用いて電子部品の実装を行った場
合でも、接合強度の低下を招くことがない。
【００１８】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１９】本発明の一実施形態の電子部品の実装方法
では、電子部品を搭載するためのプリント配線基板とし
て、Ｎｉ−Ａｕ処理による表面処理が行われたプリント
配線基板を用いる。
では、電子部品を搭載するためのプリント配線基板とし
て、Ｎｉ−Ａｕ処理による表面処理が行われたプリント
配線基板を用いる。
【００２０】本実施形態の電子部品の実装方法において
使用する、Ｎｉ−Ａｕ処理により表面処理が行われたＰ
ＣＢの断面図を図１に示す。図１において、図３中の構
成要素と同一の構成要素には同一の符号を付し、説明を
省略するものとする。
使用する、Ｎｉ−Ａｕ処理により表面処理が行われたＰ
ＣＢの断面図を図１に示す。図１において、図３中の構
成要素と同一の構成要素には同一の符号を付し、説明を
省略するものとする。
【００２１】Ｎｉ−Ａｕ処理により表面処理が行われた
ＰＣＢは、図１に示されるように、基材１０上に形成さ
れた銅箔３の表面上にＮｉメッキ層２が形成され、この
Ｎｉメッキ層２の表面にＡｕのメッキ処理により形成さ
れたＡｕメッキ層１が形成されている。一般的に、Ｎｉ
メッキ層２の膜厚は３〜６μｍ程度であり、Ａｕメッキ
層１の膜厚は０．０３〜０．０８μｍ程度である。
ＰＣＢは、図１に示されるように、基材１０上に形成さ
れた銅箔３の表面上にＮｉメッキ層２が形成され、この
Ｎｉメッキ層２の表面にＡｕのメッキ処理により形成さ
れたＡｕメッキ層１が形成されている。一般的に、Ｎｉ
メッキ層２の膜厚は３〜６μｍ程度であり、Ａｕメッキ
層１の膜厚は０．０３〜０．０８μｍ程度である。
【００２２】尚、図１に示したようなＰＣＢにおいてＮ
ｉメッキ層２の表面上にさらにＡｕメッキ層１を形成す
るようにしているのは、Ｎｉメッキ層２を大気中に直接
さらしてしまうと表面が酸化してはんだ濡れ性が悪化し
てしまうからである。
ｉメッキ層２の表面上にさらにＡｕメッキ層１を形成す
るようにしているのは、Ｎｉメッキ層２を大気中に直接
さらしてしまうと表面が酸化してはんだ濡れ性が悪化し
てしまうからである。
【００２３】本実施形態の電子部品の実装方法によれ
ば、Ｎｉ−Ａｕ処理により表面処理が行われたＰＣＢを
用いて電子部品の実装を行うようにしたため、銅箔３の
表面に形成されているＮｉメッキ層２がバリア層とな
り、Ｓｎ−Ｚｎ系はんだによりはんだ付けを行った場合
でも、接合強度を低下させる原因となるＣｕ−Ｚｎ反応
層の形成が防止される。そのため、Ｓｎ−Ｚｎ系はんだ
を用いて電子部品の実装を行った場合でも、接合強度の
低下を招くことがない。
ば、Ｎｉ−Ａｕ処理により表面処理が行われたＰＣＢを
用いて電子部品の実装を行うようにしたため、銅箔３の
表面に形成されているＮｉメッキ層２がバリア層とな
り、Ｓｎ−Ｚｎ系はんだによりはんだ付けを行った場合
でも、接合強度を低下させる原因となるＣｕ−Ｚｎ反応
層の形成が防止される。そのため、Ｓｎ−Ｚｎ系はんだ
を用いて電子部品の実装を行った場合でも、接合強度の
低下を招くことがない。
【００２４】本実施形態では、Ｎｉメッキ層２の酸化を
防止するための層としてＡｕメッキ層１を形成した場合
を用いて説明したが、本発明はこれに限定されるもので
はなく、Ｎｉメッキ層２を大気から保護して酸化を防止
することができ、かつはんだ濡れ性を確保することがで
きる他の金属により表面処理を行うようにした場合でも
同様に本発明を適用することができるものである。
防止するための層としてＡｕメッキ層１を形成した場合
を用いて説明したが、本発明はこれに限定されるもので
はなく、Ｎｉメッキ層２を大気から保護して酸化を防止
することができ、かつはんだ濡れ性を確保することがで
きる他の金属により表面処理を行うようにした場合でも
同様に本発明を適用することができるものである。
【００２５】
【発明の効果】以上説明したように、本発明によれば、
Ｎｉ−Ａｕ処理により表面処理が行われたＰＣＢを用い
て電子部品の実装を行うようにしたため、銅箔の表面に
形成されているＮｉメッキ層がバリア層となり、Ｓｎ−
Ｚｎ系はんだによりはんだ付けを行った場合でも、Ｃｕ
−Ｚｎ反応層の形成が防止され、Ｓｎ−Ｚｎ系はんだを
用いて電子部品の実装を行った場合でも、接合強度の低
下を招くことがないという効果を得ることができる。
Ｎｉ−Ａｕ処理により表面処理が行われたＰＣＢを用い
て電子部品の実装を行うようにしたため、銅箔の表面に
形成されているＮｉメッキ層がバリア層となり、Ｓｎ−
Ｚｎ系はんだによりはんだ付けを行った場合でも、Ｃｕ
−Ｚｎ反応層の形成が防止され、Ｓｎ−Ｚｎ系はんだを
用いて電子部品の実装を行った場合でも、接合強度の低
下を招くことがないという効果を得ることができる。
【図１】本実施形態の電子部品の実装方法によいて用い
られるＮｉ−Ａｕ処理が行われたＰＣＢの断面を示す図
である。
られるＮｉ−Ａｕ処理が行われたＰＣＢの断面を示す図
である。
【図２】電子部品をはんだを用いて実装するための電子
部品の実装方法の一例を示すフローチャートである。
部品の実装方法の一例を示すフローチャートである。
【図３】プリフラックス処理が行われたＰＣＢの断面を
示す図である。
示す図である。
１ Ａｕメッキ層 ２ Ｎｉメッキ層 ３ 銅箔 ４ フラックス層 １０ 基材 １０１〜１０９ ステップ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 五十嵐 誠 新潟県柏崎市大字安田7546番地 新潟日本 電気株式会社内 (72)発明者 田中 昭広 新潟県柏崎市大字安田7546番地 新潟日本 電気株式会社内 Ｆターム(参考） 4E351 AA01 BB01 BB23 BB24 BB33 BB35 CC06 DD04 DD06 DD19 GG15 5E319 AA03 AC01 AC18 BB02 CC22 GG03 GG20
Claims (5)
- 【請求項１】 Ｐｂが含まれていないＰｂフリーはんだ
を用いて電子部品をプリント配線基板に実装するための
電子部品の実装方法において、 電子部品を搭載するためのプリント配線基板として、配
線パターンを構成する銅箔表面にＮｉメッキ層を形成
し、該Ｎｉメッキ層の表面にＡｕメッキ層を形成するＮ
ｉ−Ａｕ処理による表面処理が行われたプリント配線基
板を用いることを特徴とする電子部品の実装方法。 - 【請求項２】 前記Ｐｂフリーはんだが、Ｓｎ−Ｚｎ系
はんだである請求項１記載の電子部品の実装方法。 - 【請求項３】 配線パターンを構成する銅箔表面にＮｉ
メッキ層を形成し、該Ｎｉメッキ層の表面にＡｕメッキ
層を形成するＮｉ−Ａｕ処理による表面処理が行われた
プリント配線基板。 - 【請求項４】 配線パターンを構成する銅箔表面にＮ
ｉメッキ層を形成し、該Ｎｉメッキ層の表面にＡｕメッ
キ層を形成するＮｉ−Ａｕ処理による表面処理が行われ
たプリント配線基板上に、Ｐｂが含まれていないＰｂフ
リーはんだを用いて電子部品が実装された実装構造体。 - 【請求項５】 前記Ｐｂフリーはんだが、Ｓｎ−Ｚｎ系
はんだである請求項４記載の実装構造体。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001166827A JP2002359459A (ja) | 2001-06-01 | 2001-06-01 | 電子部品の実装方法、プリント配線基板および実装構造体 |
| EP02011952A EP1272018A3 (en) | 2001-06-01 | 2002-05-29 | Method of mounting electronic parts with Sn-Zn solder free of Pb |
| TW091111428A TW590836B (en) | 2001-06-01 | 2002-05-29 | Method of mounting electronic parts with Sn-Zn solder free of Pb without reduction in bonding strength |
| US10/157,010 US20020179328A1 (en) | 2001-06-01 | 2002-05-30 | Method of mounting electronic parts with Sn-Zn solder free of Pb without reduction in bonding strength |
| KR1020020030713A KR20020092250A (ko) | 2001-06-01 | 2002-05-31 | 접합강도를 줄이지 않고 Ｐｂ 프리 Ｓｎ-Ｚｎ 솔더로전자부품들을 실장하기 위한 방법 |
| CN02122018A CN1389325A (zh) | 2001-06-01 | 2002-05-31 | 用无铅的锡锌焊料固定电子元件且不降低连接强度的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001166827A JP2002359459A (ja) | 2001-06-01 | 2001-06-01 | 電子部品の実装方法、プリント配線基板および実装構造体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002359459A true JP2002359459A (ja) | 2002-12-13 |
Family
ID=19009311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001166827A Pending JP2002359459A (ja) | 2001-06-01 | 2001-06-01 | 電子部品の実装方法、プリント配線基板および実装構造体 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20020179328A1 (ja) |
| EP (1) | EP1272018A3 (ja) |
| JP (1) | JP2002359459A (ja) |
| KR (1) | KR20020092250A (ja) |
| CN (1) | CN1389325A (ja) |
| TW (1) | TW590836B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100495184B1 (ko) * | 2002-12-02 | 2005-06-14 | 엘지마이크론 주식회사 | 테이프기판 및 그의 주석도금방법 |
| WO2005098931A1 (ja) * | 2004-04-01 | 2005-10-20 | Hitachi, Ltd. | サブマウントおよびその製造方法 |
| CN100384309C (zh) * | 2003-02-05 | 2008-04-23 | 松下电器产业株式会社 | 焊接方法、通过该焊接方法连接的元件和连接结构 |
| US7557453B2 (en) | 2005-11-04 | 2009-07-07 | Kabushiki Kaisha Toshiba | Semiconductor device, method of manufacturing a semiconductor device and substrate to be used to manufacture a semiconductor device |
| WO2018128433A1 (ko) * | 2017-01-06 | 2018-07-12 | 조인셋 주식회사 | 금속패드 인터페이스 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003198116A (ja) | 2001-12-28 | 2003-07-11 | Matsushita Electric Ind Co Ltd | はんだ付け方法および接合構造体 |
| DE602004029915D1 (de) * | 2003-08-26 | 2010-12-16 | Tokuyama Corp | Substrat zur bauelement-bondierung, bauelement-bondiertes substrat und herstellungsverfahren dafür |
| KR100722645B1 (ko) * | 2006-01-23 | 2007-05-28 | 삼성전기주식회사 | 반도체 패키지용 인쇄회로기판 및 그 제조방법 |
| CN101079342B (zh) * | 2007-05-28 | 2010-09-08 | 上海神沃电子有限公司 | 表面贴装型高分子esd保护元件及其制备方法 |
| CN101083163B (zh) * | 2007-05-29 | 2010-09-22 | 上海神沃电子有限公司 | 抗外界静电冲击的高分子保护元件 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2783093B2 (ja) * | 1992-10-21 | 1998-08-06 | 日本電気株式会社 | プリント配線板 |
| US5288951A (en) * | 1992-10-30 | 1994-02-22 | At&T Bell Laboratories | Copper-based metallizations for hybrid integrated circuits |
| TW251249B (ja) * | 1993-04-30 | 1995-07-11 | At & T Corp | |
| US5390080A (en) * | 1993-05-03 | 1995-02-14 | Motorola | Tin-zinc solder connection to a printed circuit board of the like |
| JPH08130227A (ja) * | 1994-10-31 | 1996-05-21 | World Metal:Kk | 半導体チップ、半導体チップの端子の形成方法及び半導体チップの接合方法 |
| KR100873835B1 (ko) * | 1997-02-28 | 2008-12-15 | 이비덴 가부시키가이샤 | 프린트배선판 및 그 제조방법 |
| JP3092603B2 (ja) * | 1998-11-02 | 2000-09-25 | 日本電気株式会社 | 半導体素子実装基板又は放熱板とその製造方法及び該基板又は放熱板と半導体素子との接合体 |
| JP4130508B2 (ja) * | 1999-01-22 | 2008-08-06 | 富士通株式会社 | 半田接合方法及び電子装置の製造方法 |
| US6437989B1 (en) * | 1999-07-10 | 2002-08-20 | Endress + Hauser Gmbh + Co. | Circuit board with an electronic component and a method for producing a connection between the circuit board and the component |
| JP3444245B2 (ja) * | 1999-09-03 | 2003-09-08 | 日本電気株式会社 | 無電解ニッケル／金メッキへのはんだ付け方法、配線構造体、回路装置及びその製造方法 |
-
2001
- 2001-06-01 JP JP2001166827A patent/JP2002359459A/ja active Pending
-
2002
- 2002-05-29 EP EP02011952A patent/EP1272018A3/en not_active Withdrawn
- 2002-05-29 TW TW091111428A patent/TW590836B/zh not_active IP Right Cessation
- 2002-05-30 US US10/157,010 patent/US20020179328A1/en not_active Abandoned
- 2002-05-31 KR KR1020020030713A patent/KR20020092250A/ko not_active Application Discontinuation
- 2002-05-31 CN CN02122018A patent/CN1389325A/zh active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100495184B1 (ko) * | 2002-12-02 | 2005-06-14 | 엘지마이크론 주식회사 | 테이프기판 및 그의 주석도금방법 |
| CN100384309C (zh) * | 2003-02-05 | 2008-04-23 | 松下电器产业株式会社 | 焊接方法、通过该焊接方法连接的元件和连接结构 |
| WO2005098931A1 (ja) * | 2004-04-01 | 2005-10-20 | Hitachi, Ltd. | サブマウントおよびその製造方法 |
| US7557453B2 (en) | 2005-11-04 | 2009-07-07 | Kabushiki Kaisha Toshiba | Semiconductor device, method of manufacturing a semiconductor device and substrate to be used to manufacture a semiconductor device |
| WO2018128433A1 (ko) * | 2017-01-06 | 2018-07-12 | 조인셋 주식회사 | 금속패드 인터페이스 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020179328A1 (en) | 2002-12-05 |
| TW590836B (en) | 2004-06-11 |
| CN1389325A (zh) | 2003-01-08 |
| KR20020092250A (ko) | 2002-12-11 |
| EP1272018A2 (en) | 2003-01-02 |
| EP1272018A3 (en) | 2004-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3846554B2 (ja) | 印刷用マスクおよび印刷方法、実装構造体およびこの実装構造体の製造方法 | |
| JP4181759B2 (ja) | 電子部品の実装方法および実装構造体の製造方法 | |
| JP2002359459A (ja) | 電子部品の実装方法、プリント配線基板および実装構造体 | |
| EP0999730A2 (en) | Lead-free solder process for printed wiring boards | |
| JP2008071779A (ja) | 実装構造体 | |
| JP4143280B2 (ja) | 実装構造体、該実装構造体の製造方法、印刷用マスク、および印刷方法 | |
| JP2001332851A (ja) | プリント配線板のランド部、プリント配線板の製造方法、及び、プリント配線板実装方法 | |
| JP2002359461A (ja) | 電子部品の実装方法および実装構造体、メタルマスク | |
| JP2002362003A (ja) | はんだペースト印刷方法およびはんだペースト印刷装置 | |
| JP2003209349A (ja) | 回路基板 | |
| JP2006313792A (ja) | プリント配線基板 | |
| JP2003069214A (ja) | 非鉛系はんだを用いる電子回路基板の製造方法 | |
| JP2836887B2 (ja) | 面実装型チップ部品の実装方法 | |
| JP2002158438A (ja) | 電子制御装置 | |
| JP2004055662A (ja) | はんだ付け方法とそのプリント配線板 | |
| KR100540044B1 (ko) | 표면실장부품 리워크용 납 조성물 | |
| JPH05259632A (ja) | プリント配線板およびその製造方法 | |
| JP2005296960A (ja) | 金属表面処理剤、金属表面処理方法、はんだ接合剤、はんだペースト及び半導体電子部品の実装方法 | |
| JP2002158430A (ja) | 回路基板及び半田付け方法 | |
| JPS63299855A (ja) | ハンダ付け方法 | |
| JP2000107887A (ja) | ソルダーペースト | |
| JP2005354096A (ja) | 電子部品の実装方法および実装構造体の製造方法 | |
| JP2002204056A (ja) | 半田付け用回路基板 | |
| JP2005057117A (ja) | はんだ付け方法および接合構造体ならびに電気／電子部品 | |
| JP2005311398A (ja) | 電子部品の実装方法および実装構造体、メタルマスク |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041207 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050216 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050629 |