JP2005354096A - 電子部品の実装方法および実装構造体の製造方法 - Google Patents
電子部品の実装方法および実装構造体の製造方法 Download PDFInfo
- Publication number
- JP2005354096A JP2005354096A JP2005211672A JP2005211672A JP2005354096A JP 2005354096 A JP2005354096 A JP 2005354096A JP 2005211672 A JP2005211672 A JP 2005211672A JP 2005211672 A JP2005211672 A JP 2005211672A JP 2005354096 A JP2005354096 A JP 2005354096A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- lead
- land
- solder
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】Pbを含むはんだでメッキされた狭ピッチリード付きの電子部品を実装する場合でも、電子部品のリードのはんだ付け強度の低下及び電子部品のリードの引き剥がれを防止する。
【解決手段】 メタルマスクの開口部の少なくとも1つは、開口部に対応するランド14の面積よりも大きくされ、開口部の面積を調整することで、リードをランド14にはんだ付けするはんだ総量に対する、リードから溶出するPbの割合を所定範囲に調整する。
【選択図】図1
【解決手段】 メタルマスクの開口部の少なくとも1つは、開口部に対応するランド14の面積よりも大きくされ、開口部の面積を調整することで、リードをランド14にはんだ付けするはんだ総量に対する、リードから溶出するPbの割合を所定範囲に調整する。
【選択図】図1
Description
本発明は、各種の電子部品をはんだ付けによりプリント配線基板(以下、PCB)に実装するための電子部品の実装方法に関し、特に、リフロー式はんだ付け方法を用いてPCBに電子部品を実装するための電子部品の実装方法および実装構造体の製造方法に関する。
従来から、電子部品をプリント配線基板(Printed Circuit Board:以下PCBと略す。)に実装するためにはんだ付けが用いられている。このように、電子部品をはんだを用いて実装するための電子部品の実装方法の一例を図2を参照して以下に説明する。ここでは、PCBの両面をそれぞれリフローによりはんだ付けを行う両面リフローの場合を用いて説明する。
先ず、PCBのランド部分だけ孔のあいたメタルマスクを用いてはんだペーストのランドへの印刷を行う(ステップ101)。次に、印刷したはんだペーストの上にチップ部品、QFP(Quad Flat Package)、SOP(Small Outline Package)等の表面実装部品を搭載する(ステップ102)。そして、表面実装部品を搭載したPCBを、高温のリフロー炉内を通過させることによりはんだペーストを融解させて表面実装部品の電極とPCBのランドとのはんだ付けを行う(ステップ103)。ここまでの工程によりPCBの片面の実装が終了するため、PCBを反転して未だ部品の実装が行われていない面を上に向ける(ステップ104)。
次に、ステップ101、102と同様の工程によりはんだペーストの印刷(ステップ105)、部品の搭載(ステップ106)を行った後に、リードを有する部品のスルーホール(T/H)への挿入を行う(ステップ107)。そして、ステップ103の工程と同様にしてPCBをリフロー炉内を通過させて部品のはんだ付けを行う(ステップ108)。最後に、リフロー炉の高温に耐えることができない部品を手はんだ付けして電子部品のPCBへの実装が終了する(ステップ109)。
図3は、はんだペースト印刷工程の概要を示す図である。図3(a)に示すように、PCB15の上には、PCB15のランド14に対応する位置に、ランド14と同寸大となるように予め設けられた開口部12を有するメタルマスク13が施されている。この工程では、メタルマスク13上ではんだ11を印刷スキージ10により回転、移動させる。すると、図3(b)に示すように、メタルマスク13の開口部12には、はんだ11が充填される。図3(c)に示すように、はんだ11が充填された後、メタルマスク13は、PCB15から取り除かれる。
図4は、QFPが実装されるPCBの構造を示す斜視図であり、図5は、そのPCBの上面図である。図4に示すように、QFPチップ1は、狭ピッチリード付きの電子部品であり、QFPチップ1の各リード2に対応する位置にはランド14がそれぞれ設けられている。また、PCB15の各ランド14上には、それぞれはんだ11が塗布されており、そのうえに、QFPチップ1の各リード2が搭載される。また、図5に示すように、ランド14の面積とメタルマスクの開口面積は同じになっている。
上記で説明した従来の電子部品の実装方法では、はんだ11としてSn(すず)−Pb(鉛)系はんだが一般的に使用されてきた。しかし、このSn−Pb系はんだには毒性を有する重金属であるPbが含まれているため、使用後の電子機器が適切に廃棄されない場合には、地球環境に悪影響を及ぼすという問題を有していた。そのため、近年では、このような問題を解決して環境汚染を未然に防ぐためにPbを含まないPbフリーはんだの使用が望まれている。
このPbフリーはんだとしては、Sn−Ag(銀)系はんだが広く知られている。このSn−Ag系はんだはAgの特性が安定しているため、Sn−Pb系はんだの代わりとして電子部品の実装のために使用しても従来と同程度の信頼性を確保することができる。しかし、Sn−Pb系はんだの融点が約183℃程度であるのに対して、Sn−Ag系はんだの融点は220℃程度と高くなってしまう。そのため、Sn−Pb系はんだを使用していた実装方法および設備をそのまま使用するのは困難であった。特に、一般的な電子部品の耐熱温度は約230℃程度であるため、融点が220℃にもなるSn−Ag系はんだをリフロー炉内で融解してはんだ付けを行った場合、電子部品の温度は場合によっては240℃以上にもなってしまう場合もあり得る。そのため、Sn−Ag系はんだを用いて電子部品の実装を行おうとした場合には、使用する各種の電子部品の耐熱温度を上げなければならないという問題が発生する。
このような融点が高いSn−Ag系はんだとは別のPbフリーはんだとして、Sn−Zn(亜鉛)系はんだがある。このSn−Zn系はんだの融点は197℃程度であるため、このSn−Zn系はんだを用いて電子部品の実装を行えば、従来の設備、電子部品をそのまま使用することができる。
はんだ11としてPbフリーのSn−Zn系のはんだを用いる場合、実装する電子部品のリードもPbフリーの材料でめっきされていれば、はんだ接合部の強度は十分に保たれる。
しかし、実装する電子部品が、QFPやSOPのような狭ピッチリード付きの電子部品であって、そのリードがPbを含むはんだでメッキされている電子部品をPCB15に実装する場合には、そのはんだに含まれるPbがリフロー工程時にランド界面に偏析し、さらに、2回目のリフロー工程時にPbの偏析が進んでランドの界面に低強度層が形成される。この低強度層は、後工程等によるPCB15の反り、ねじれ等による電子部品のリードのはんだ付け強度の低下及びリードの引き剥がれを助長するものである。特に、電子部品のコーナ部のリードには応力が集中するため、この部分のはんだ付け強度の低下及びリードの引き剥がれに対する対策が必要となる。
以上述べたように、従来、はんだペーストとしてPbフリーのSn−Zn系のはんだを用いていても、実装する電子部品がQFPやSOPのような狭ピッチリード付きの電子部品であって、そのリードがPbを含むはんだでメッキされている電子部品をPCBに実装する場合には、そのはんだに含まれるPbがリフロー工程時にランド界面に偏析して低強度層が形成される。この低強度層は、後工程等によるPCBの反り、ねじれ等による電子部品のコーナー部のリードのはんだ付け強度の低下及びリードの引き剥がれを助長する。
そこで、本発明は、Pbを含むはんだでメッキされた狭ピッチリード付きの電子部品を実装する場合でも、電子部品のコーナー部のリードのはんだ付け強度の低下及びリードの引き剥がれを防止することができる、電子部品の実装方法、実装構造体の製造方法を提供することを目的とする。
上記課題を解決するために、本発明の電子部品の実装方法では、Pbを含むはんだでメッキされた狭ピッチリード付きの電子部品の各リードを、前記各リードに対応する配列パターンで各ランドが形成されたプリント配線基板の前記各ランドにはんだ付けするための電子部品の実装方法であって、前記各ランドに対応する配列パターンで各開口部が形成されたメタルマスクを、前記各開口部が前記各ランド上にそれぞれ位置するように前記プリント配線基板上に配置するステップと、前記開口部にはんだペーストを充填するステップと、前記メタルマスクを取り除くステップと、前記各リードが前記はんだペーストにそれぞれ載るように前記電子部品を前記プリント配線基板上に搭載するステップと、前記はんだペーストのリフローにより前記各ランドに前記各リードをそれぞれはんだ付けするステップとを有する。また、前記メタルマスクの前記開口部の少なくとも1つは、該開口部に対応する前記ランドの面積よりも大きくされる。そして、前記開口部の面積を調整することで、前記リードを前記ランドにはんだ付けするはんだ総量に対する、前記リードから溶出するPbの割合を所定範囲に調整することを特徴とする。
本発明の電子部品の実装方法では、電子部品のリードに対応するメタルマスクの開口部の面積をランド部の面積よりも大きくすることによって、開口部に充填されるはんだペーストの量を増やす。こうすることによって、そのリードがPbを含むはんだでメッキされていても、そのリードをはんだ付けするはんだの総量に対するPbの割合を少なくすることができる。そのため、本発明の電子部品の実装方法は、Pbを含む低強度層による影響を軽減して電子部品のリードのはんだ付け強度及びリードの引き剥がれを防止することができる。
また、本発明の他の電子部品の実装方法では、前記電子部品のコーナー部近傍の端部に位置するリードにはんだ付けされるランドに対応するメタルマスクの開口部の面積を、当該ランドの面積よりも大きくする。
本発明の電子部品の実装方法では、応力が集中するコーナー部のランドに対応するメタルマスクの開口部の面積を、当該ランドの面積よりも大きくすることによって、リード間で発生するはんだブリッジの発生を抑制することができる。
以上述べたように、本発明の電子部品の実装方法では、電子部品のリードに対応するメタルマスクの開口部の面積をランドの面積よりも大きくすることによって、開口部に充填されるはんだペーストの量を増やす。こうすることによって、そのリードがPbを含むはんだでメッキされていても、そのリードをはんだ付けするはんだの総量に対するPbの割合を少なくすることができる。そのため、本発明の電子部品の実装方法は、Pbを含む低強度層による影響を軽減して電子部品のリードのはんだ付け強度の低下及びリードの引き剥がれを防止することができる。
また、本発明の電子部品の実装方法では、応力が集中するコーナー部のランドに対応するメタルマスクの開口部の面積を、当該ランドの面積よりも大きくすることによって、リード間で発生するはんだブリッジの発生を抑制することができる。
次に、本発明の一実施形態の電子部品の実装方法を図面を参照して詳細に説明する。本実施形態の電子部品の実装方法で用いられるはんだペーストは、PbフリーのSn−Zn系のはんだである。また、実装される電子部品は、各リードがPbを含むはんだでメッキされている0.4mmピッチ〜0.8mmピッチのQFPであるとする。
図1は、本実施形態の電子部品の実装方法を用いて作成される実装構造体の構造を示す上面図である。図1に示すように、QFPチップ1のコーナー部のリード2にはんだ付けされるランド14に対応するはんだ11の面積、すなわちメタルマスクの開口部の面積を、そのランド14の面積よりも大きくする。具体的には、QFPチップ1のコーナー部のリードに対応するはんだ11の幅、すなわちメタルマスクの開口部の幅を、ランド14の幅0.2〜0.4mmよりも、QFPチップ1のコーナー側に、0.1〜0.25mm広くし、メタルマスクの開口部の長さを、リードの長さ方向に、ランド14の長さより0.1〜0.2mm長くする。メタルマスクの開口部の面積を大きくする方向を、QFPチップ1のコーナー側とするのは、隣接するリード2との間にはんだブリッジを、発生させないようにするためである。
このようなメタルマスクの開口部の面積は、PCB15上で許容される範囲や、リード2のはんだメッキに含まれるPbの含有量によって、適宜決定されるものである。具体的には、メタルマスクの開口部の面積は、はんだの総量に対するPbの割合が1.0wt%以下となるような面積とするのが望ましく、0.9wt%以下となるような面積とするのがより望ましい。
本実施形態の電子部品の実装方法では、コーナー部のリードに対応するメタルマスクの開口部の面積をランド部の面積よりも大きくすることによって、開口部に充填されるはんだペーストの量を増やす。こうすることによって、そのリード2がPbを含むはんだでメッキされていても、そのリード2をはんだ付けするはんだの総量に対するPbの割合を少なくすることができる。そのため、本実施形態の電子部品の実装方法は、Pbを含む低強度層による影響を軽減し、応力が集中するQFPチップ1のコーナー部のリードのはんだ付け強度の低下及びリードの引き剥がれを防止することができる。
なお、コーナー部のリードだけでなく、他のリードに対応するメタルマスクの開口部の面積を広げてもよいが、この場合には、隣接するリード間ではんだブリッジが発生する恐れがあるため、本実施形態の電子部品の実装方法のように、はんだ11の面積に比較的自由度があり、応力が集中しやすいコーナー部のリードに対応するメタルマスクの開口部の面積だけを広げるのが望ましい。
なお、本実施形態の電子部品の実装方法は、はんだ付けする電子部品がSOPである場合にも同様に適用することができる。また、本実施形態の電子部品の実装方法では、さらに、QFPチップ1の少なくとも1つのリード2にはんだ付けされるランド14の面積を、他のランド14の面積より大きくしてもよい。例えば、QFPチップ1のコーナー部のランド14の面積を他のランド14の面積よりも大きくすることによって、QFPチップ1のコーナー部に対応するメタルマスクの開口部の面積をさらに大きくすることができるようになり、QFPチップ1のコーナー部のはんだ量をさらに多くして、本発明の効果を高めることができる。
1 QFPチップ
2 リード
10 印刷スキージ
11 はんだ
12 開口部
13 メタルマスク
14 ランド
15 プリント配線基板(PCB)
2 リード
10 印刷スキージ
11 はんだ
12 開口部
13 メタルマスク
14 ランド
15 プリント配線基板(PCB)
Claims (10)
- Pbを含むはんだでメッキされた狭ピッチリード付きの電子部品の各リードを、前記各リードに対応する配列パターンで各ランドが形成されたプリント配線基板の前記各ランドにはんだ付けするための電子部品の実装方法であって、
前記各ランドに対応する配列パターンで各開口部が形成されたメタルマスクを、前記各開口部が前記各ランド上にそれぞれ位置するように前記プリント配線基板上に配置するステップと、
前記開口部にはんだペーストを充填するステップと、
前記メタルマスクを取り除くステップと、
前記各リードが前記はんだペーストにそれぞれ載るように前記電子部品を前記プリント配線基板上に搭載するステップと、
前記はんだペーストのリフローにより前記各ランドに前記各リードをそれぞれはんだ付けするステップとを有し、
前記メタルマスクの前記開口部の少なくとも1つは、該開口部に対応する前記ランドの面積よりも大きくされ、
前記開口部の面積を調整することで、前記リードを前記ランドにはんだ付けするはんだ総量に対する、前記リードから溶出するPbの割合を所定範囲に調整する電子部品の実装方法。 - 前記電子部品のコーナー部近傍の端部に位置する前記リードがはんだ付けされる前記ランドに対応する前記開口部の面積が、該ランドの面積よりも大きくされた前記メタルマスクを使用する請求項1に記載の電子部品の実装方法。
- 1つの前記電子部品の複数の前記リードがはんだ付けされる複数の前記ランドの少なくとも1つの面積が、他の前記ランドの面積よりも大きくされた前記プリント配線基板を使用する請求項1または2に記載の電子部品の実装方法。
- 前記はんだペーストとして、Pbを含まないSn−Zn系のはんだを使用する請求項1から3のいずれか1項記載の電子部品の実装方法。
- 前記電子部品は、QFPである請求項1から4のいずれか1項記載の電子部品の実装方法。
- 前記電子部品は、SOPである請求項1から4のいずれか1項記載の電子部品の実装方法。
- Pbを含むはんだでメッキされた狭ピッチリード付きの電子部品の各リードが、前記各リードに対応する配列パターンで各ランドが形成されたプリント配線基板の前記各ランドにはんだ付けされた実装構造体の製造方法であって、
前記各ランドに対応する配列パターンで各開口部が形成され、前記リードを前記ランドにはんだ付けするはんだ総量に対する、前記リードから溶出するPbの割合を調整するために、前記はんだ総量を調整するメタルマスクを、前記各開口部が前記各ランド上にそれぞれ位置するように前記プリント配線基板上に配置するステップと、
前記開口部にはんだペーストを充填するステップと、
前記メタルマスクを取り除くステップと、
前記各リードが前記はんだペーストにそれぞれ載るように前記電子部品を前記プリント配線基板上に搭載するステップと、
前記はんだペーストのリフローにより前記各ランドに前記各リードをそれぞれはんだ付けするステップとを有し、
前記メタルマスクの前記開口部の少なくとも1つは、該開口部に対応する前記ランドの面積よりも大きくされている、実装構造体の製造方法。 - 前記はんだペーストとして、Pbを含まないSn−Zn系のはんだを使用する請求項7に記載の実装構造体の製造方法。
- 前記電子部品は、QFPである請求項7または8に記載の実装構造体の製造方法。
- 前記電子部品は、SOPである請求項7または8に記載の実装構造体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005211672A JP2005354096A (ja) | 2005-07-21 | 2005-07-21 | 電子部品の実装方法および実装構造体の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005211672A JP2005354096A (ja) | 2005-07-21 | 2005-07-21 | 電子部品の実装方法および実装構造体の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001167023A Division JP4181759B2 (ja) | 2001-06-01 | 2001-06-01 | 電子部品の実装方法および実装構造体の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005354096A true JP2005354096A (ja) | 2005-12-22 |
Family
ID=35588221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005211672A Pending JP2005354096A (ja) | 2005-07-21 | 2005-07-21 | 電子部品の実装方法および実装構造体の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005354096A (ja) |
-
2005
- 2005-07-21 JP JP2005211672A patent/JP2005354096A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3846554B2 (ja) | 印刷用マスクおよび印刷方法、実装構造体およびこの実装構造体の製造方法 | |
JP4181759B2 (ja) | 電子部品の実装方法および実装構造体の製造方法 | |
TWI395300B (zh) | 通孔焊接構造 | |
JP4211828B2 (ja) | 実装構造体 | |
JP2007251053A (ja) | 半導体装置の実装構造及びその実装構造の製造方法 | |
JP2009283628A (ja) | 半導体素子実装方法 | |
JP2002359459A (ja) | 電子部品の実装方法、プリント配線基板および実装構造体 | |
JP2009277777A (ja) | はんだボール搭載方法及び電子部品実装用部材 | |
JP4143280B2 (ja) | 実装構造体、該実装構造体の製造方法、印刷用マスク、および印刷方法 | |
KR100488222B1 (ko) | 실장 구조체의 제조 방법, 실장 구조체, 및 금속 마스크 | |
WO2005072032A1 (ja) | 回路基板、回路基板の実装構造および回路基板の実装方法 | |
JP2005354096A (ja) | 電子部品の実装方法および実装構造体の製造方法 | |
JP2005159102A (ja) | 配線基板及びその製造方法 | |
JP2003249746A (ja) | プリント基板 | |
JP2006313792A (ja) | プリント配線基板 | |
JP2005311398A (ja) | 電子部品の実装方法および実装構造体、メタルマスク | |
JP2008218483A (ja) | 半導体装置及びその製造方法 | |
JP2006210707A (ja) | 電子部品実装回路基板の製造方法 | |
JP2004055662A (ja) | はんだ付け方法とそのプリント配線板 | |
JP2836887B2 (ja) | 面実装型チップ部品の実装方法 | |
JP2009076632A (ja) | プリント配線板の部品取付部構造及びその製造方法 | |
JP2003069214A (ja) | 非鉛系はんだを用いる電子回路基板の製造方法 | |
JP2004311679A (ja) | はんだ付け方法とそのプリント配線板 | |
JP2005311394A (ja) | 実装構造体、該実装構造体の製造方法、印刷用マスク、および印刷方法 | |
JP2006286899A (ja) | プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Effective date: 20060220 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |