JP2002158430A - 回路基板及び半田付け方法 - Google Patents

回路基板及び半田付け方法

Info

Publication number
JP2002158430A
JP2002158430A JP2000349349A JP2000349349A JP2002158430A JP 2002158430 A JP2002158430 A JP 2002158430A JP 2000349349 A JP2000349349 A JP 2000349349A JP 2000349349 A JP2000349349 A JP 2000349349A JP 2002158430 A JP2002158430 A JP 2002158430A
Authority
JP
Japan
Prior art keywords
lead
circuit board
soldering
foot insertion
insertion mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000349349A
Other languages
English (en)
Inventor
Mitsuhisa Nakai
満久 中井
Keiichi Kuriyama
啓一 栗山
Shiro Maeda
志朗 前田
Atsushi Kobayashi
淳 小林
Yoshinao Nakamoto
善直 中本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000349349A priority Critical patent/JP2002158430A/ja
Publication of JP2002158430A publication Critical patent/JP2002158430A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Molten Solder (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 鉛を含有しない半田材料によって半田付けを
行う場合に、リード足挿入実装部品と両面表面実装部品
混載の回路基板であっても良好な鉛フリー半田付けを提
供することを目的とする。 【解決手段】 両面に導電部分が設けられる回路基板1
1の両面に表面実装部品(SMD)13を、またリード
足挿入実装部品(LMD)15をいずれか一方の面に実
装して成る回路基板において、表面実装部品13及びリ
ード足挿入実装部品15と回路基板11の導電部部分の
接合を鉛を含有しない半田材料を用いて全てフロー半田
付けによって行うことを特長とする半田付けにおいて、
リード足挿入実装部品を配設する側の表面実装部品半田
付けの際に、リード足挿入実装部品半田付けランドのマ
スキング17を施して行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、鉛を含有しない半
田材料を用いた回路基板の半田付け方法とこれに適した
回路基板に関する。
【0002】
【従来の技術】従来から、電子制御装置の回路基板と基
板上の電子部品は、錫−鉛が主成分である共晶半田と呼
ばれる材料で接合するのが一般的であった。半田材料中
の鉛は接合時の溶融点を下げると共に流動性及び濡れ性
を改善する重要な役割を果たしている。しかし、鉛が毒
性の強い重金属であるために、環境保護の観点から半田
材料に含有される鉛ついて関心が高まっており、電子制
御装置が廃棄された後、酸性雨等によって半田中の鉛が
土壌に溶出して地下水を汚染し、環境破壊につながる危
険性が指摘されている。このため、鉛を含有しない半田
材料(以下、鉛フリー半田)の開発と、半田付け工法の
確立にが急がれている。
【0003】以下、図6を用いて鉛を含有する共晶半田
による従来技術について説明する。回路基板にリード足
挿入実装部品部品と両面に表面実装部品を実装している
電子制御装置半田付け工程について順を追って説明す
る。図6−1のようにまずクリーム半田をP板上に印刷
工法等を用いて塗布する。この後表面実装部品を実装し
(図6−2)、次に加熱工程で前記クリーム半田を溶融
させてA面側の半田付けを完了する。この加熱による半
田工程がリフロー工法である。次にP板を反転させて残
るB面に熱硬化性の接着剤を塗布する(図6−4)。こ
れにB面側の表面実装部品を実装して加熱工程を経て接
着剤を硬化させる(図6−5)。P板を再度反転させて
リード足挿入実装部品を実装する(図6−7)。前記の
B面側の表面実装部品は接着剤で固定されているため落
下することはない。この状態で半田噴流槽を通過させる
フロー工法を実施して表面実装部品とリード足挿入実装
部品を同時に半田付けする。リード足挿入実装部品と両
面に表面実装部品を混載する電子制御装置の半田付けは
以上の工程を経て完了するのが一般的な方法である。と
ころが、鉛を含有しない半田によってこの形態の電子制
御装置を半田付けするには次の課題が発生している。
【0004】
【発明が解決しようとする課題】鉛フリー半田の場合、
溶融温度の上昇を抑制しながらも接合強度を確保するた
め に多種の金属組成が検討されている。さらに最適組
成と工法のマッチングが求められる。一例としてリフロ
ー工法用鉛フリー半田のSn(錫)−Ag(銀)−Bi
(ビスマス)系の材料では、溶融温度は約210℃であ
る。一方、フロー工法用の、Sn−Cu(銅)系半田で
は220℃である。いずれも従来のSn−Pb(鉛)共
晶半田が183℃であるのに対して、溶融温度が大きく
異なる結果となっているが、リフロー工法、フロー工法
とも其々の工法に限定すれば最適な鉛フリー半田材料を
用いることによって工法の確立が可能となっている。し
かし、前記のリード足挿入実装部品と両面表面実装部品
混載の電子制御装置においては、図6−8でフロー半田
を実施する際、先に実装を完了しているA面側表面実装
部品のリフロー半田の融点が低いために、フローの熱に
よってリフロー半田が再溶解して、部品の位置ズレ、部
品立ち、不良半田を発生させることになり、混載された
回路基板に対しては従来工法が実施できないことが大き
な課題となっている。
【0005】本発明は、上記のような従来の問題を解決
するものであり、混載の回路基板であっても良好な鉛フ
リー半田付けを提供することを目的とする。
【0006】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、両面に導電部分が設けられる基材に表面
実装部品(以下、表面実装部品)を基材の両面に実装
し、かつリード足挿入実装部品(以下、リード足挿入実
装部品)を一方の面に実装して成る回路基板で、前記表
面実装部品及びリード足挿入実装部品と前記基材の導電
部分の接合を鉛を含有しない半田材料(以下、鉛フリー
半田)を用いて全てフロー半田付けによって行う工程に
おいて、リード足挿入実装部品部品側の半田付けランド
をマスキングすることを特徴とする半田付け方法をと
る。
【0007】このような方法によれば、全てをフロー半
田工法で実現するにあたって、一回目の表面実装部品部
品のフロー半田付けの際に後工程実装のリード足挿入実
装部品用穴に半田が充填されるのを防止することができ
る。
【0008】また、リード足挿入実装部品部品側の半田
付けランドを金属カバーでマスキングすることを特徴と
する半田付け方法をとる。
【0009】上記のような方法によれば、全てをフロー
半田工法で実現するにあたって、一回目の表面実装部品
部品のフロー半田付けの際に後工程実装のリード足挿入
実装部品用穴に半田が充填されるのを防止することがで
き、これを金属カバーで行うために再使用が可能でラン
ニングコストを抑制することができる。
【0010】また、両面に導電部分が設けられる基材に
表面実装部品(以下、表面実装部品)を基材の両面に実
装し、かつリード足挿入実装部品(以下、リード足挿入
実装部品)を一方の面に実装して成る回路基板で、前記
表面実装部品及びリード足挿入実装部品と前記基材の導
電部部分の接合を鉛フリー半田を用いて全てフロー半田
付けによって行う工程に用いるリード足挿入実装部品部
品の挿入穴にスルーホール加工が無く、上面と下両の導
電部分間の電気的接続をビアホールによって行うことを
特徴として回路基板を構成する。
【0011】上記のような回路基板によれば、全てをフ
ロー半田工法で実現するにあたって、一回目の表面実装
部品部品のフロー半田付けの際に後工程実装のリード足
挿入実装部品用穴に半田が充填されるのを防止すること
ができる。回路基板にスルーホールを設けないので、工
法上の特別な措置は不要であり、製造コストを低減する
ことが可能である。
【0012】また、リード足挿入実装部品部品の挿入穴
にスルーホール加工が無く、上面と下面の導電部分間の
電気的接続をジャンパーワイヤーによって行うことを特
徴として回路基板を構成する。
【0013】上記のような回路基板によれば、全てをフ
ロー半田工法で実現するにあたって、一回目の表面実装
部品部品のフロー半田付けの際に後工程実装のリード足
挿入実装部品用穴に半田が充填されるのを防止すること
ができる。回路基板にビアホールを設けないので、基板
生産時のメッキ工程が削減でき、工法上の特別な措置も
不要であり、さらにトータルコストを低減することがで
きる。
【0014】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態について説明する。従来例を示した図6と
同一構成のものは、同一番号を付して説明する。
【0015】(実施の形態1)図1は、本発明の実施の
形態1に係る半田付け工法を示している。以下、図1を
もとに、順を追って説明する。
【0016】図1−1に示すように、回路基板11のリ
ード足挿入実装部品(LMD)15の実装穴24に耐熱
性の樹脂を塗布してマスキング17を形成する。このマ
スキング17は回路基板自体の生産工程で予め形成され
ていても良い。次に、図1−2のように表面実装部品
(SMD)13の実装位置に熱硬化性の接着剤14を塗
布する。この後表面実装部品13を実装し(図1−
3)、次に加熱工程を経て接着剤14を硬化させる(図
1−4)。次いで回路基板11を反転させて、半田噴流
槽16を通過させるフロー工程を実施し、表面実装部品
13を半田付けする(図1−5)。表面実装部品13は
接着剤14で固定されているため、回路基板11の反転
に対して容易に落下することはなく、上記のマスキング
17によってリード足挿入実装部品の実装穴24に半田
の充填は発生しない。以上でA面の半田付けが完了す
る。(図1−6)。次にB面の表面実装部品実装位置に
熱硬化性の接着剤14を塗布する(図1−7)。この後
表面実装部品13を実装し、加熱工程を経て接着剤を硬
化させる(図1−8、9)。次に、再度回路基板11を
反転させ、マスキング17を除去してリード足挿入実装
部品15を実装する(図1−10)。そしてフロー工法
を実施してB面の表面実装部品13、リード足挿入実装
部品15の足部を一括して半田付けを実施する(図1−
11、12)。リード足挿入実装部品と両面に表面実装
部品を混載する電子制御装置の半田付けは以上の工程を
経て全ての部品をフロー半田付けによって完了すること
ができる。
【0017】鉛フリーの半田材料としてSn−Cu系半
田の場合、融解温度が220℃と高い特性を利用するこ
とにより、図1−11のフロー半田付けの際にもA面表
面実装部品の半田が再融解することが無く、前述の従来
工法時のような不具合を発生することなく安定した鉛フ
リー半田を実現することができる。
【0018】(実施の形態2)図2は、本発明の実施の
形態2に係る半田付け工法を示している。図2−4のフ
ロー半田付け工程において、リード足挿入実装部品15
周辺を金属カバー18で覆い半田噴流槽16を通過させ
る。これによって、リード足挿入実装部品実装穴24へ
の半田の充填を避けることができる。その他の工程は実
施の形態1と同様のため説明を省略する。金属カバー1
8は耐熱性があり、繰り返し使用が可能で工程上のラン
ニングコストを抑制することができる。
【0019】(実施の形態3)図3は、本発明の実施の
形態3に係る回路基板の構成概要及びその要部について
示している。これを用いて、工程上の負荷を増加させず
にリード足挿入実装部品及び両面表面実装部品混載回路
基板の鉛フリー半田を実現するための回路基板について
説明する。
【0020】図3(a)は回路基板の断面図を示してい
る。図3(b)に示す部品実装する前の状態の従来の回
路基板においては、A面とB面間の導通を形成する場合
に、リード足挿入実装部品15の実装穴24をスルーホ
ール加工して導体を形成するのが一般的である。本実施
の形態では、図3(c)に示すように同内容を実現する
にあたってはリード足挿入実装部品15の実装穴24は
スルーホール加工せず、ビアホール23によって導通を
形成するものである。ビアホールは銅メッキ等によって
穴の内面に導体を形成して両面の導通を得るもので、ビ
アホール自体にリード足挿入実装部品15を挿入をする
ものではない。上記リード足挿入実装部品15の実装穴
24はスルーホール加工を施さないためにA面表面実装
部品フロー半田付け時にリード足挿入実装部品実装穴2
4への半田の充填が発生しない。
【0021】上記のような回路基板によれば、工法上の
特別な措置は不要となり、製造コストを低減することが
可能である。
【0022】(実施の形態4)図4は、本発明の実施の
形態4に係る回路基板の構成概要及びその要部について
示している。上記のように回路基板11の両面間の導通
を形成する場合に、本実施の形態では、図4(c)に示
すように、リード足挿入実装部品15の実装穴24はス
ルーホール加工せず、両面に半田付けランドを持つジャ
ンパー19によって導通を形成するものである。
【0023】本実施の形態の回路基板を用いた半田付け
方法を図5に示す。上記の実施の形態1及び2の説明と
重複する部分は説明を省略する。図5−4でジャンパー
19を実装しA面表面実装部品のフロー工程でジャンバ
ー19のA面ランドに半田付けを行う。この際、他のリ
ード足挿入実装部品15にはA面ランドが無いために実
装穴が半田で充填されることは無い。以下、B面の実装
及び半田付けについては、説明を省略する。
【0024】上記のような回路基板によれば、全てをフ
ロー半田工法で実現するにあたって、工法上の特別な措
置をとらなくとも一回目の表面実装部品部品のフロー半
田付けの際に後工程実装のリード足挿入実装部品用穴に
半田が充填されるのを防止することができる。この実施
の形態によれば、回路基板にビアホールを設けないので
基板生産時のメッキ工程が削減でき、さらにトータルコ
ストを低減することができる。
【0025】
【発明の効果】以上のように本発明の半田付け方法によ
れば、リード足挿入実装部品と両面表面実装部品の混載
の場合であっても半田付けを全てフロー半田工法で行う
ことが可能となり、鉛フリー半田材料と工法の一致が図
れるため、安定した品質の鉛フリーはんだ付けを行うこ
とができる。また、リフローはんだ付けの新たな設備導
入の必要が無く設備投資費用を削減することができる。
【0026】また、金属カバーを再利用することによっ
て、生産工程でのコストを抑制すると共にマスキング廃
材の発生を無くすことができ、鉛フリー化と合わせて環
境対応を図ることができる。
【0027】また、リード足挿入実装部品部品の挿入穴
にスルーホール加工が無く、上面と下両の導電部分間の
電気的接続をビアホールによって行うことを特徴とする
回路基板によれば、ストリップマスクや金属パレットが
必要無く、生産工程上の特別な措置が不要となるため、
さらに経済的である。
【0028】また、リード足挿入実装部品部品の挿入穴
にスルーホール加工が無く、上面と下面の導電部分間の
電気的接続をジャンパーワイヤーによって行うことを特
徴とする回路基板によれば、P板生産上のバイアホール
加工工程が削減できるので、更にトータルコストを削減
することがでる。
【0029】また、以上の半田付け方法は、リード足挿
入実装部品を有さない両面表面実装部品の回路基板に対
しても両面共にフロー半田付けを行う形で適用すること
が可能である。
【図面の簡単な説明】
【図1】本発明の実施の形態1に係る半田付け工法説明
【図2】本発明の実施の形態2に係る半田付け工法説明
【図3】(a)本発明の実施の形態3に係る回路基板概
要図 (b)従来例での(a)の要部拡大図 (c)実施の形態2での(a)の要部拡大図
【図4】(a)本発明の実施の形態4に係る回路基板概
要図 (b)従来例での(a)の要部拡大図 (c)実施の形態2での(a)の要部拡大図
【図5】本発明の実施の形態4に係る半田付け工法説明
【図6】従来技術の半田付け工法説明図
【符号の説明】
11 回路基板 12 クリーム半田 13 表面実装部品(面実装部品:SMD) 14 接着剤 15 リード足挿入実装部品(リード足挿入実装部品:
LMD) 16 半田噴流槽 17 マスキング 18 金属カバー 19 ジャンパー 20 半田付けランド 21 導電体(パターン) 23 ビアホール 24 LMDの実装穴
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) B23K 1/08 B23K 1/08 Z H05K 3/40 H05K 3/40 H // B23K 101:42 B23K 101:42 (72)発明者 前田 志朗 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 小林 淳 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 中本 善直 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 4E080 AA01 AB03 DB03 5E317 AA24 CC15 CD27 GG17 5E319 AA02 AA03 AB01 AB05 AC01 AC11 BB01 CC23 CC28 CD06 CD07 CD28 GG15

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 両面に導電部分が設けられる基材に表面
    実装部品を基材の両面に実装し、かつリード足挿入実装
    部品を一方の面に実装して成る回路基板で、前記表面実
    装部品及びリード足挿入実装部品と前記基材の導電部分
    の接合を鉛を含有しない半田材料を用いて全てフロー半
    田付けによって行う工程において、リード足挿入実装部
    品部品側の半田付けランドをマスキングすることを特徴
    とする回路基板の半田付け方法。
  2. 【請求項2】 リード足挿入実装部品部品側の半田付け
    ランドを金属カバーでマスキングすることを特徴とする
    前記請求項1記載の回路基板の半田付け方法。
  3. 【請求項3】 両面に導電部分が設けられる基材に表面
    実装部品を基材の両面に実装し、かつリード足挿入実装
    部品を一方の面に実装して成る回路基板で、前記表面実
    装部品及びリード足挿入実装部品と前記基材の導電部部
    分の接合を鉛フリー半田を用いて全てフロー半田付けに
    よって行う工程に用いるリード足挿入実装部品部品の挿
    入穴にスルーホール加工が無く、上面と下両の導電部分
    間の電気的接続をビアホールによって行うことを特徴と
    する回路基板。
  4. 【請求項4】 両面に導電部分が設けられる基材に表面
    実装部品を基材の両面に実装し、かつリード足挿入実装
    部品を一方の面に実装して成る回路基板で、前記表面実
    装部品及びリード足挿入実装部品と前記基材の導電部部
    分の接合を鉛を含有しない半田材料を用いて全てフロー
    半田付けによって行う工程に用いるリード足挿入実装部
    品部品の挿入穴にスルーホール加工が無く、上面と下面
    の導電部分間の電気的接続をジャンパーワイヤーによっ
    て行うことを特徴とする回路基板。
JP2000349349A 2000-11-16 2000-11-16 回路基板及び半田付け方法 Pending JP2002158430A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000349349A JP2002158430A (ja) 2000-11-16 2000-11-16 回路基板及び半田付け方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000349349A JP2002158430A (ja) 2000-11-16 2000-11-16 回路基板及び半田付け方法

Publications (1)

Publication Number Publication Date
JP2002158430A true JP2002158430A (ja) 2002-05-31

Family

ID=18822771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000349349A Pending JP2002158430A (ja) 2000-11-16 2000-11-16 回路基板及び半田付け方法

Country Status (1)

Country Link
JP (1) JP2002158430A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101553092B (zh) * 2009-05-19 2012-05-23 北京遥测技术研究所 一种有铅元器件和无铅元器件混装印制电路板的焊接方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101553092B (zh) * 2009-05-19 2012-05-23 北京遥测技术研究所 一种有铅元器件和无铅元器件混装印制电路板的焊接方法

Similar Documents

Publication Publication Date Title
KR100530965B1 (ko) 인쇄용 마스크, 이를 이용한 솔더 페이스트 인쇄 방법, 표면실장 구조체, 및 그의 제조 방법
JP2002374051A (ja) 回路基板及び該回路基板の実装方法並びに該回路基板を用いた電子機器
WO2006041068A1 (ja) 電子部品の実装方法
JP2004179615A (ja) はんだ接続構造および電子部品のはんだ接続方法
CA2214130C (en) Assemblies of substrates and electronic components
KR100483394B1 (ko) 고확실성을 가진 전자부품 패키징 방법
EP0999730A2 (en) Lead-free solder process for printed wiring boards
JP2854782B2 (ja) 電子部品の固定方法、回路基板の製造方法及び回路基板
US20040188502A1 (en) Metal mask and method of printing lead-free solder paste using same
JP2002359459A (ja) 電子部品の実装方法、プリント配線基板および実装構造体
EP0104565B1 (en) Mounting of electronic components on printed circuit boards
JP4259445B2 (ja) 半田ペーストおよび半田接合方法
JP2002158430A (ja) 回路基板及び半田付け方法
JP2002368403A (ja) 実装構造体、該実装構造体の製造方法、印刷用マスク、および印刷方法
JP2002359461A (ja) 電子部品の実装方法および実装構造体、メタルマスク
JP2646688B2 (ja) 電子部品の半田付け方法
JP2007305904A (ja) 電極端子の固定構造およびその固定方法
JP2002158438A (ja) 電子制御装置
JP2002158436A (ja) 回路基板の半田付け方法
JPS63299855A (ja) ハンダ付け方法
JPH05259632A (ja) プリント配線板およびその製造方法
KR100540044B1 (ko) 표면실장부품 리워크용 납 조성물
JP2003174252A (ja) 回路基板と電子部品との接合方法
JP2003174254A (ja) 鉛フリーはんだを用いた回路基板への電子部品の接合方法
JP2003069214A (ja) 非鉛系はんだを用いる電子回路基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040909

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061128

A02 Decision of refusal

Effective date: 20070327

Free format text: JAPANESE INTERMEDIATE CODE: A02