KR100483394B1

KR100483394B1 - 고확실성을 가진 전자부품 패키징 방법

Info

Publication number: KR100483394B1
Application number: KR10-2002-0030477A
Authority: KR
Inventors: 사까이히로시; 스즈끼모또지; 이가라시마꼬또; 다나까아끼히로
Original assignee: 닛본 덴끼 가부시끼가이샤
Priority date: 2001-06-01
Filing date: 2002-05-31
Publication date: 2005-04-18
Also published as: EP1263271A2; US20020185304A1; EP1263271A3; JP2002359462A; TW546997B; CN1392761A; US6929973B2; KR20020092227A; CN1217563C; JP4181759B2

Abstract

땜납으로 도금된 리드가 좁은 피치로 구비된 전자 부품은 상기 리드에 대응하는 배치 패턴으로 랜드가 형성된 인쇄 회로 기판 상에서 리드를 랜드에 납땜함으로써 패키지된다. 패키징할 경우, 땜납 페이스트는 랜드의 영역보다 큰 랜드의 영역 상으로 프린트된다. 그 후 리드는 이 땜납 페이스트 상에 위치되고, 상기 땜납 페이스트는 리드를 랜드 상으로 납땜하기 위하여 재용융된다.

Description

고확실성을 가진 전자부품 패키징 방법 {A METHOD OF PACKAGING ELECTRONIC COMPONENTS WITH HIGH RELIABILITY}

본 발명은 납땜에 의하여 다양한 타입의 전자 부품을 인쇄 회로 기판(이하, "PCB")에 부착하는 방법에 관한 것으로서, 특히 재용융 납땜법(reflow soldering method)을 사용하여 전자 부품을 PCB 상에 장착하는 방법에 관한 것이다.

종래에는, 납땜은 PCB 상에 전자 부품을 장착하는 방법으로서 사용되어 왔다. 도1을 참조하여, 땜납을 사용하여 전자 부품을 장착하는 방법을 아래에 설명한다. 본 명세서에 설명된 예는 재용융이 PCB의 양면에 땜납을 도포하도록 수행되는 양면 재용융에 관련된다.

땜납 페이스트는 우선 PCB에 구비된 랜드 상에 프린트된다[단계(101)]. 이 프린트 공정은 도2a 내지 도2c에 도시되어 있다.

이 공정에서, 금속 마스크(13)는 도2a에 도시된 바와 같이 우선 PCB(15) 상에 배치된다. 랜드(14)와 동일한 치수의 개구부(12)가 PCB 상에 구비된 랜드의 배치 패턴에 대응하는 배치 패턴으로 금속 마스크(13)에 형성된다. 그 후 금속 마스크(13)는 금속 마스크(13)의 개구부가 각각 PCB(15)의 랜드(14) 상으로 위치되도록 배치된다.

그 후 땜납(11)이 프린트 스퀴지(squeegee; 10)에 의해 롤링되고 금속 마스크(13)를 가로지름에 따라, 금속 마스크(13)의 개구부(12)는 도2b에 도시된 것처럼 땜납(11)으로 채워진다. 땜납(11)으로 개구부(12)가 충전된 후, 금속 마스크(13)는 도2c에 도시된 것처럼 PCB(15)로부터 제거된다. 땜납 페이스트는 이렇게 랜드 상에 프린트된다.

다음으로, 칩 부품, 특히 QFP(Quad Flat Package) 또는 SOP(Small Outline Package)와 같은 표면장착식 부품이 프린트된 땜납 페이스트 상에 장착된다 [단계(102)]. 도3은 상기 PCB(15) 상에 장착된 때의 PCB(15) 및 QFP 칩(1)의 사시도이고, 도4는 랜드(14)가 형성된 상기 PCB(15) 영역의 평면도이다.

QFP 칩(1)에는 좁은 피치로 복수의 리드(2)가 구비된다. PCB(15)의 랜드(14)는 리드(2)에 대응하는 위치에 구비된다. 땜납(11)은 앞서 설명한 단계(101)에서 랜드(14)에 도포된다. 땜납(11)은 도4에서 도시된 것처럼 금속 마스크(13)를 사용하는 프린팅에 의해 랜드(14)와 동일한 면적을 가지는 영역에 도포되는데, 여기에는 랜드(14)와 동일한 치수를 가지는 개구부(12)가 상기에서 설명한 바와 같이 형성되었다. QFP 칩(1)은 각각의 리드(2)가 땜납(11)이 도포된 각 영역에 놓여지도록 장착된다.

표면장착식 부품이 적재된 PCB가 고온 재용융 노(furnace)를 통과함에 따라, 땜납 페이스트는 용융되고 표면장착식 부품의 리드는 PCB의 랜드로 납땜된다 [단계(103)]. 이 지점까지의 공정은 PCB의 일측면의 패키징을 완료한다. 다음으로 PCB는 부품이 패키지되지 않은 측면이 상방으로 향하도록 역전된다[단계(104)].

다음으로 단계(101) 및 단계(102)에서와 같이 땜납 페이스트가 프린트되고 [단계(105)] 부품들이 장착된다[단계(106)]. 다음으로, 리드가 PCB에 형성된 관통 구멍(through hole; T/H)을 통과하여 장착되도록 구성된 부품인 관통구멍식(T/H) 부품이 장착된다[단계(107)]. 그 후 상기 PCB는 부품들을 납땜하기 위하여 단계(103)에서와 같이 재용융 노를 통과한다[단계(108)]. 마지막으로, 재용융 노의 고온을 견딜 수 없는 부품들은 수작업으로 납땜됨에 따라[단계(109)], PCB에 전자 부품을 패키징하는 작업이 완료된다.

상기에서 설명한 전자 부품을 패키징하는 종래의 방법에서는, 대체로 주석-납계 땜납이 땜납(11)으로 사용된다. 그러나, 이 주석-납계(Sn-Pb) 땜납은 유독성 중금속인 납을 함유하고 있고, 이는 사용한 전자 부품을 부적절하게 처분함으로써 지구 환경을 손상시키는 문제점을 발생시킨다. 이러한 문제점에 대한 해결책으로서, 최근에는 환경 오염을 방지하기 위하여 무연(lead-free) 땜납의 사용이 바람직하게 되었다.

주석-은계(Sn-Ag) 땜납은 이러한 무연 땜납으로서 공지되어 있다. 은의 안정성으로 인하여, 전자 부품의 패키징에 주석-납계 땜납 대신에 이 주석-은계 땜납을 사용하게 되면 종래 기술에서와 동일한 수준의 확실성을 유지하면서 전자 부품을 패키징할 수 있게 된다. 그러나, 주석-은계 땜납의 용융점은 약 220℃인데, 이는 약 183℃인 주석-납계 땜납의 용융점보다 상당히 높다. 이러한 이유로, 주석-납계 땜납을 사용하여 행해진 패키징을 수행하기 위해 주석-은계 땜납을 단순 사용하는 것은 문제가 있고, 또한 주석-은계 땜납으로 패키징을 하기 위해 주석-납계 땜납으로 패키징하는 데 사용된 장비를 아무런 변경없이 단순 사용하는 것도 문제가 있다. 특히, 납땜을 행하기 위해 재용융 노에서 220℃의 용융점을 가지는 주석-은계 땜납을 용융시킬 경우, 몇몇 경우에 있어 전자 부품이 240℃를 초과하는 온도에 도달할 수도 있다. 전형적인 전자 부품의 온도 내구성은 약 230℃이다. 따라서, 주석-은계 땜납이 전자 부품을 패키지하는 데 사용될 경우, 사용되는 다양한 전자 부품의 온도 내구성이 증가되어야 한다는 문제가 있다.

높은 용융점을 가지고 있는 주석-은계 땜납 외에도 주석-아연계(Sn-Zn) 땜납 역시 무연 땜납으로서 공지되어 있다. 이 주석 아연 땜납의 용융점은 약 197℃이고, 따라서 이 주석-아연계 땜납은 종래 기술의 장비를 변경하지 않고도 종래 기술의 전자 부품을 패키징하는 데 사용할 수 있다.

무연 주석-아연계 땜납이 땜납(11)으로 사용될 때, 무연 재료로 도금된 리드를 가지고 있는 전자 부품이 사용된다면 땜납 접합부는 충분히 강하게 제조될 수 있다.

한편, 납을 함유한 땜납으로 도금된 리드를 가지는 전자 부품이 무연 주석-아연계 땜납을 사용하여 PCB 상에 패키지된다면, 특히 패키지되는 전자 부품이 QFP 또는 SOP와 같은 좁은 피치로 리드를 구비한 전자 부품이라면, 도금에 사용된 땜납에 함유된 납은 재용융 공정에서 랜드와의 경계면으로 분리된다. 대향면 상에 패키지할 때 재용융 공정이 재차 수행되면 이 분리는 더욱 진척된다. 이러한 방식으로 분리된 납은 랜드의 경계면에서 낮은 강도의 층을 형성한다.

이 약한 층으로 인하여, 연속되는 제조 공정 중에 PCB(15)에서 뒤틀림 및 꼬임이 발생할 경우, 전자 부품의 리드의 땜납 강도는 손상되고 리드의 박피가 더욱 촉진된다. 응력은 전자 부품의 코너에 있는 리드에 집중되는 경향이 있고, 이 영역에서의 땜납 강도는 두드러지게 감소하여 리드가 박피되는 보다 큰 경향을 일으킨다.

상기에서 설명한 바와 같이, 좁은 피치로 구비되고 납을 함유한 땜납으로 도금되는 리드를 가지는 QFP 또는 SOP와 같은 종래의 전자 부품이 땜납 페이스트로서 무연 땜납을 사용하여 PCB 상에 패키지될 때, 충분한 접합 강도를 얻는 것은 어렵다.

본 발명의 목적은 좁은 피치로 리드를 구비하고 납을 함유한 땜납으로 도금된 전자 부품을 패키지하기 위하여 무연 땜납을 사용하는 경우에도 땜납에 의해 접합된 부분에서의 강도를 충분히 증가시킬 수 있도록 전자 부품을 패키지하는 방법을 제공하는 것이다. 본 발명의 목적은 특히 전자 부품의 코너부에서 리드의 납땜 강도의 손실 또는 리드의 박피를 방지하도록 납땜에 의해 결합된 부분의 강도를 충분히 증가시키고, 높은 확실성으로 전자 부품의 패키징을 가능하게 하는 것이다.

이러한 목적들을 달성하기 위하여, 본 발명은 땜납 페이스트를 프린트하기 위한 적어도 하나의 개구부가 대응하는 랜드보다 큰 영역을 가지는 금속 마스크를 사용한다. 결국, 확대된 영역의 개구부를 충전하는 땜납 페이스트의 양은 증가한다. 따라서, 이 확대된 개구부에 대응하는 랜드 상으로 납땜된 리드가 납을 함유한 땜납으로 도금되고 이 납은 접합부 안으로 용융된다고 할지라도, 상기 리드를 납땜하는 땜납의 전체 양에 대한 상기 납의 비율은 감소될 수 있다. 따라서 본 발명에 따른 전자 부품을 패키지하는 방법은 납을 함유하는 낮은 강도의 층에 의해 야기되는 영향을 완화하고, 전자 부품의 리드의 납땜 강도의 약화를 방지할 수 있으며, 따라서 리드의 박피를 방지할 수 있다.

상기 설명한 바와 같이, 응력은 전자 부품의 코너부에 있는 리드, 즉 코너에 인접한 단부의 리드에 집중되는 경향이 있다. 이 리드에 납땜되는 랜드에 대응하는 개구부를 확대하는 것은 전자 부품의 패키징의 확실성을 충분히 높힐 수 있으므로 바람직하다. 특히, 오로지 상기 단부의 리드에 대응하는 랜드에 대응하는 개구부를 확대함으로써 리드 사이의 땜납 브릿지의 발생을 방지하고, 따라서 바람직하다.

또한, 금속 마스크의 개구부가 확대되고 따라서 땜납 페이스트가 프린트되는 영역이 확대될 때, 이들 개구부에 대응하는 랜드의 영역을 확대하는 것은 문제없이 땜납 페이스트가 프린트되는 영역에서 용이한 증가를 가능하게 하므로 바람직하다.

본 발명에 따른 전자 부품 패키징 방법은 땜납 페이스트로서 납을 함유하지 않는 주석-아연계 땜납을 사용하는 패키징 방법으로서 특히 적합하다. 또한, 본 발명은 좁은 피치로 리드를 구비한 QFP 및 SOP와 같은 전자 부품 패키징 방법으로서 특히 적합하다.

본 발명의 상기 및 다른 목적, 특징 및 잇점은 첨부 도면을 참고하여 다음의 설명으로부터 보다 명백해질 것이고, 이는 본 발명의 예를 설명한 것이다.

본 발명의 한 실시예에 따른 전자 부품 패키징 방법은 첨부 도면을 참조하여 다음에서 설명한다.

본 실시예에서, QFP는 PCB 상에 패키지되고, 이 QFP는 0.4 ㎜ 내지 0.8 ㎜의 피치로 복수의 리드를 구비하며, 각 리드는 납(Pb)을 함유한 땜납으로 도금된다. 상기 QFP의 리드에 대응하는 배치 패턴으로 랜드가 미리 형성된 PCB가 사용된다.

패키징 공정에서, 개구부가 랜드에 대응하는 배치 패턴으로 형성된 금속 마스크는 PCB 상에 땜납 페이스트를 프린팅하기 위해 사용된다. 이 때, 무연 주석-아연계 땜납은 땜납 페이스트로서 사용된다. 사용된 금속 마스크에서는, 개구부의 크기가 랜드보다 크다.

도5는 땜납(11)이 프린트되는 PCB의 평면도인데, 랜드(14)가 형성된 부분을도시한다. 상기에서 설명한 바와 같이, 개구부의 크기가 랜드보다 큰 금속 마스크를 사용하기 때문에, 땜납(11)은 랜드(14)보다 큰 영역으로 프린트된다.

보다 구체적으로 설명하자면, 도5로부터 알 수 있는 바와 같이, 각 개구부의 길이가 QFP로부터 멀어지는 방향으로 랜드보다 0.1 ㎜ 내지 0.2 ㎜ 더 긴 금속 마스크가 사용되고, 이 방향은 리드가 QFP의 각 면 상에 정렬된 방향에 수직하며, 따라서 대응하는 랜드(14)가 PCB 상에 정렬된 방향에 수직하다. 또한, 랜드(14)가 정렬된 방향에 있어, QFP의 코너에 인접한 단부에 있는 리드에, 즉 코너부에 있는 리드에 접합되는 랜드(14)에 정렬되는 금속마스크의 개구부의 폭은 다른 랜드(14)의 0.2 ㎜ 내지 0.4 ㎜의 폭보다 QFP의 코너측 방향으로 0.1 ㎜내지 0.25 ㎜ 더 크다.

다음으로 QFP는 이러한 방식으로 땜납(11)이 프린트된 PCB 상에 장착되고, 그 후 이 조립체는 QFP를 PCB에 납땜하기 위하여 재용융 노를 통과한다.

앞선 설명에서 기술한 바와 같이, 본 실시예의 전자 부품 패키징 방법에 있어 코너부에 있는 리드에 대응하는 금속 마스크의 개구부의 영역을 랜드의 영역보다 더 크게 하는 것은 상기 개구부에 충전되는 땜납 페이스트의 양을 증가시킨다. 따라서, 납을 함유하는 땜납이 리드(2)를 도금하는 데 사용되고 용융되어 재용융 공정에서 접합부와 혼합된다고 할지라도, 본 방법은 리드(2)를 납땜하는 땜납의 전체 양에 대한 납의 비율을 감소시킬 수 있다. 따라서, 본 실시예에 따른 전자 부품 패키징 방법은 납을 함유한 저강도 층들에의 영향을 감소시켜, QFP의 코너부에 있는 리드의 납땜 강도의 손실을 방지할 수 있고 리드의 박피를 방지할 수 있다.

바람직하게는, 금속 마스크의 개구부의 영역은 리드를 도금하는 데 사용되는 땜납에 함유된 납의 양에 따라 적절히 결정된다. 구체적으로는, 금속 마스크의 개구부의 영역은 땜납의 전체 양에 대한 납의 비율이 1.0％ 이하, 보다 바람직하게는 0.9％이하가 되도록 결정되는 것이 바람직하다.

또한, 앞서 설명한 바와 같이, QFP의 코너부에 있는 리드에 대해서 뿐만아니라 QFP의 다른 리드에서도 대응하는 금속 마스크의 개구부의 영역을 증가시키는 것은 리드의 접합부의 강도를 증가시키므로 바람직하다. 그러나, 응력은 QFP의 코너부의 리드에 집중되는 경향이 있고, 상기 코너부의 리드에 대응하는 프린트된 땜납(11)의 영역은 확대되기 쉽기 때문에, QFP의 코너부의 리드에 대응하는 상기 마스크의 개구부의 영역만을 확대하는 것이 바람직하다.

개구부가 구비된 금속 마스크의 영역은 PCB 상의 다른 구성에 따라 결정되는 허용 범위 내여야 하고, 인접한 랜드들(14) 사이에 땜납 브릿지의 발생은 허용되어서는 안된다. 이를 위하여, 금속 마스크의 개구부가, 다른 방향이 아닌, 인접한 랜드(14)의 방향으로 연장되는 것을 허용하지 않는 것이 바람직하다. 구체적으로는, 앞서 설명한 바와 같이, 금속 마스크의 개구부는 랜드(14)가 정렬되는 방향에 수직한 방향으로 연장되는 것이 바람직하고, 코너부에 대응하는 개구부에 대해서는, 코너쪽으로 연장되는 것이 바람직하다.

또한, 본 실시예에 따른 전자 부품 패키징 방법에 있어서, QFP의 적어도 하나의 리드에 대해 납땜되는 랜드(14)의 영역은 다른 랜드(14)의 영역보다 더 크게 제작될 수도 있다. 이러한 방식으로 QFP의 코너부의 랜드(14)의 영역을 다른 랜드(14)의 영역보다 더 크게 하는 것은 QFP의 코너부에 대응하는 금속 마스크의 개구부의 영역이 특별한 어려움없이도 훨씬 크게 제작되는 것을 허용한다. 따라서, QFP의 코너부에서의 땜납의 양이 더욱 증가됨에 따라 접합부를 강화하는 효과를 증대시킬 수 있다.

마지막으로, 본 발명에 따른 전자 부품 패키징 방법은 납땜되는 부품이 SOP인 경우에도 유사하게 적용될 수 있다.

본 발명의 바람직한 실시예가 구체적인 용어들을 사용하여 설명되었지만, 이러한 기술은 단지 설명을 목적으로 한 것으로서, 청구 범위의 사상 또는 관점에 벗어남이 없이 변경 및 변형이 이루어질 수 있다는 것을 이해하여야 한다.

본 발명은 납을 함유하는 낮은 강도의 층에 의해 야기되는 영향을 완화하고, 전자 부품의 납땜의 강도의 약화를 방지할 수 있어 리드의 박피를 방지할 수 있는 전자 부품을 패키지하는 방법을 제공할 수 있다.

도1은 땜납이 전자 부품을 패키지하는 데 사용된 전자 부품 패키징 방법의 일 예의 흐름도.

도2a 내지 도2c는 PCB 상에 구비된 랜드 상으로 땜납 페이스트를 프린트하는 공정을 도시하는 개략도.

도3은 PCB 상에 QFP를 장착할 때의 PCB와, PCB 상에 장착되는 QFP 칩의 사시도.

도4는 랜드가 형성된 도3의 PCB의 일부 평면도.

도5는 본 발명의 실시예에 따른 전자 부품 패키징 방법에 있어 PCB 상으로 QFP 칩을 장착할 때 랜드가 형성된 PCB의 일부 평면도.

<도면의 주요부분에 대한 부호의 설명>

1: 칩

2: 리드

10: 프린트 스퀴지

11: 땜납

12: 개구부

13: 금속 마스크

14: 랜드

15: 인쇄 회로 기판(PCB)

Claims

납(Pb)을 포함하는 땜납으로 도금되는 리드들이 좁은 피치로 구비되는 전자 부품을, 상기 리드들에 대응하는 배치 패턴으로 랜드들이 형성된 인쇄 회로 기판 상에, 상기 리드들을 상기 랜드들에 납을 함유하지 않는 땜납 페이스트를 사용하여 납땜하여 패키징하는 전자 부품 패키징 방법이며,

상기 랜드들에 대응하는 배치 패턴으로 개구부들이 형성된 금속 마스크를 준비하는 단계와,

상기 개구부들이 상기 랜드들 상에 각각 위치되도록 상기 금속 마스크를 상기 인쇄 회로 기판 상에 배치하는 단계와,

상기 개구부들에 상기 땜납 페이스트를 충전하는 단계와,

상기 금속 마스크를 제거하는 단계와,

상기 리드들이 각각 상기 땜납 페이스트 상에 장착되도록 상기 전자 부품을 상기 인쇄 회로 기판 상에 장착시키는 단계와,

상기 리드들이 각각의 상기 랜드들에 납땜되도록 상기 땜납 페이스트를 재용융시키는 단계를 포함하고,

상기 금속 마스크의 상기 개구부들의 적어도 하나는 이에 대응하는 하나의 상기 랜드의 면적보다 더 넓은 면적을 가지고, 상기 리드들을 납땜하는 땜납의 총량에 대해 상기 리드들로부터 용출되는 납(Pb)의 비율은 상기 개구부의 면적을 조절함으로써 적절한 범위로 제어되는 전자 부품 패키징 방법.
땜납으로 도금되는 리드들이 좁은 피치로 구비되는 전자 부품을, 상기 리드들에 대응하는 배치 패턴으로 랜드들이 형성된 인쇄 회로 기판 상에, 상기 리드들을 상기 랜드들에 납땜하여 패키징하는 전자 부품 패키징 방법이며,

상기 랜드들에 대응하는 배치 패턴으로 개구부들이 형성된 금속 마스크를 준비하는 단계와,

상기 개구부들이 상기 랜드들 상에 각각 위치되도록 상기 금속 마스크를 상기 인쇄 회로 기판 상에 배치하는 단계와,

상기 개구부들에 땜납 페이스트를 충전하는 단계와,

상기 금속 마스크를 제거하는 단계와,

상기 리드들이 각각 상기 땜납 페이스트 상에 장착되도록 상기 전자 부품을 상기 인쇄 회로 기판 상에 장착시키는 단계와,

상기 리드들이 각각의 상기 랜드들에 납땜되도록 상기 땜납 페이스트를 재용융시키는 단계를 포함하고,

상기 금속 마스크의 상기 개구부들의 적어도 하나는 이에 대응하는 상기 랜드의 면적보다 더 넓은 면적을 가지고, 상기 금속 마스크로서는, 상기 전자 부품의 코너에 인접한 단부에 있는 상기 리드들에 납땜되는 상기 랜드들에 대응하는 상기 개구부들의 면적이, 이에 대응하는 랜드들의 면적보다 더 넓은 금속 마스크를 사용하는 전자 부품 패키징 방법.
땜납으로 도금되는 리드들이 좁은 피치로 구비되는 전자 부품을, 상기 리드들에 대응하는 배치 패턴으로 랜드들이 형성된 인쇄 회로 기판 상에, 상기 리드들을 상기 랜드들에 납땜하여 패키징하는 전자 부품 패키징 방법이며,

상기 랜드들에 대응하는 배치 패턴으로 개구부들이 형성된 금속 마스크를 준비하는 단계와,

상기 개구부들이 상기 랜드들 상에 각각 위치되도록 상기 금속 마스크를 상기 인쇄 회로 기판 상에 배치하는 단계와,

상기 개구부들에 땜납 페이스트를 충전하는 단계와,

상기 금속 마스크를 제거하는 단계와,

상기 리드들이 각각 상기 땜납 페이스트 상에 장착되도록 상기 전자 부품을 상기 인쇄 회로 기판 상에 장착시키는 단계와,

상기 리드들이 각각의 상기 랜드들에 납땜되도록 상기 땜납 페이스트를 재용융시키는 단계를 포함하고,

상기 금속 마스크의 상기 개구부들의 적어도 하나는 이에 대응하는 상기 랜드의 면적보다 더 넓은 면적을 가지고, 상기 인쇄 회로 기판으로서는, 하나의 상기 전자 부품의 복수의 상기 리드가 납땜되는 복수의 상기 랜드의 적어도 하나의 면적이 다른 랜드의 면적보다 큰 인쇄 회로 기판을 사용하는 전자 부품 패키징 방법.
제1항에 있어서, 주석-아연계(Sn-Zn) 땜납을 상기 땜납 페이스트로서 사용하는 전자 부품 패키징 방법.
제1항에 있어서, 상기 전자 부품은 QFP(Quad Flat Package)인 전자 부품 패키징 방법.
제1항에 있어서, 상기 전자 부품은 SOP(Small Outline Package)인 전자 부품 패키징 방법.
표면에 랜드들이 구비되고 상기 랜드들 상에 납을 함유하지 않는 땜납 페이스트가 프린트되는 인쇄 회로 기판과,

납을 포함하는 땜납으로 도금된 리드들이 좁은 피치로 구비되고, 상기 리드들은 상기 인쇄 회로 기판의 상기 랜드들에 상기 땜납 페이스트에 의해 납땜되는 전자 부품을 포함하고,

상기 랜드들의 적어도 하나의 위에 프린트되는 상기 땜납 페이스트의 면적은 대응하는 랜드의 면적보다 더 크고, 상기 리드들을 상기 랜드에 납땜하는 땜납의 총량에 대해 상기 전자 부품의 리드로부터 용출되는 납의 비율은 금속 마스크의 개구부의 면적을 조절함으로써 적절한 범위 내로 되는 패키지 구조체.
표면에 랜드들이 구비되고 상기 랜드들 상에 땜납 페이스트가 프린트되는 인쇄 회로 기판과,

땜납으로 도금된 리드들이 좁은 피치로 구비되고, 상기 리드들은 상기 인쇄 회로 기판의 상기 랜드들에 상기 땜납 페이스트에 의해 납땜되는 전자 부품을 포함하고,

상기 랜드들의 적어도 하나의 위에 프린트되는 상기 땜납 페이스트의 면적은 대응하는 랜드의 면적보다 더 크고,

상기 전자 부품의 코너에 인접한 단부에서 상기 리드들이 납땜되는 상기 랜드들 상에 프린트되는 상기 땜납 페이스트의 면적은 대응하는 랜드의 면적보다 더 큰 패키지 구조체.
표면에 랜드들이 구비되고 상기 랜드들 상에 땜납 페이스트가 프린트되는 인쇄 회로 기판과,

땜납으로 도금된 리드들이 좁은 피치로 구비되고, 상기 리드들은 상기 인쇄 회로 기판의 상기 랜드들에 상기 땜납 페이스트에 의해 납땜되는 전자 부품을 포함하고,

상기 랜드들의 적어도 하나의 위에 프린트되는 상기 땜납 페이스트의 면적은 대응하는 랜드의 면적보다 더 크고,

하나의 상기 전자 부품의 복수의 상기 리드가 납땜되는 복수의 상기 랜드의 적어도 하나의 면적은 다른 랜드의 면적보다 더 큰 패키지 구조체.
제7항에 있어서, 상기 땜납 페이스트는 주석-아연계 땜납인 패키지 구조체.
제7항에 있어서, 상기 전자 부품은 QFP(Quad Flat Package)인 패키지 구조체.
제7항에 있어서, 상기 전자 부품은 SOP(Small Outline Package)인 패키지 구조체.
납을 포함하는 땜납으로 도금된 리드들이 좁은 피치로 구비된 전자 부품을, 상기 리드들에 대응하는 랜드들이 형성된 인쇄 회로 기판 상에, 상기 리드들을 상기 랜드들에 납을 함유하지 않는 땜납 페이스트를 사용하여 납땜함으로써 패키징하기 위해 사용되고, 상기 인쇄 회로 기판 상에 상기 랜드들에 대응하는 패턴으로 상기 땜납 페이스트를 프린트하기 위해 사용되는 금속 마스크이며,

상기 금속 마스크가 상기 인쇄 회로 기판 상에 배치되는 경우 상기 금속 마스크에는 상기 랜드들 상에 상기 땜납 페이스트를 충전하기 위한 개구부들이 형성되고,

상기 개구부들의 적어도 하나의 면적은 대응하는 랜드의 면적보다 더 크고, 상기 리드들을 상기 랜드에 납땜하는 땜납의 총량에 대해 상기 전자 부품의 리드로부터 용출되는 납의 비율은 상기 개구부의 면적을 조절함으로써 적절한 범위 내로 되는 금속 마스크.
제13항에 있어서, 상기 전자 부품의 코너부에 인접한 단부의 상기 리드들이 납땜되는 랜드들에 대응하는 위치에 형성된 상기 개구부들의 면적은 상기 랜드들의 면적보다 더 큰 금속 마스크.
납(Pb)납(Pb)을 포함하는 땜납으로 도금되는 리드들이 좁은 피치로 구비되는 전자 부품을, 상기 리드들에 대응하는 배치 패턴으로 랜드들이 형성된 인쇄 회로 기판 상에, 상기 리드들을 상기 랜드들에 납을 함유하지 않는 땜납 페이스트를 사용하여 납땜하여 납땜에 의해 인쇄 회로 기판 상에 장착하는 실장 구조체의 제조 방법이며,

상기 랜드들에 대응하는 배치 패턴으로 개구부들이 형성되고, 상기 리드들을 납땜하는 땜납의 총량에 대한 납(Pb)의 비율을 제어하기 위하여 상기 리드들로부터 상기 랜드들로 용출되는 땜납의 총량을 제어하는 금속 마스크를 준비하는 단계와,

상기 개구부들이 상기 랜드들 상에 각각 위치되도록 상기 금속 마스크를 상기 인쇄 회로 기판 상에 배치하는 단계와,

상기 개구부들에 상기 땜납 페이스트를 충전하는 단계와,

상기 금속 마스크를 제거하는 단계와,

상기 리드들이 각각 상기 땜납 페이스트 상에 장착되도록 상기 전자 부품을 상기 인쇄 회로 기판 상에 장착시키는 단계와,

상기 리드들이 각각의 상기 랜드들에 납땜되도록 상기 땜납 페이스트를 재용융시키는 단계를 포함하고,

상기 금속 마스크의 상기 개구부들의 적어도 하나는 이에 대응하는 상기 랜드의 면적보다 더 넓은 면적을 갖는, 실장 구조체의 제조 방법.