JPH1140936A - ソルダーバンプ形成法 - Google Patents

ソルダーバンプ形成法

Info

Publication number
JPH1140936A
JPH1140936A JP9192949A JP19294997A JPH1140936A JP H1140936 A JPH1140936 A JP H1140936A JP 9192949 A JP9192949 A JP 9192949A JP 19294997 A JP19294997 A JP 19294997A JP H1140936 A JPH1140936 A JP H1140936A
Authority
JP
Japan
Prior art keywords
solder
printing
substrate
metal mask
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9192949A
Other languages
English (en)
Inventor
Koichi Yoshida
浩一 吉田
Kenichiro Suetsugu
憲一郎 末次
Akio Furusawa
彰男 古澤
Atsushi Yamaguchi
敦史 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP9192949A priority Critical patent/JPH1140936A/ja
Publication of JPH1140936A publication Critical patent/JPH1140936A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 従来の実装設備を利用しても、基板上に、は
んだブリッジやはんだ量のバラツキが発生することを防
くことができ、そろった大きさに形成されたソルダーバ
ンプを得ることができるソルダーバンプ形成法を提供す
る。 【解決手段】 一回の工程でソルダーバンプ6を形成す
るのではなく、その工程を適宜くり返してクリームはん
だ1を少量ずつ基板4上に供給してゆくことにより、メ
タルマスク2の開口径が大きいために起こるはんだブリ
ッジや、メタルマスク2の厚さ厚いことに由来する版抜
けの悪さのために起こるはんだ量のバラツキをなくす。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子部品の製造や
電子部品の基板上への接合のためのソルダーバンプを形
成するソルダーバンプ形成法に関するものである。
【0002】
【従来の技術】従来から、各種電子部品を製造したり各
種電子部品を基板上に実装したりする工程においては、
それらの電極間接合のためのソルダーバンプを、クリー
ムはんだなどを電極となるランド面上に印刷した後にリ
フローすることにより、ランド面上に形成し、そのソル
ダーバンプにより電極間を接合している。
【0003】このようなソルダーバンプの従来の形成法
について、基板上にソルダーバンプを形成する場合を例
に挙げて以下に説明する。従来のソルダーバンプ形成法
の例としては、図2に示すように、メタルマスク2を介
してランド5上に印刷されたクリームはんだ1を、版離
れ後にリフローすることによって、基板4上にソルダー
バンプ6を形成する方法や、図3に示すように、メタル
マスク2を介してフラックス7を印刷したランド5上
に、はんだ粒子供給用メタルマスク9を介して、はんだ
粒子8を配置した後にリフローすることにより、基板4
上にソルダーバンプ6を形成する方法や、図4に示すよ
うに、メタルマスク2を介してランド5上に印刷された
クリームはんだ1に、YAGレーザー10を照射するレ
ーザーリフローにより基板4上にソルダーバンプ6を形
成し、その後にメタルマスク2を版離れさせる方法など
がある。
【0004】
【発明が解決しようとする課題】しかしながら上記のよ
うな従来のソルダーバンプ形成法では、以下のような問
題点を有していた。
【0005】図2に示すクリームはんだ1を印刷する方
法では、従来用いられてきたクリームはんだ印刷機を利
用できる利点があるが、ソルダーバンプの形成に必要な
はんだ量を一度に印刷しようとした時、図2(a)に示
すように、メタルマスク2の開口径が大き過ぎれば、ソ
ルダーバンプ6におけるはんだブリッジを生じ易く、図
2(b)に示すように、メタルマスク2の厚さが厚過ぎ
れば、版抜け性が低下して、印刷されたクリームはんだ
量にバラツキを生じ易くなるという問題点を有してい
た。
【0006】また、図3に示すはんだ粒子8を用いる方
法では、はんだブリッジおよびクリームはんだ量のバラ
ツキの問題はなくなるが、そのためには大きさのそろっ
たはんだ粒子8が必要であり、ソルダーバンプ6におい
て特に多バンプ化およびファインピッチ化した場合に、
微細はんだ粒子8のコストが高く、また、ハンドリング
の不安定性および困難性という問題点を有していた。
【0007】また、図4に示すYAGレーザー10の照
射によるレーザーリフローを用いる方法では、従来のク
リームはんだおよびクリームはんだ印刷機を利用するこ
とができ、また、ソルダーバンプ形成後に版離れするた
め版離れの際にはんだブリッジおよび印刷はんだ量のバ
ラツキの問題も解決できるが、レーザーリフロー後に版
離れをするような新しいシステムの設備を新たに導入し
なくてはならず、また、ファインピッチ化した場合に、
YAGレーザー10のビーム幅をよりファインに絞らな
くてはならず、コストを高めてしまうという問題点を有
していた。
【0008】上記のような諸問題を解決するための方法
として、従来のクリームはんだおよびクリームはんだ印
刷機を用い、しかもはんだブリッジおよびはんだ量のバ
ラツキを生じることなくクリームはんだ1を基板4上に
印刷し、それをリフローすることが必要となる。そのた
めの条件の一つとして、メタルマスク2の開口径および
厚みを、はんだブリッジを生じず、なおかつはんだ量の
バラツキを生じないような版抜け性のよい条件にするこ
とが必要となる。
【0009】しかし、上記のような条件を満足するため
には、開口径が小さくかつ厚みが薄いメタルマスク2を
使用する必要があり、そのため、一度に印刷されるクリ
ームはんだ1の量が少な過ぎてソルダーバンプが形成で
きないことが起きる恐れがあるという問題点をも有して
いた。
【0010】本発明は、上記従来の問題点を解決するも
ので、従来の実装設備を利用しても、基板上に、はんだ
ブリッジやはんだ量のバラツキが発生することを防くこ
とができ、そろった大きさに形成されたソルダーバンプ
を得ることができるソルダーバンプ形成法を提供する。
【0011】
【課題を解決するための手段】上記の課題を解決するた
めに本発明のソルダーバンプ形成法は、一回の工程でバ
ンプを形成するのではなく、その工程を適宜くり返して
はんだを少量ずつ基板上に供給してゆくことにより、マ
スク開口径が大きいために起こるはんだブリッジや、マ
スク厚が厚いことに由来する版抜けの悪さのために起こ
るはんだ量のバラツキをなくすことを特徴とする。
【0012】以上により、従来の実装設備を利用して
も、基板上に、はんだブリッジやはんだ量のバラツキが
発生することを防くことができ、そろった大きさに形成
されたソルダーバンプを得ることができる。
【0013】
【発明の実施の形態】本発明の請求項1に記載のソルダ
ーバンプ形成法は、電子部品を基板上に実装するに際
し、前記電子部品および基板の電極間を接合するための
ソルダーバンプを前記基板の電極上に形成するソルダー
バンプ形成法であって、前記ソルダーバンプの形成を、
前記基板上にメタルマスクを介してクリームはんだを印
刷した後にリフローする工程を適宜くり返して行う方法
とする。
【0014】この方法によると、一回の工程でバンプを
形成するのではなく、その工程を適宜くり返してはんだ
を少量ずつ基板上に供給してゆくことにより、マスク開
口径が大きいために起こるはんだブリッジや、マスク厚
が厚いことに由来する版抜けの悪さのために起こるはん
だ量のバラツキをなくす。
【0015】請求項2に記載のソルダーバンプ形成法
は、請求項1に記載のクリームはんだを印刷した後にリ
フローする工程をくり返すたびに、メタルマスクの厚
み,開口径および開口形状を適宜変化させる方法とす
る。
【0016】この方法によると、工程の回数毎に最適の
メタルマスク条件に設定することにより、必要な量のは
んだを基板上に均等かつ確実に供給することを可能とす
る。請求項3に記載のソルダーバンプ形成法は、請求項
1または請求項2に記載のクリームはんだを印刷した後
にリフローする工程をくり返すたびに、前記クリームは
んだ材料の組成および特性を適宜変化させる方法とす
る。
【0017】この方法によると、工程の回数毎に材料特
性を変えることにより、はんだブリッジやはんだ量のバ
ラツキをより確実に防ぐとともに、材料特性によってバ
ンプの形状,寸法および接合強度を制御する。
【0018】請求項4に記載のソルダーバンプ形成法
は、請求項1または請求項2または請求項3に記載のク
リームはんだを印刷した後にリフローする工程をくり返
すたびに、前記印刷およびリフローの条件を適宜変化さ
せる方法とする。
【0019】この方法によると、工程の回数毎に印刷条
件を個別に設定することにより、版抜け性をさらに向上
するとともに、リフロー条件を個別に設定することによ
り、形状の安定したバンプを形成する。
【0020】以下、本発明の実施の形態を示すソルダー
バンプ形成法について、図面を参照しながら具体的に説
明する。図1は本実施の形態のソルダーバンプ形成法の
一例として、印刷工程およびリフロー工程を2回くり返
してソルダーバンプを基板上に形成する方法の概略を示
している。
【0021】まず、図1(a)において、クリームはん
だ1をメタルマスク2を介してスキージ3により基板4
のランド5上に充填し、図1(b)において、メタルマ
スク2を基板4から版離れさせ、基板4のランド5上に
クリームはんだ1を印刷した後、図1(c)において、
リフローすることにより、基板4のランド5上に薄いソ
ルダーバンプ6を形成する。
【0022】さらに、図1(d)において、開口径およ
び厚みの違うメタルマスク2を介してクリームはんだ1
を、スキージ3により、図1(c)に示す工程において
ランド5上に形成された薄いソルダーバンプ6上に充填
し、図1(e)において、メタルマスク2を基板4から
版離れさせ、ランド5上に形成された薄いソルダーバン
プ6上にクリームはんだ1を印刷した後、図1(f)に
おいて、リフローすることにより、基板4のランド5上
に図1(c)に示す場合よりさらに大きくなったソルダ
ーバンプ6を形成する。
【0023】以上のようにして、一回の工程でソルダー
バンプ6を形成するのではなく、その工程を適宜くり返
してクリームはんだ1を少量ずつ基板4のランド5上に
供給してゆくことにより、メタルマスク2の開口径が大
きいために起こるはんだブリッジや、メタルマスク2の
厚さが厚いことに由来する版抜けの悪さのために起こる
はんだ量のバラツキをなくすことができる。
【0024】また、上記のような印刷とリフローの工程
をくり返すたびに、メタルマスク2の厚み,開口径およ
び開口形状を適宜変化させてもよく、これにより、工程
の回数毎に最適のメタルマスク条件に設定することによ
り、必要な量のクリームはんだ1を基板4のランド5上
に均等かつ確実に供給することができる。
【0025】また、上記のような印刷とリフローの工程
をくり返すたびに、クリームはんだ材料の組成および特
性を適宜変化させてもよく、これにより、工程の回数毎
に材料特性を変えることにより、はんだブリッジやはん
だ量のバラツキをより確実に防ぐとともに、材料特性に
よってソルダーバンプの形状,寸法および接合強度を制
御することができる。
【0026】また、上記のような印刷とリフローの工程
をくり返すたびに、印刷条件およびリフロー条件を適宜
変化させてもよく、これにより、工程の回数毎に印刷条
件を個別に設定することにより、版抜け性をさらに向上
するとともに、リフロー条件を個別に設定することによ
り、形状の安定したソルダーバンプを形成することがで
きる。
【0027】以上により、従来の実装設備を利用して
も、基板上に、はんだブリッジやはんだ量のバラツキが
発生することを防くことができ、そろった大きさに形成
されたソルダーバンプを得ることができる。
【0028】なお、上記の各実施の形態のソルダーバン
プ形成法においては、図1に示すように印刷およびリフ
ロー工程を2回くり返した場合を示しているが、用途に
応じた大きさ,形状および接合強度を有するソルダーバ
ンプを得るために、くり返し回数は自由に決定すること
が可能であり、限定されることはない。
【0029】また、上記の各実施の形態のソルダーバン
プ形成法においては、図1に示すように基板表面に形成
されたランド上にソルダーバンプを形成しているが、ラ
ンドのない基板上にソルダーバンプを形成することも可
能である。
【0030】さらに、本発明によれば、ソルダーバンプ
が形成される基板の材質はクリームはんだが印刷可能
で、かつソルダーバンプの形成が可能なものであればよ
く、特に限定されることはない。
【0031】
【発明の効果】以上のように請求項1に記載の発明によ
れば、一回の工程でバンプを形成するのではなく、その
工程を適宜くり返してはんだを少量ずつ基板上に供給し
てゆくことにより、マスク開口径が大きいために起こる
はんだブリッジや、マスク厚が厚いことに由来する版抜
けの悪さのために起こるはんだ量のバラツキをなくすこ
とができる。
【0032】また、請求項2に記載の発明によれば、工
程の回数毎に最適のメタルマスク条件に設定することに
より、必要な量のはんだを基板上に均等かつ確実に供給
することができる。
【0033】また、請求項3に記載の発明によれば、工
程の回数毎に材料特性を変えることにより、はんだブリ
ッジやはんだ量のバラツキをより確実に防ぐとともに、
材料特性によってバンプの形状,寸法および接合強度を
制御することができる。
【0034】また、請求項4に記載の発明によれば、工
程の回数毎に印刷条件を個別に設定することにより、版
抜け性をさらに向上するとともに、リフロー条件を個別
に設定することにより、形状の安定したバンプを形成す
ることができる。
【0035】以上のため、従来の実装設備を利用して
も、基板上に、はんだブリッジやはんだ量のバラツキが
発生することを防くことができ、そろった大きさに形成
されたソルダーバンプを得ることができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態のソルダーバンプ形成法
の工程説明図
【図2】従来のソルダーバンプ形成法を示す工程説明図
【図3】従来の別のソルダーバンプ形成法を示す工程説
明図
【図4】従来のさらに別のソルダーバンプ形成法を示す
工程説明図
【符号の説明】
1 クリームはんだ 2 メタルマスク 3 スキージ 4 基板 5 ランド 6 ソルダーバンプ 7 フラックス 8 はんだ粒子 9 はんだ粒子供給用メタルマスク 10 YAGレーザー
フロントページの続き (72)発明者 山口 敦史 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 電子部品を基板上に実装するに際し、前
    記電子部品および基板の電極間を接合するためのソルダ
    ーバンプを前記基板の電極上に形成するソルダーバンプ
    形成法であって、前記ソルダーバンプの形成を、前記基
    板上にメタルマスクを介してクリームはんだを印刷した
    後にリフローする工程を適宜くり返して行うことを特徴
    とするソルダーバンプ形成法。
  2. 【請求項2】 クリームはんだを印刷した後にリフロー
    する工程をくり返すたびに、メタルマスクの厚み,開口
    径および開口形状を適宜変化させることを特徴とする請
    求項1に記載のソルダーバンプ形成法。
  3. 【請求項3】 クリームはんだを印刷した後にリフロー
    する工程をくり返すたびに、前記クリームはんだ材料の
    組成および特性を適宜変化させることを特徴とする請求
    項1または請求項2に記載のソルダーバンプ形成法。
  4. 【請求項4】 クリームはんだを印刷した後にリフロー
    する工程をくり返すたびに、前記印刷およびリフローの
    条件を適宜変化させることを特徴とする請求項1または
    請求項2または請求項3に記載のソルダーバンプ形成
    法。
JP9192949A 1997-07-18 1997-07-18 ソルダーバンプ形成法 Pending JPH1140936A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9192949A JPH1140936A (ja) 1997-07-18 1997-07-18 ソルダーバンプ形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9192949A JPH1140936A (ja) 1997-07-18 1997-07-18 ソルダーバンプ形成法

Publications (1)

Publication Number Publication Date
JPH1140936A true JPH1140936A (ja) 1999-02-12

Family

ID=16299705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9192949A Pending JPH1140936A (ja) 1997-07-18 1997-07-18 ソルダーバンプ形成法

Country Status (1)

Country Link
JP (1) JPH1140936A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164473A (ja) * 2000-11-29 2002-06-07 Sharp Corp 半導体装置及びその製造方法
US6468893B2 (en) 2000-10-27 2002-10-22 Nec Corporation Method of forming solder bumps
KR100483394B1 (ko) * 2001-06-01 2005-04-18 닛본 덴끼 가부시끼가이샤 고확실성을 가진 전자부품 패키징 방법
JP2008235751A (ja) * 2007-03-23 2008-10-02 Seiko Epson Corp 電子デバイスの接続方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201870A (ja) * 1994-01-11 1995-08-04 Matsushita Electric Ind Co Ltd バンプの形成方法
JPH08204322A (ja) * 1995-01-26 1996-08-09 Ibiden Co Ltd バンプの形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201870A (ja) * 1994-01-11 1995-08-04 Matsushita Electric Ind Co Ltd バンプの形成方法
JPH08204322A (ja) * 1995-01-26 1996-08-09 Ibiden Co Ltd バンプの形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6468893B2 (en) 2000-10-27 2002-10-22 Nec Corporation Method of forming solder bumps
JP2002164473A (ja) * 2000-11-29 2002-06-07 Sharp Corp 半導体装置及びその製造方法
KR100483394B1 (ko) * 2001-06-01 2005-04-18 닛본 덴끼 가부시끼가이샤 고확실성을 가진 전자부품 패키징 방법
JP2008235751A (ja) * 2007-03-23 2008-10-02 Seiko Epson Corp 電子デバイスの接続方法

Similar Documents

Publication Publication Date Title
JP3996276B2 (ja) ソルダペースト及びその製造方法並びにはんだプリコート方法
JPH1140936A (ja) ソルダーバンプ形成法
JP2009010302A (ja) ソルダペースト層形成方法
JPH11297890A (ja) はんだバンプの形成方法
JPH0846349A (ja) はんだ付け方法
JP2646688B2 (ja) 電子部品の半田付け方法
JPH02310991A (ja) 電子部品表面実装方法
JPH0969680A (ja) 電子部品の実装方法
JPH09214115A (ja) ファインピッチ部品のはんだコート方法
JP3439103B2 (ja) ソルダーバンプ形成方法
JPH1134291A (ja) 印刷方法および印刷装置
JPH07249866A (ja) 硬化性ペーストの充填方法
JPH09307223A (ja) リフローはんだ付け方法
JPH11346051A (ja) プリコート半田の形成方法
JP3051132B2 (ja) 電子部品の実装方法
JPH04276692A (ja) クリームはんだ塗布方法とクリームはんだ塗布用メタルマスク
JPH08227894A (ja) バンプ電極への半田供給方法
JPH11346050A (ja) プリコート半田の形成方法
JP3872318B2 (ja) 半田バンプ形成方法および半田バンプ接合構造
JPH08236921A (ja) 電子部品の半田付け方法
JP2003060335A (ja) 基板実装方法
JPH04297091A (ja) 半田コートプリント回路基板とその製造方法
JPH0491491A (ja) 電子部品の半田付け方法及び装置
JP3334728B2 (ja) 電子部品の電極端子および電極端子の表面処理方法
JPH05116272A (ja) 半田ペースト印刷法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040824

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041221