JP4041991B2 - プリント配線基板 - Google Patents

プリント配線基板 Download PDF

Info

Publication number
JP4041991B2
JP4041991B2 JP2004121694A JP2004121694A JP4041991B2 JP 4041991 B2 JP4041991 B2 JP 4041991B2 JP 2004121694 A JP2004121694 A JP 2004121694A JP 2004121694 A JP2004121694 A JP 2004121694A JP 4041991 B2 JP4041991 B2 JP 4041991B2
Authority
JP
Japan
Prior art keywords
land
terminal
wiring board
printed wiring
soldering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004121694A
Other languages
English (en)
Other versions
JP2005310822A (ja
Inventor
敬喜 瓜巣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Funai Electric Co Ltd
Original Assignee
Funai Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Funai Electric Co Ltd filed Critical Funai Electric Co Ltd
Priority to JP2004121694A priority Critical patent/JP4041991B2/ja
Priority to US11/103,004 priority patent/US7414301B2/en
Publication of JP2005310822A publication Critical patent/JP2005310822A/ja
Application granted granted Critical
Publication of JP4041991B2 publication Critical patent/JP4041991B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3468Applying molten solder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989Coating free areas, e.g. areas other than pads or lands free of solder resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10689Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/046Means for drawing solder, e.g. for removing excess solder from pads
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Description

本発明は、電子部品特にICのように複数の端子が一列に列設している素子を実装する場合に、フローソルダリングによってランド列に半田を塗布するプリント配線基板に関する。
従来プリント配線基板の、複数の端子が並列された面実装用のIC素子をディップ半田付けするための多端子用ランドでは、ランド個々のレジストで被覆されていない露出部分の長さが均等になっていた。このためフローソルダリング時、流れ方向に対し多端子用ランド列の後部側で半田の切れが悪く、半田が溜まり端子間短絡を起こしやすい傾向がある。
これに対して実開平03−038663号公報では、ランドのフローソルダリング流れ方向における後部側に当該後側に向かって縮幅する形状のランドと、その末尾近傍に半田溜まりとしてのダミーランド部を形成することによって溶融半田の表面張力を利用し、縮幅する形状のランドでの半田溜まりを軽減する技術についての記載がある。
同様に特開平10−290065号公報では、ランドのフローソルダリング流れ方向に対して側方にダミーランドを設け、フローソルダリング流れ方向に対する各後端部を連結することで、連結部を介してダミーランドに溶融半田を吸収させ半田溜まりを軽減する技術についての記載がある。
また、特開2003−142810号公報では、多端子用ランドにおけるフローソルダリング流れ方向の最後尾のランドと、その方向側に設けたダミーランド間をくびれた形状でつなげて設けることで、フローソルダリング時にダミーランドに誘導された半田はくびれに規制されて戻り難くなり端子間短絡を発生し難くする技術が開示されている。
さらに、実用登録3088837号公報では、多端子用ランドのフローソルダリング流れ方向における終端部のランドが他のランドより幅広になっており、上記幅広のランドはディップ方向に対して直交する方向にシルクで2区画するという手段によって、端子間短絡を発生し難くする技術が開示されている。
実開平03−038663 特開平10−290065 特開2003−142810 実用新案登録第3088837号
上記従来技術では以下の課題があった。
フローソルダリング流れ方向の後部側に生じる半田溜まりを解決するため、上記従来技術では半田溜まりが予想される当該ランドの近傍にダミーランドを配置し、余分な半田を引き込む半田溜まり用ランドとして使用している。
半田が溜まりやすい面実装の多端子用ランドでは、端子間が狭いため個々のランドにダミーランドを設ける上記実開平03−038663および特開平10−290065の技術を適用するのは現実的でない。また、上記特開2003−142810、実用登録3088837に記載の技術を適用すると、列配されたランド列のフローソルダリング流れ方向における最後尾には必ずダミーランドなどを配置するスペースが必要となってしまう。また最後尾だけにダミーランドを配置すると溜まってきた半田を吸収しきれない場合もある。
本発明は以上のような問題点を解決するためのものであり、ダミーランドなどによる余分なスペースを必要とせずに、半田溜まりによる端子間短絡を防止することのできるプリント配線基板を提供することを目的とする。
上記課題を解決するために、請求項1に記載の発明は、表面にプリントパターンを配設されるとともに所定部分を除いてレジストにて被覆され、パッケージ側縁より複数の端子が並列された面実装用のIC素子をディップ半田付けするための多端子用ランドを有するプリント配線基板であって、上記多端子用ランドは、上記端子の突出方向に沿って延設されるように形成されるとともに、上記端子の並び方向におけるフローソルダリング時の流れ方向後端側に向かうにつれて上記レジストに被覆されていない露出部分が上記流れ方向後端側最終ランドの1つ手前のランドまで徐々に拡幅するように形成される第一露出部と、上記第一露出部の上記流れ方向後端部よりも幅狭且つ一定幅に形成される第二露出部と、を有することを特徴とする構成としている。
また、上記問題を解決する為に上記請求項2に記載の発明は、表面にプリントパターンを配設されるとともに所定部分を除いてレジストにて被覆され、パッケージ側縁より複数の端子が並列されたIC素子を装着するための多端子用ランドを有するプリント配線基板であって、上記端子用ランドは、上記端子の突出方向に沿って延設されるように形成されるとともに、上記端子の並び方向におけるフローソルダリング時の流れ方向後端側に向かうにつれて上記レジストに被覆されていない露出部分が上記流れ方向後端側最終ランドの1つ手前のランドまで徐々に拡幅するように形成される第一露出部と、上記第一露出部の上記流れ方向後端部よりも幅狭且つ一定幅に形成される第二露出部と、を有することを特徴とする構成としている。
記構成によれば、多端子用ランドにて半田付着面積を広げることが可能となり、本発明では、溶融半田が多端子用ランド所定方向の後部側に流れて溜まる前に、溶融半田の表面張力を利用して、多端子用ランド配置内で徐々に上記レジストによる被覆されていない露出部分に半田を逃がすことで、上記後部側での半田溜まりを未然に軽減することが可能となる。また所定方向としてフローソルダリング時の流れ方向であれば上記の作用を容易に取り入れ可能であるし、プリント配線基板上に素子を手付けする際にも半田付け方向に対して上記発明を用意しておけば、上記作用に加え素子着脱を繰り返す場合のランドの強化にもつながる。
多端子用ランドの半田付けをするときに、過剰に付着した半田がその表面張力で隣接する流れ方向後部のランドに誘導されてしまう、これにより次のランドが無い終端部で溶融半田が溜まる。このため、従来の均等な非レジスト部を有する上記多端子用ランドでは最後尾の上記後方にダミーランドをおいて回避する技術があった。
このダミーランドを使用しないために、上記所定方向における前方側から後方側にかけて徐々に長くしてある
記構成によれば、従来多端子用ランドで均等になっているランド個々の上記レジストによる被覆されていない露出部分の先端形状を上記前方側から後方側に向かって、傾斜させ、かつ端子の突出方向に長くしていくことで上記前方側から後方側につなげ、上記多端子用ランドの上記所定方向における前方側から後方側までの半田付着面積を少しずつ広げることが可能となる。
このようにして前方から少しずつ過剰な溶融半田を、広げた露出部分に流していくことで半田溜まりを起こらなくする。
上記手段の別形状の一例として上記露出部分において、上記所定方向における前方側から後方側にかけて階段状に徐々に長くする構成としている。
記構成によれば、所定方向の上記前方側から後方側へ大きくしていく特徴として、上記露出部分の各ランドの延長上にある先端形状を各々の範囲で矩形状にレイアウトし、上記前方側から後方側に向かって端子の突出方向に長くしていき側方とつなげていくことで階段形状となる。
プリント配線基板のCADでのレイアウト編集上、上記露出部分を上記前方から後方までの面でレイアウトせずに、各ランドからの延長として独立した矩形をランドと同ピッチで間隔を隔てて配列してレイアウトする場合は階段形状のほうが編集作業が容易である。 このように、上記多端子用ランドの上記所定方向における前方側から後方側までの半田付着面積を少しずつ広げることが可能となり、前方から少しずつ過剰な溶融半田を、広げた露出部分に流していくことで半田溜まりを起こらなくする作用が得られる。
上記では、上記レジストにより被覆されていない露出部分を所定方向の上記前方から後方に向かって広くしたが、ランド列の最終ランドに過剰な溶融半田が残らなければ、必ずしも最終ランドまで上記露出部分を広げなくてもよく、また上記露出部分を広げ始めるのは必ず前端部から始めなくてもよい。
ランド列の範囲の一部でもよく、その一部の上記露出部分を広く取った一例として、上記所定方向における後端側の所定部位のランドにおいて後方側にかけて徐々に長くなっていることを特徴とする構成としている。
記構成によれば、上記レジストにより被覆されていない露出部分を、所定方向の後端側にて大きくしていく。その特徴として、上記後方の所定部位から後端側に位置するランドの上記露出部分の各先端形状を、各々上記後端側に向かって傾斜させ、かつ端子の突出方向に長くしていく。
このように、多端子用ランドの上記所定方向における後方の所定部位から後端側までの半田付着面積を少しずつ広げることが可能となる。
上述したように、上記レジストにより被覆されていない露出部分は、所定方向の後方に対し広がっていく形状であればよく、その位置は、過剰な半田が上記露出部分に広がり半田溜まりを起こさなければ、所定方向のランドの範囲内のどの範囲でも適用可能であり、所定方向の垂直方向に延びる長さも指定しない。
記構成によれば、多端子用ランドのフローソルダリング時の流れ方向における前方側から後部側まで半田付着面積を徐々に広げることで、上記前方のランドから半田溜まりを少しずつ解消していくことが可能となり、上記後部側に多く溜まらず、上記多端子用ランドの上記後部側での半田切れを良好にすることが可能となる。
さらに上記多端子用ランドは、面実装部品をディップ半田付けするためのランドであることを特徴とする構成としている。
記構成によれば、発明を面実装部品に適用することが可能となる。
さらに上記多端子用ランドは、挿入実装部品をディップ半田付けするためのリードを挿入する孔を有したランドであることを特徴とする構成としている。
記構成によれば、発明をリード電極を有し、フローソルダリング面の裏面から挿入する挿入実装部品に適用することが可能である。
以上説明したように、請求項1にかかる発明によれば、面実装用のIC素子をフローソルダリングによってディップ半田付けする際、プリント配線基板上の多端子用ランドにおいて、従来の技術であるディップ方向最後尾のランド近傍に配設した半田溜まり吸収用のダミーランドに対して、上記レジストにより被覆されていない露出部分を広げることで半田付着面積を大きくして上記後方に半田を残しにくくするので、上記ダミーランドによる余分なスペースを必要としないため、配線パターンの引き回しに有利となり、プリント配線基板上のスペースの有効活用ができ、かつ半田溜まりによる端子間短絡を防止することのできるプリント配線基板を提供できる。よって、フローソルダリング後の目視検査による手直しおよび歩留まりが軽減し、生産性の向上に効果が期待できる。
請求項2にかかる発明によれば、各種IC素子を半田付けする際、プリント配線基板上の多端子用ランドにおいて、上記レジストにより被覆されていない露出部分を広げることで半田付着面積を大きくして上記後方に半田を残しにくくするので、端子間短絡を防止できる。そのため、目視検査による手直しおよび歩留まりが軽減し、生産性の向上に効果が期待できる。上記効果を面実装や挿入実装でも期待できる。
また請求項2にかかる発明によれば、上記多端子用ランドの上記所定方向における前方側から後部側までの半田付着面積を少しずつ広げることが可能となり、溶融半田が上記多端子用ランド後部側に流れて溜まる前に、上記多端子用ランド前方から徐々に上記レジストにより被覆されていない露出部分に半田を逃がすことで、上記後部側での半田溜まりを未然に軽減する効果がある。
請求項にかかる発明によれば、上記多端子用ランドの上記所定方向における前方側から後部側までの半田付着面積を少しずつ広げることが可能となり、溶融半田が上記多端子用ランド後部側に流れて溜まる前に、上記多端子用ランド前方から徐々に上記レジストにより被覆されていない露出部分に半田を逃がすことで、上記後部側での半田溜まりを未然に軽減する効果がある。
請求項にかかる発明によれば、上記多端子用ランドの上記後方の所定方向から後部側までの半田付着面積を少しずつ広げることが可能となり、溶融半田が上記多端子用ランド後部側に流れて溜まる前に、上記レジストにより被覆されていない露出部分に半田を逃がすことで、上記後部側での半田溜まりを未然に軽減する効果がある。
請求項にかかる発明によれば、上記所定方向はフローソルダリングの流れ方向で適用でき上述の効果を得られる。
また請求項にかかる発明によれば、本発明による多端子用ランドは面実装部品をディップ半田付けするランドでもよいし、挿入実装部品をディップ半田付けするためのリードを挿入する孔を有したランドのどちらにも適用でき、上述の効果を得られる。
ここでは、下記の順序に従って本発明の実施の形態について説明する。
(1)第1実施形態:
(2)第2実施形態:
(3)第3実施形態:
(4)まとめ:
(1)第1実施形態:
図1は本実施形態にかかるプリント配線基板の概略平面図である。
本実施形態においてプリント配線基板10は面実装用のICをディップ半田付けするためのディップ方向Aに列設されたランド20からなる複数のランド列を有する。上記ランド20は、ディップ方向が短辺となる長方形となっているランドパターン21と、パターン層上に被覆され端子31との接触部分においてレジストを剥離した非レジスト部22が、ランド列の始めから終わりにかけてランドパターン21よりも大きく形成されている形状とからなっている。各ランドパターン21からは配線パターン23がICパッケージ30の外側へ、ディップ方向Aに対して垂直に延びている。
非レジスト部22の形状は、ランドパターン列のディップ方向Aに対する前端から後端までの幅で、ICパッケージ30に対し垂直の長さ方向は、ICパッケージ30の外側へ向かう先端部が上記後端に向かって少しずつ延びるように、上記ディップ方向Aの前端先端から後端の一番長く形成される先端を直線でつないで傾斜した形状で、台形形状の一面のレジストを剥離している。
このとき、非レジスト部22の長さ方向の大きさとして、上記台形の短辺にあたる前端ランド20ではランドパターン21より大きく、図2に示す従来の均等な非レジスト部の長さと同じであり、上記長さを始まりとして徐々に長くなり、上記台形の長辺にあたる最後部の非レジスト部22は、ランドパターン21の長さ方向を越えて配線パターン23まで達し、ランドパターン21から続く配線パターン23までを露出している。
以上のように構成されたプリント配線基板10について、以下面実装用部品の半田付け動作を説明する。
本実施形態にかかり、面実装用でディップ方向Aが長辺となる長方形で、上記長辺に複数の端子31を有するSOP形状のIC素子の各端子31を、対応するランド20上に載せ、まずIC上辺の左端に位置する端子31に仮止め用半田を載せ位置決めする。その後、上記端子31と点対称に位置する下辺の右端端子31に仮止め用半田を載せ、部品載置面を上にしてリフロー炉を通し、IC位置を固定する。
上記のように固定した後、部品載置面を下にして半田付け装置に入れ半田付けしていくが、仮止め用半田は溶融温度が高く、半田付け装置においてフラックスを塗布し、予備加熱をするプレヒート部を通過してもプリント配線基板からIC素子が滑落せず固定位置を半田槽まで保持することができる。
半田槽によりディップ方向Aに順番に上記端子31とランド20を半田付けしていく。このとき、プリント配線基板10はディップ方向Aとは反対方向に移動していく。
本実施形態では、ディップ方向Aに対して最初にディップ半田付けされる前端のランド20で過剰に付着した半田は、上記前端のランド20と隣接する次のランド20に誘導されることで前端ランド20での半田切れが良好となる。また、隣接する上記ランド20が少し延びることで過剰な半田がパターン露出部に広がり、上記後方に半田付けが進むに従い、この過剰半田が解消されていく。ランド20間はこの繰り返しにより上記後端のランド20まで半田付けされ、過剰半田が最終ランド20に溜まること無く半田付けが完了する。
以上のことから、上記最終ランド20に過剰な半田が留まりにくくなるため、フローソルダリング時に上記後方部に生じる端子間短絡が大幅に減少する。このように、従来ディップ半田付け後に目視検査と手直しが必要であったが、これらの作業が軽減されることで上記作業時間分のコストダウンが計られ、また上記手直しによる歩留まりも軽減され、生産性が向上する。
(2)第2実施形態:
図3は本実施形態にかかるプリント配線基板の概略平面図である。上記第1実施形態における非レジスト部22の変形例を説明する。
本実施形態においてプリント配線基板110は面実装用のICをディップ半田付けするためのディップ方向Aに列設されたランド120からなる複数のランド列を有する。上記ランド120は、ディップ方向が短辺となる長方形となっているランドパターン121と、パターン層上に被覆され端子131との接触部分においてレジストを剥離した非レジスト部122が、ランドパターン121よりも大きく形成されている形状とからなっている。各ランドパターン121からは配線パターン123がICパッケージ130の外側へ、ディップ方向Aに対して垂直に延びている。
非レジスト部122の形状は、ランドパターン列のディップ方向Aに対する前端から後端までの幅で、ICパッケージ130に対し垂直の長さ方向は、ICパッケージ130の外側へ向かう先端部が上記後端に向かって少しずつ延びるように、上記ディップ方向Aの前端から後端の一番長く形成される先端まで階段状に、それぞれ長方形でレジストを剥離している。
このとき、非レジスト部122の長さ方向の大きさとして、上記台形の短辺にあたる前端ランド120ではランドパターン121より大きく、図2の示す従来の均等な非レジスト部の長さと同じであり、上記長さを始まりとして徐々に長くなり、最後部の非レジスト部122は、ランドパターン121の長さ方向を越えて配線パターン123まで達し、ランドパターン121から続く配線パターン123までを露出している。
上記ランドパターン121は、各ランド120から上記ICパッケージ130の外側方向に向かって延びているパターンを利用し、パターン層上を被覆しているレジストを上記所定の大きさに剥離するようレイアウトしているが、ランドパターン121自体の大きさを上記所定の大きさにレイアウトしてもよい。
ランドパターン121の形状は図のようにディップ方向Aが短辺となる楕円形状であってもよい。また変形前のランドパターン121と非レジスト部122の大きさの関係は、上記のように非レジスト部122がランドパターン121よりも大きく形成されていてもよいし、非レジスト部122がランドパターン121内部に絞り込まれた形状でも対応可能なので、半田付けする部品の推奨形状に準ずる。
(3)第3実施形態:
また、非レジスト部22の別の変形例として、図4は本実施形態にかかるプリント配線基板の概略平面図である。
本実施形態においてプリント配線基板210は面実装用のICをディップ半田付けするためのディップ方向Aに列設されたランド220からなる複数のランド列を有する。 上述の第1、2実施形態では、非レジスト部22を所定方向の上記前方から後方に向かって広くしたが、ランド列の最終ランド220に過剰な溶融半田が残らなければ、必ずしも最終ランド220まで非レジスト部22を広げなくてもよく、また上記非レジスト部22を広げ始めるのは必ず前端部からでなくてもよい。上記非レジスト部22を広げる位置は非レジスト部22ランド列の範囲であれば、どこか一部でもよい。その一例として、
本実施形態のランド220は、ディップ方向が短辺となる長方形となっているランドパターン221と、パターン層上に被覆され端子231との接触部分においてレジストを剥離した非レジスト部122が、ランドパターン221よりも大きく形成されている形状とからなっている。各ランドパターン221からは配線パターン223がICパッケージ230の外側へ、ディップ方向Aに対して垂直に延びている。
非レジスト部222の形状は、ランドパターン列のディップ方向Aに対する前端から後端までの幅で、ICパッケージ230に対し垂直の長さ方向は、ICパッケージ230の外側へ向かう先端部が上記後端に向かって少しずつ延びるように、上記ディップ方向Aの前方の先端から後方に一番長く形成される先端を直線でつないで傾斜した形状で、一部台形形状で一面のレジストを剥離している。
このとき、非レジスト部222の長さ方向の大きさとして、上記前端ランド220ではランドパターン221より大きく、図2に示す従来の均等な非レジスト部の長さと同じであり、上記長さを任意の位置まで保持し、その次のランド220からを始まりとして徐々に長くなり、後方任意の非レジスト部222は、ランドパターン221の長さ方向を越えて配線パターン223まで達し、ランドパターン221から続く配線パターン223までを露出している。またその次のランド220では前方に形成した大きさと同じ大きさに形成される。
以上の実施形態であっても、上記最終ランド220に過剰な半田が留まりにくくなるため、フローソルダリング時に上記後方部に生じる端子間短絡が大幅に減少する。
図1から図4には、ICパッケージ30のように部品が面実装されるタイプのプリント配線基板を図示しているが、本発明は、プリント配線基板の孔に端子を挿入し裏面のランドパターンに半田付けされるようになっている挿入実装部品のランドにも採用することができる。
(4)まとめ:
以上説明したように、本発明においては、ディップ方向Aのランド列後端側に向かって、少しずつ延ばした非レジスト部22により、ランド列の範囲内で半田付着面積を広げ、ランド列後端まで過剰な半田を残さないため、ディップ方向Aにおける後方部での半田溜まりを軽減できる。さらに、ランド列最後尾に半田溜まり防止用のダミーランドが不必要となり、限られたスペースの有効利用ができる。
そして、上記非レジスト部22は、所定方向の後方に対し広がっていく形状であればよく、その位置は、過剰な半田が非レジスト部22部分に広がり半田溜まりを起こさなければ、ランド列の範囲内のどの範囲でも適用可能であり、所定方向の垂直方向に延びる長さも任意である。
このように半田溜まりによる端子間短絡を防止することにより、ディップ半田付け後の目視検査や手直しによる歩留まりが軽減され、生産性を向上することができるプリント配線基板を提供できる。
第1実施形態にかかるプリント配線基板の概略平面図 従来のプリント配線基板の概略平面図 第2実施形態にかかるプリント配線基板の概略平面図 第3実施形態にかかるプリント配線基板の概略平面図
符号の説明
A ディップ方向
10 プリント配線基板
20 ランド
21 ランドパターン
22 非レジスト部
23 配線パターン
30 パッケージ
31 端子

Claims (5)

  1. 表面にプリントパターンを配設されるとともに所定部分を除いてレジストにて被覆され、パッケージ側縁より複数の端子が並列された面実装用のIC素子をディップ半田付けするための多端子用ランドを有するプリント配線基板であって、
    上記端子用ランドは、上記端子の突出方向に沿って延設されるように形成されるとともに、上記端子の並び方向におけるフローソルダリング時の流れ方向後端側に向かうにつれて上記レジストに被覆されていない露出部分が上記流れ方向後端側最終ランドの1つ手前のランドまで徐々に拡幅するように形成される第一露出部と、上記第一露出部の上記流れ方向後端部よりも幅狭且つ一定幅に形成される第二露出部と、を有することを特徴とするプリント配線基板。
  2. 表面にプリントパターンを配設されるとともに所定部分を除いてレジストにて被覆され、パッケージ側縁より複数の端子が並列されたIC素子を装着するための多端子用ランドを有するプリント配線基板であって、
    上記端子用ランドは、上記端子の突出方向に沿って延設されるように形成されるとともに、上記端子の並び方向におけるフローソルダリング時の流れ方向後端側に向かうにつれて上記レジストに被覆されていない露出部分が上記流れ方向後端側最終ランドの1つ手前のランドまで徐々に拡幅するように形成される第一露出部と、上記第一露出部の上記流れ方向後端部よりも幅狭且つ一定幅に形成される第二露出部と、を有することを特徴とするプリント配線基板。
  3. 上記多端子用ランドは、面実装部品をディップ半田付けするためのランドであることを特徴とする上記請求項2に記載のプリント配線基板。
  4. 上記多端子用ランドは、挿入実装部品をディップ半田付けするためのリードを挿入する孔を有したランドであり、上記延設の方向が上記端子の突出方向ではなく上記フローソルダリング時の流れ方向に略垂直な方向であることを特徴とする上記請求項2に記載のプリント配線基板。
  5. 上記第一露出部分は、上記フローソルダリング時の流れ方向における前方側から後方側にかけて階段状に徐々に長くなっていることを特徴とする請求項1〜請求項4の何れか一項に記載のプリント配線基板。
JP2004121694A 2004-04-16 2004-04-16 プリント配線基板 Expired - Fee Related JP4041991B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004121694A JP4041991B2 (ja) 2004-04-16 2004-04-16 プリント配線基板
US11/103,004 US7414301B2 (en) 2004-04-16 2005-04-11 Printed circuit board with soldering lands

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004121694A JP4041991B2 (ja) 2004-04-16 2004-04-16 プリント配線基板

Publications (2)

Publication Number Publication Date
JP2005310822A JP2005310822A (ja) 2005-11-04
JP4041991B2 true JP4041991B2 (ja) 2008-02-06

Family

ID=35135599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004121694A Expired - Fee Related JP4041991B2 (ja) 2004-04-16 2004-04-16 プリント配線基板

Country Status (2)

Country Link
US (1) US7414301B2 (ja)
JP (1) JP4041991B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5563890B2 (ja) * 2010-05-13 2014-07-30 住友電気工業株式会社 フレキシブル配線板
JP2016086070A (ja) * 2014-10-24 2016-05-19 富士ゼロックス株式会社 基板及び基板装置並びに基板装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0338663U (ja) 1989-08-24 1991-04-15
JPH0546066U (ja) 1991-11-20 1993-06-18 三洋電機株式会社 プリント基板の半田付ランド
JP3088837B2 (ja) 1992-04-10 2000-09-18 古河電気工業株式会社 半田付け用加熱炉
JPH0730241A (ja) 1993-07-12 1995-01-31 Sony Corp プリント基板
JPH07106744A (ja) 1993-09-30 1995-04-21 Sony Corp 4方向リードフラットパッケージicの半田ディップ用ランド及び半田ディップ半田付方法
JPH07115265A (ja) * 1993-10-18 1995-05-02 Mitsubishi Electric Corp 電子部品の実装方法
JPH07326851A (ja) * 1994-05-31 1995-12-12 Meidensha Corp プリント回路
JPH10290065A (ja) 1997-04-16 1998-10-27 Sony Corp プリント配線基板
JPH11145607A (ja) * 1997-11-11 1999-05-28 Murata Mach Ltd 印刷回路基板におけるはんだ絶縁膜の形成方法及びこの方法によって製造された印刷回路基板
JP4143280B2 (ja) * 2001-06-01 2008-09-03 日本電気株式会社 実装構造体、該実装構造体の製造方法、印刷用マスク、および印刷方法
JP4181759B2 (ja) * 2001-06-01 2008-11-19 日本電気株式会社 電子部品の実装方法および実装構造体の製造方法
JP2003142810A (ja) 2001-11-07 2003-05-16 Matsushita Refrig Co Ltd プリント配線板
JP2004023076A (ja) * 2002-06-20 2004-01-22 Mitsubishi Electric Corp 配線基板装置

Also Published As

Publication number Publication date
JP2005310822A (ja) 2005-11-04
US7414301B2 (en) 2008-08-19
US20050236718A1 (en) 2005-10-27

Similar Documents

Publication Publication Date Title
KR100510220B1 (ko) 회로 기판 장치 및 그 실장 방법
US6780028B1 (en) Solder reserve transfer device and process
US6998861B2 (en) Wiring board and soldering method therefor
JP2006210517A (ja) 端子実装構造
JP4041991B2 (ja) プリント配線基板
EP1542517B1 (en) Printed Circuit Board for Mounting a Quad Flat Package IC, Method of Soldering a Quad Flat Package IC, and Air Conditioning Apparatus with such a Printed Circuit Board
JP2012064797A (ja) プリント配線板およびプリント基板
EP2219427B1 (en) Dual inline lead-type electronic-part-mounted printed circuit board, method of soldering dual inline lead-type electronic part, and air-conditioner
EP1763296A2 (en) Method of soldering an electronic part on printed circuit board
JP4454568B2 (ja) プリント配線基板
JP4672556B2 (ja) プリント配線基板
JP2675473B2 (ja) フラットパッケージic半田ディップ型プリント配線板
JP6149255B2 (ja) プリント配線板
JP4222260B2 (ja) リード形電子部品実装プリント配線基板及び空気調和機
JP2008282899A (ja) 配線基板およびこれを用いた半導体装置の実装方法並びに電子機器
JPH0243798A (ja) プリント配線板及びプリント配線板の製造方法
JPH07106745A (ja) プリント配線板及びパッドへの半田皮膜形成方法
JP2005183797A (ja) プリント配線板およびプリント配線回路基板
JP6345554B2 (ja) プリント配線基板
JP4151672B2 (ja) 基板のパターンの構造
KR100626422B1 (ko) 인쇄회로기판
KR200168295Y1 (ko) 인쇄회로기판
TW202130441A (zh) 改善銲接溶液量的引流裝置
KR100330580B1 (ko) 4방향 플랫 패키지ic 실장용 회로기판 및 그 땜납도포방법
JPS6039158Y2 (ja) はんだノズル

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070718

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071030

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131122

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees