JP2008282899A

JP2008282899A - 配線基板およびこれを用いた半導体装置の実装方法並びに電子機器

Info

Publication number: JP2008282899A
Application number: JP2007124236A
Authority: JP
Inventors: Takahiro Nakano; 高宏中野
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2007-05-09
Filing date: 2007-05-09
Publication date: 2008-11-20

Abstract

【課題】リード型半導体装置の実装にて、リードにサイドフィレットを安定形成し、はんだ接合面積を増やし、接合強度，信頼性を向上させる。
【解決手段】リード１０の幅方向の中心線とランド１１の幅方向の中心線とが一致しないように、ランド１１の配置をリード１０に対して幅方向に平行にずらす。これにより、リード１０とランド１１の幅方向のクリアランス１４を右側（図１を正面に見て）だけに集中させて広げて、これにより、リード１０の右側にはんだを誘引して濡れ拡がらせて、サイドフィレット１３を安定して形成する。これにより、はんだ接合面積を増やし、接合強度，信頼性を向上させる。
【選択図】図１

Description

本発明は、半導体装置の配線基板上への実装に係り、配線基板およびこれを用いた半導体装置の実装方法並びに電子機器に関するものである。

近年、電子機器の小型，薄型化および高性能化のために、半導体装置の表面実装が主流となり、高密度実装化が進んでいる。図１１は従来の配線基板にＱＦＰ(Quad Flat Package)，ＳＯＰ(Small Outline Package)等のリード型半導体装置を表面実装する際の接合，固定状態を模式的に示している。また、図１２は配線基板のランド上にリードが接合，固定された状態の上面図およびＡ−Ａ’，Ｂ−Ｂ’断面図を示している。

図１１および図１２において、リード型半導体装置１００の側面に形成されたリード１０１に対応して、配線基板表面に多数のランド１０２が細長く形成されている。このとき、各ランド１０２の幅方向の中心線と各リード１０１の幅方向の中心線とが一致するように設計，配置されており、はんだ１０３を介して各ランド１０２の中央に各リード１０１が接合されている。一般的な実装方法としては、ランド１０２上にはんだペーストを一定厚みに印刷塗布し、このはんだペースト上にＱＦＰ等のリード型半導体装置１００のリード１０１を搭載し、そして、リフローによる２００℃以上の高温加熱によってはんだペースト中のはんだ１０３が溶融してランド１０２とリード１０１とに濡れ拡がり、両者をはんだ接合するというものである。

この実装時の主な課題としては、はんだフィレット形状不足、はんだブリッジ、オープン、半導体装置の実装位置ずれ等が挙げられる。特許文献１では、半導体装置の実装位置ずれを防止するため、半導体装置のリードピッチと配線基板のランドピッチとを異なるピッチで形成し、はんだ表面張力の最大化によるセルフアライメント性を向上している。また特許文献２では、半導体装置のリード配置および配線基板のランド配置ともに交互に千鳥配置とし、狭ピッチでのはんだブリッジの防止をしている。
特開平４−２６７５８１号公報特開平５−３１５５２２号公報

しかしながら、はんだペーストおよび半導体装置のリード表面めっきの鉛フリー化による両者のはんだ濡れ拡がり性の低下、そして、近年のＱＦＰ，ＳＯＰ等のリード型半導体装置の多ピン，狭ピッチ化によるリードサイズおよび配線基板のランドサイズの縮小により、はんだフィレット形成不足、はんだブリッジ、オープン不良が増加傾向にある。

特に、鉛（Ｐｄ）めっきをはじめとした錫（Ｓｎ）系めっき以外のめっき（リフロー時に溶融しないめっき材料）において、半導体装置のリードピッチが０．５ｍｍＰ以下になると、リード側面に形成されるべきサイドフィレットの形成が不十分となり、リード後面（バックフィレット）とリード下面のみでのはんだ接合となるケースが多く見られる。

これは、０．５ｍｍＰ以下の狭ピッチの場合、リード幅に対して配線基板のランド幅を十分に広げることができず、リード幅とランド幅との片側のクリアランスが５０μｍ以下になってしまうこと、および鉛フリー化によるはんだ濡れ拡がり性の低下が原因である。特に、リード幅とランド幅との片側のクリアランスが２０μｍ以下になるとサイドフィレットの形成は非常に困難である。

このサイドフィレット形成不足により、接合強度，信頼性劣化（最終的にオープン不良になるケースあり）、およびはんだブリッジ（リード側面へのはんだ濡れ上がり不足により、余剰はんだが隣接リード部に流れてしまうため）が発生しやすくなっている。

本発明は、前記従来技術の問題を解決することに指向するものであり、ＱＦＰ，ＳＯＰ等のリード型半導体装置の実装において、リード側面のサイドフィレットの安定形成によって、はんだ接合面積を増やし、接合強度，信頼性の向上、およびはんだブリッジ防止を可能にする配線基板およびそれを用いた半導体装置の実装方法並びに電子機器を提供することを目的とする。

前記の目的を達成するために、本発明に係る請求項１に記載した配線基板は、半導体装置のリードを接続するランドが形成された表面実装型の配線基板において、リードの幅方向の中心線とランドの幅方向の中心線とが一致しないように、リードに対してランドが幅方向に平行にずらして配置されていることを特徴とする。

また、請求項２に記載した配線基板は、半導体装置のリードを接続するランドが形成された表面実装型の配線基板において、リードの幅方向の中心線とランドの幅方向の中心線とが一致しないように、リードに対してランドが傾けて配置されていることを特徴とする。

また、請求項３に記載した配線基板は、半導体装置のリードを接続するランドが形成された表面実装型の配線基板において、リードとランドの幅方向の寸法差がリードの左側面側と右側面側で異なっていることを特徴とする。

また、請求項４〜７に記載した配線基板は、請求項１〜３の配線基板において、ランドは、接続するリードを有する半導体装置の各辺で全て同一方向に配置されていること、または、接続するリードを有する半導体装置の各辺の中心線を基準にして左右対称に配置されていること、または、全て同じピッチで配置されていること、または、ランドは半導体装置のリードと全て同じピッチで配置されていることを特徴とする。

また、請求項８に記載した半導体装置の実装方法は、半導体装置のリードを表面実装型の配線基板におけるランド上に実装する方法において、リードの幅方向の中心線とランドの幅方向の中心線とが一致しないように、リードに対してランドが幅方向に平行にずらして配置されたランド上にリードを実装することを特徴とする。

また、請求項９に記載した半導体装置の実装方法は、半導体装置のリードを表面実装型の配線基板におけるランド上に実装する方法において、リードの幅方向の中心線とランドの幅方向の中心線とが一致しないように、リードに対してランドが傾けて配置されたランド上にリードを実装することを特徴とする。

また、請求項１０に記載した半導体装置の実装方法は、半導体装置のリードを表面実装型の配線基板におけるランド上に実装する方法において、リードとランドの幅方向の寸法差がリードの左側面側と右側面側で異なるように実装することを特徴とする。

また、請求項１１〜１２に記載した半導体装置の実装方法は、請求項８〜１０の半導体装置の実装方法において、ランド上に実装したリードの２つの側面のうち少なくとも１つの側面に、はんだのサイドフィレットが形成されること、またランドは、接続するリードを有する半導体装置の各辺で全て同一方向にランド上に実装すること、または、接続するリードを有する半導体装置の各辺の中心線を基準にして左右対称にランド上に実装することを特徴とする。

また、請求項１４に記載した電子機器は、請求項１〜７いずれか１項に記載の配線基板を少なくとも１枚搭載することを特徴とする。

前記構成によれば、クリアランスが広い側のリード側面にはんだを誘引して濡れ上がらせることによって、少なくともリードの片側面には確実にはんだサイドフィレットが形成でき、はんだ接合面積を約２倍以上にすることが可能であり、また、少なくともリードの片側面にはんだサイドフィレットを形成するため、はんだ量が適切に制御されて余剰はんだを解消でき、隣接リード部へのはんだ流れることなくはんだブリッジを防止できる。

本発明によれば、リードの幅方向とランドの幅方向においてそれぞれの中心線とが一致しないように、幅方向に平行にずらして配置し、または、リードに対してランドを傾けて配置することで、リードとランドの間のクリアランスがリードの左側と右側面側で異なっていることから、クリアランスが広い側のリードの側面にはんだを誘引して濡れ上がらせて、少なくともリードの片側面に確実にはんだサイドフィレットが形成でき、はんだ接合面積を約２倍以上にすることが可能であり、また、少なくともリードの片側面にはんだサイドフィレットを形成するため、はんだ量が適切に制御されて余剰はんだを解消でき、隣接リード部へのはんだ流れがなくなりはんだブリッジを防止することができるという効果を奏する。

以下、図面を参照して本発明における実施の形態を詳細に説明する。

図１は本発明の実施形態１に係る配線基板のランド上にリードが接合，固定された状態の上面図およびＡ−Ａ’，Ｂ−Ｂ’断面図を示す図である。また、図２は本実施形態１に係る実施例１で、配線基板上における（ａ）はランド、（ｂ）はリードとランドの配置を示す上面図である。図１、図２に示すように、配線基板のランド１１上にはんだ１２を介して半導体装置のリード１０が接合されている。

なお、ランド１１の母材料は銅（Ｃｕ）等の導電性の高い金属であり、表面処理としては、耐熱プリフラックスもしくはニッケル（Ｎｉ）、金（Ａｕ）等の金属めっき等が施されているものとする。このとき、本実施例１において、リード１０の幅方向の中心線とランド１１の幅方向の中心線とが一致しないように、あらかじめランド１１の配置をリード１０に対して幅方向に平行にずらしている（図２（ｂ）参照）。これにより、リード１０とランド１１の幅方向のクリアランス１４を右側（図１を正面に見て）だけに集中させて広げ、これにより、リード１０の右側にはんだを誘引して濡れ拡がらせて、サイドフィレット１３を安定して形成することができる。

また、片側のサイドフィレット１３が形成されることによって、接合面積は従来のリード１０下面のみの接合面積と比較して、約２倍（一般的なリード幅：１６０μｍ、リード厚み：１５０μｍの場合）に増えるため、接合強度，信頼性を向上させることができる。

また、片側のサイドフィレット１３が形成され、リード１０の右側面にはんだが１２が濡れ拡がっているため、余剰はんだが少なく、隣接するリード１０の部分へのはんだ流れがなくなり、はんだブリッジを防止することができる。

また、図３〜図８は、本実施形態１に係る実施例２〜７で、配線基板上における（ａ）はランド、（ｂ）はリードとランドの配置を示す上面図である。

図３に示す実施例２では、ランド１１全体ではなく、リード１０とのはんだ接合部付近のみを幅方向に平行にずらした形状にしている。また、図４に示す実施例３では、図３の実施例２と同様に、ランド１１全体ではなく、リード１０とのはんだ接合部付近のみを幅方向に平行に円弧形状でずらした形状にしている。図３の実施例２および図４の実施例３では、図２の実施例１と同様に、リード１０とランド１１の幅方向のクリアランス１４を右側（図３，図４を正面に見て）だけに集中させて広げることによって、リード１０の右側にはんだ１２を誘引して濡れ拡がらせ、サイドフィレット１３を安定して形成することができる。

図５に示す実施例４では、リード１０の幅方向の中心線とランド１１の幅方向の中心線とが一致しないように、あらかじめランド１１の配置をリード１０に対して傾けている。これにより、リード１０とランド１１の幅方向のクリアランス１４を、片側だけでなく両側（部分的ではあるが）を同時に広げることができ、さらに、クリアランス１４の広い部分からはんだ１２を誘引して濡れ拡がらせ、サイドフィレット１３をリード１０の両側面に安定して形成することができる。このとき、クリアランス１４が広い部分を起点にして、はんだ１２はリード１０側面全体に濡れ拡がっていくため、サイドフィレット１３はリード１０の両側面全体に形成することができる。

また、両側にサイドフィレット１３が形成されることによって、接合面積は従来のリード１０の下面のみの接合面積と比較して、約３倍（一般的なリード幅：１６０μｍ、リード厚み：１５０μｍの場合）に増えるため、接合強度，信頼性を向上させることができる。また、両側のサイドフィレット１３が形成され、リード１０の両側面にはんだが濡れ拡がっているため、余剰はんだが非常に少なく、隣接リード部へのはんだ流れがなくなり、はんだブリッジを防止することができる。

図６に示す実施例５は、リード１０とのはんだ接合部付近のみ、あらかじめランド１１の配置をリード１０に対して傾けている。リード１０とのはんだ接合部付近以外はリード１０と平行にし、ランド１１の余分な広がりを抑えている。

図７に示す実施例６は、リード１０とのはんだ接合部の中央部付近で、ランド１１のずらし方向を正反対にしている。リード１０の幅方向の中心線とランド１１の幅方向の中心線とが一致しないように、あらかじめランド１１の配置として上半分を右側に、下半分を左側に、リード１０に対して幅方向に、平行にずらしている。また、図８に示す実施例７は、図７の実施例６から角部を面取りして、隣接リード間の距離を広げたものである。

図６〜図８の実施例５〜実施例７では、図５の実施例４と同様に、リード１０とランド１１の幅方向のクリアランス１４を、片側だけでなく両側（部分的ではあるが）を同時に広げることができ、さらに、クリアランス１４の広い部分からはんだ１２を誘引して濡れ拡がらせ、サイドフィレット１３をリード１０の両側面に安定して形成することができる。このとき、クリアランス１４が広い部分を起点にして、はんだ１２はリード１０側面全体に濡れ拡がっていくため、サイドフィレット１３はリード１０の両側面全体に形成することができる。

次に、本発明の実施形態２に係るランドの全体配置について図面を参照しながら説明する。図９および図１０は実施形態２の例を示すランドの全体配置図（上面図）である。図９では、半導体装置に対する各辺ごとにランド１１の向き，ずらし方向を同じにしている。図１０では、各辺ごとに、各辺の中心線を基準にして左右対称になるようにランド１１の向き，ずらし方向をそろえている。

なお、図９および図１０では、全てのランド１１の形状を図８に示した形状に統一しているが、一部異なっても、複数形状が混在しても構わない。また、ランド１１の向き，ずらし方向も、図９および図１０に限らず、一部異なっても構わない。

次に、本発明の実施形態３に係る半導体装置の実装方法について説明する。図１〜図８に示した実施形態１の実施例１〜７いずれかのランド１１を備えた配線基板を準備し、各ランド１１上にはんだ印刷用のメタルマスクを用いて、一定厚みのはんだペーストを印刷塗布し、その上に半導体装置の各リード１０を搭載し、リフロー等の高温加熱炉によってはんだ融点以上の温度まで加熱，冷却することによって、はんだペースト中のはんだ１２が溶融してランド１１とリード１０とに濡れ拡がり、両者をはんだ接合することで半導体装置のリードを配線基板上のランドに実装する実装方法である。

前述の実装方法において、実施形態１の実施例１〜３の配線基板においては、リード１０とランド１１の幅方向のクリアランス１４を右側（図１を正面に見て）だけに集中させて広げることによって、リード１０の右側にはんだ１２を誘引して濡れ拡がらせ、サイドフィレット１３を安定して形成することができる。

また、実施例４〜７の配線基板においては、リード１０とランド１１の幅方向のクリアランス１４を、片側だけでなく両側（部分的ではあるが）を同時に広げることができ、さらに、クリアランス１４の広い部分からはんだ１２を誘引して濡れ拡がらせ、サイドフィレット１３をリード１０の両側面に安定して形成することができる。このとき、クリアランス１４が広い部分を起点にして、はんだ１２はリード１０の側面全体に濡れ拡がっていくため、サイドフィレット１３はリード１０の両側面全体に形成することができる。

また、サイドフィレット１３が形成されることによって、接合面積は従来のリード１０の下面のみの接合面積と比較して、片側形成で約２倍、両側形成で約３倍（一般的なリード幅：１６０μｍ、リード厚み：１５０μｍの場合）に増えるため、接合強度，信頼性を向上させることができる。また、サイドフィレット１３を形成するために、リード１０の側面にはんだ１２が濡れ拡がっているため、余剰はんだが少なくなり、隣接リード部へのはんだ流れがなくなり、はんだブリッジを防止することができる。なお、前述した例ではリード１０とランド１１との接合材料をはんだペーストとしているが、他の金属，樹脂等の材料でも構わない。

また、実施形態１における配線基板を電子機器に搭載することで、高密度実装における実装品質，信頼性向上することを可能にするため、情報通信機器や事務用電子機器等の小型、薄型化および高機能化することが可能となる。

本発明に係る配線基板およびこれを用いた半導体装置の実装方法並びに電子機器は、半導体装置のリードと配線基板のランド間の接続箇所にサイドフィレットが確実に形成されて、はんだ接合面積を向上するとともに、はんだ量が適切に制御され余剰はんだを解消して、はんだ流れ等がなくはんだブリッジを防止でき、実装品質，信頼性を向上でき配線基板上への部品実装、さらには装置の小型、薄型化および高機能化等に有用である。

本発明の実施形態１に係る配線基板のランドとリードの状態を示す上面図およびＡ−Ａ’，Ｂ−Ｂ’断面図本実施形態１の実施例１における配線基板上の（ａ）はランド、（ｂ）はリードとランドの配置を示す上面図本実施形態１の実施例２における配線基板上の（ａ）はランド、（ｂ）はリードとランドの配置を示す上面図本実施形態１の実施例３における配線基板上の（ａ）はランド、（ｂ）はリードとランドの配置を示す上面図本実施形態１の実施例４における配線基板上の（ａ）はランド、（ｂ）はリードとランドの配置を示す上面図本実施形態１の実施例５における配線基板上の（ａ）はランド、（ｂ）はリードとランドの配置を示す上面図本実施形態１の実施例６おける配線基板上の（ａ）はランド、（ｂ）はリードとランドの配置を示す上面図本実施形態１の実施例７おける配線基板上の（ａ）はランド、（ｂ）はリードとランドの配置を示す上面図本発明の実施形態２におけるランドの全体配置図本実施形態２におけるランドの別の全体配置図従来の配線基板にリード型半導体装置の表面実装を模式的に示す図従来の配線基板のランドとリードの状態を示す上面図およびＡ−Ａ’，Ｂ−Ｂ’断面図

符号の説明

１０，１０１リード
１１，１０２ランド
１２，１０３はんだ
１３サイドフィレット
１４クリアランス

Claims

半導体装置のリードを接続するランドが形成された表面実装型の配線基板において、前記リードの幅方向の中心線と前記ランドの幅方向の中心線とが一致しないように、前記リードに対して前記ランドが幅方向に平行にずらして配置されていることを特徴とする配線基板。
半導体装置のリードを接続するランドが形成された表面実装型の配線基板において、前記リードの幅方向の中心線と前記ランドの幅方向の中心線とが一致しないように、前記リードに対して前記ランドが傾けて配置されていることを特徴とする配線基板。
半導体装置のリードを接続するランドが形成された表面実装型の配線基板において、前記リードと前記ランドの幅方向の寸法差が前記リードの左側面側と右側面側で異なっていることを特徴とする配線基板。
前記ランドは、接続するリードを有する半導体装置の各辺で、全て同一方向に配置されていることを特徴とする請求項１〜３いずれか１項に記載の配線基板。
前記ランドは、接続するリードを有する半導体装置の各辺の中心線を基準にして、左右対称に配置されていることを特徴とする請求項１〜３いずれか１項に記載の配線基板。
前記ランドは、全て同じピッチで配置されていることを特徴とする請求項１〜５いずれか１項に記載の配線基板。
前記ランドは、半導体装置のリードと全て同じピッチで配置されていることを特徴とする請求項１〜６いずれか１項に記載の配線基板。
半導体装置のリードを表面実装型の配線基板におけるランド上に実装する方法において、前記リードの幅方向の中心線と前記ランドの幅方向の中心線とが一致しないように、前記リードに対して前記ランドが幅方向に平行にずらして配置された前記ランド上に前記リードを実装することを特徴とする半導体装置の実装方法。
半導体装置のリードを表面実装型の配線基板におけるランド上に実装する方法において、前記リードの幅方向の中心線と前記ランドの幅方向の中心線とが一致しないように、前記リードに対して前記ランドが傾けて配置された前記ランド上に前記リードを実装することを特徴とする半導体装置の実装方法。
半導体装置のリードを表面実装型の配線基板におけるランド上に実装する方法において、前記リードと前記ランドの幅方向の寸法差が前記リードの左側面側と右側面側で異なるように配置された前記ランド上に前記リードを実装することを特徴とする半導体装置の実装方法。
前記ランド上に実装したリードの２つの側面のうち少なくとも１つの側面に、はんだのサイドフィレットが形成されることを特徴とする請求項８〜１０いずれか１項に記載の半導体装置の実装方法。
前記ランドは、接続するリードを有する半導体装置の各辺で、全て同一方向に配置されている前記ランド上に前記リードを実装することを特徴とする請求項８〜１１いずれか１項に記載の半導体装置の実装方法。
前記ランドは、接続するリードを有する半導体装置の各辺の中心線を基準にして、左右対称に配置されている前記ランド上に前記リードを実装することを特徴とする請求項８〜１１いずれか１項に記載の半導体装置の実装方法。
請求項１〜７いずれか１項に記載の配線基板を少なくとも１枚搭載することを特徴とする電子機器。