JPH07106744A - ４方向リードフラットパッケージｉｃの半田ディップ用ランド及び半田ディップ半田付方法 - Google Patents
４方向リードフラットパッケージｉｃの半田ディップ用ランド及び半田ディップ半田付方法Info
- Publication number
- JPH07106744A JPH07106744A JP5245455A JP24545593A JPH07106744A JP H07106744 A JPH07106744 A JP H07106744A JP 5245455 A JP5245455 A JP 5245455A JP 24545593 A JP24545593 A JP 24545593A JP H07106744 A JPH07106744 A JP H07106744A
- Authority
- JP
- Japan
- Prior art keywords
- soldering
- land
- solder
- lands
- dip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 プリント配線基板に対する４方向リードフラ
ットパッケージＩＣの半田ディップによる半田付けにお
いて半田ブリッジの発生によるリード間の短絡を防止す
る。 【構成】 プリント配線基板１に形成される半田ディッ
プ用ランド２のうち、後方半田付ランド群３の後方半田
引きランド５側の数個の半田付ランド３ａ，３ｂを、前
方から後方へ半田付着面積が漸増するように形成する。
ットパッケージＩＣの半田ディップによる半田付けにお
いて半田ブリッジの発生によるリード間の短絡を防止す
る。 【構成】 プリント配線基板１に形成される半田ディッ
プ用ランド２のうち、後方半田付ランド群３の後方半田
引きランド５側の数個の半田付ランド３ａ，３ｂを、前
方から後方へ半田付着面積が漸増するように形成する。
Description
【０００１】
【産業上の利用分野】本発明は、４方向リードフラット
パッケージＩＣを半田ディップにより半田付けするプリ
ント配線基板の半田ディップ用ランド及び半田ディップ
半田付方法に関する。
パッケージＩＣを半田ディップにより半田付けするプリ
ント配線基板の半田ディップ用ランド及び半田ディップ
半田付方法に関する。
【０００２】
【従来の技術】近年、プリント配線基板に対する半田デ
ィップによる４方向リードフラットパッケージＩＣの半
田付けにおいて、プリント配線基板の半田付ランド及び
ＩＣリードに対してランド及びリード間に半田ブリッジ
が発生し、短絡不良が生じるおそれがあるのでこれを防
止するために、４方向リードフラットパッケージＩＣの
半田ディップ半田付方法が提案されている（特開昭６３
−２１３９９４号）。
ィップによる４方向リードフラットパッケージＩＣの半
田付けにおいて、プリント配線基板の半田付ランド及び
ＩＣリードに対してランド及びリード間に半田ブリッジ
が発生し、短絡不良が生じるおそれがあるのでこれを防
止するために、４方向リードフラットパッケージＩＣの
半田ディップ半田付方法が提案されている（特開昭６３
−２１３９９４号）。
【０００３】このＩＣの半田ディップ半田付方法は、プ
リント配線基板に半田付進行方向に対し傾けた前方半田
付ランド群と後方半田付ランド群の間に設けられた側方
半田引きランドと後方半田付ランド群間に設けられた後
方半田引きランドを備えたプリント配線基板を用いるも
ので、このプリント配線基板にＩＣを半田付進行方向に
対し傾けた状態で半田付けすることにより、ＩＣを傾け
ない場合に比して短絡不良が低減されるようになってい
る。
リント配線基板に半田付進行方向に対し傾けた前方半田
付ランド群と後方半田付ランド群の間に設けられた側方
半田引きランドと後方半田付ランド群間に設けられた後
方半田引きランドを備えたプリント配線基板を用いるも
ので、このプリント配線基板にＩＣを半田付進行方向に
対し傾けた状態で半田付けすることにより、ＩＣを傾け
ない場合に比して短絡不良が低減されるようになってい
る。
【０００４】しかし、この場合でも、半田ディップ槽の
温度、半田の流速度、半田成分、フラックス成分等の条
件によりＩＣのリード及び半田付ランドでの半田ブリッ
ジによる短絡が発生する。
温度、半田の流速度、半田成分、フラックス成分等の条
件によりＩＣのリード及び半田付ランドでの半田ブリッ
ジによる短絡が発生する。
【０００５】
【発明が解決しようとする課題】ところで、４方向リー
ドフラットパッケージＩＣの半田ディップ半田付けにお
いては、品質の安定を図り、修理に要する工数を削減で
きるように短絡不良が発生しないＩＣ半田付ランド形状
が要求されている。
ドフラットパッケージＩＣの半田ディップ半田付けにお
いては、品質の安定を図り、修理に要する工数を削減で
きるように短絡不良が発生しないＩＣ半田付ランド形状
が要求されている。
【０００６】しかし、前述の側方半田引きランドと後方
半田引きランドを備えＩＣ半田付進行方向に対して傾け
た半田付ランドでは、その半田付ランド形状が全て同一
寸法で形成されているため、半田引きランドによる表面
張力が半田引きランドの前方にある半田付ランド及びＩ
Ｃのリードの夫々に対し、バランス良く働かないため、
溶融半田が隣接するランド及びリードを連結する半田ブ
リッジが発生し、短絡の不良発生を完全には防止するに
は至っていない。
半田引きランドを備えＩＣ半田付進行方向に対して傾け
た半田付ランドでは、その半田付ランド形状が全て同一
寸法で形成されているため、半田引きランドによる表面
張力が半田引きランドの前方にある半田付ランド及びＩ
Ｃのリードの夫々に対し、バランス良く働かないため、
溶融半田が隣接するランド及びリードを連結する半田ブ
リッジが発生し、短絡の不良発生を完全には防止するに
は至っていない。
【０００７】このような状況から、半田ディップ槽から
出てきたプリント配線基板の半田ブリッジを目視検査
し、半田ディップ槽の条件を厳密にコントロールしてい
るが、対応しきれずに半田ブリッジが発生した短絡不良
に対しては半田付け完成のプリント配線基板の半田ブリ
ッジ部を手直しして対応していた。
出てきたプリント配線基板の半田ブリッジを目視検査
し、半田ディップ槽の条件を厳密にコントロールしてい
るが、対応しきれずに半田ブリッジが発生した短絡不良
に対しては半田付け完成のプリント配線基板の半田ブリ
ッジ部を手直しして対応していた。
【０００８】本発明はかかる点に鑑みてなされたもの
で、４方向リードフラットパッケージＩＣを半田ディッ
プ槽にてプリント配線基板に半田付けする際、ＩＣのリ
ード間及び半田ディップ用ランド間での半田ブリッジに
よる短絡を防止し、４方向リードフラットパッケージＩ
Ｃの半田付け品質向上と手直し工数の削減を図るように
した、４方向リードフラットパッケージＩＣの半田ディ
ップ用ランド及び半田ディップ半田付方法を提供するこ
とを目的とする。
で、４方向リードフラットパッケージＩＣを半田ディッ
プ槽にてプリント配線基板に半田付けする際、ＩＣのリ
ード間及び半田ディップ用ランド間での半田ブリッジに
よる短絡を防止し、４方向リードフラットパッケージＩ
Ｃの半田付け品質向上と手直し工数の削減を図るように
した、４方向リードフラットパッケージＩＣの半田ディ
ップ用ランド及び半田ディップ半田付方法を提供するこ
とを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に本発明の第１の発明は、プリント配線基板に４方向リ
ードフラットパッケージＩＣの半田付進行方向に対して
傾けた半田付ディップ用ランドを形成し、この半田付デ
ィップ用ランドの後方半田付ランド群間に後方半田引き
ランドを備え、少なくとも後方半田付ランド群の後方半
田引きランド側の数個の半田付ランドを前方から後方へ
順次面積を漸増して形成した４方向リードフラットパッ
ケージＩＣの半田ディップ用ランドである。
に本発明の第１の発明は、プリント配線基板に４方向リ
ードフラットパッケージＩＣの半田付進行方向に対して
傾けた半田付ディップ用ランドを形成し、この半田付デ
ィップ用ランドの後方半田付ランド群間に後方半田引き
ランドを備え、少なくとも後方半田付ランド群の後方半
田引きランド側の数個の半田付ランドを前方から後方へ
順次面積を漸増して形成した４方向リードフラットパッ
ケージＩＣの半田ディップ用ランドである。
【００１０】また、第２の発明は第１の発明によって形
成されるプリント配線基板の半田ディップ用ランドに４
方向リードフラットパッケージＩＣを半田ディップ槽に
より半田付けする半田ディップ半田付方法である。
成されるプリント配線基板の半田ディップ用ランドに４
方向リードフラットパッケージＩＣを半田ディップ槽に
より半田付けする半田ディップ半田付方法である。
【００１１】
【作用】このように本発明は、４方向リードフラットパ
ッケージＩＣの半田付進行方向に対して傾けた半田付デ
ィップ用ランドの後方半田付ランド群の後方半田引きラ
ンド側の数個の半田付ランドの面積を前方から後方へ漸
増して形成したことにより、ＩＣの半田付けにおいて半
田ディップ槽内の溶融半田が半田付ディップ用ランド及
びＩＣのリードに付着した後、半田ディップ槽よりプリ
ント配線基板が出て行く際に、半田はランド及びＩＣの
リードで作られる半田付着面積の差による表面張力の差
により大きい付着面積の方へ引き取られ、このため後方
半田付ランド群において、後方半田引きランド側の前方
から後方へ面積が漸増する後部ランドに順次、ランド及
びＩＣのリード間の半田をその表面張力で効率的に引き
取り、半田ブリッジによるランド及びＩＣのリード間の
短絡が防止される。
ッケージＩＣの半田付進行方向に対して傾けた半田付デ
ィップ用ランドの後方半田付ランド群の後方半田引きラ
ンド側の数個の半田付ランドの面積を前方から後方へ漸
増して形成したことにより、ＩＣの半田付けにおいて半
田ディップ槽内の溶融半田が半田付ディップ用ランド及
びＩＣのリードに付着した後、半田ディップ槽よりプリ
ント配線基板が出て行く際に、半田はランド及びＩＣの
リードで作られる半田付着面積の差による表面張力の差
により大きい付着面積の方へ引き取られ、このため後方
半田付ランド群において、後方半田引きランド側の前方
から後方へ面積が漸増する後部ランドに順次、ランド及
びＩＣのリード間の半田をその表面張力で効率的に引き
取り、半田ブリッジによるランド及びＩＣのリード間の
短絡が防止される。
【００１２】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
する。
【００１３】図１は本発明の一実施例における４方向リ
ードフラットパッケージＩＣを半田ディップにより半田
付けするプリント配線基板上の半田ディップランドを示
すもので、図において１はプリント配線基板、２は４方
向リードフラットパッケージＩＣの半田付進行方向に対
して傾けて形成した半田ディップ用ランドで前方半田付
ランド群３（３ａ，３ｂ）と後方半田付ランド群４（４
ａ，４ｂ）から成り、後方半田付ランド群４ａ，４ｂの
間に後方半田引きランド５（５ａ，５ｂ）が形成されて
いる。
ードフラットパッケージＩＣを半田ディップにより半田
付けするプリント配線基板上の半田ディップランドを示
すもので、図において１はプリント配線基板、２は４方
向リードフラットパッケージＩＣの半田付進行方向に対
して傾けて形成した半田ディップ用ランドで前方半田付
ランド群３（３ａ，３ｂ）と後方半田付ランド群４（４
ａ，４ｂ）から成り、後方半田付ランド群４ａ，４ｂの
間に後方半田引きランド５（５ａ，５ｂ）が形成されて
いる。
【００１４】そして、本例においては後方半田付ランド
４ａ，４ｂの後方半田引きランド５ａ，５ｂ側の数個の
半田付ランド４ａ1 〜４ａ5 ，４ｂ1 〜４ｂ5 を、前方
のランド４ａ5 ，４ｂ5 から後端のランド４ａ1 ，４ｂ
1 へ順次面積、本例では長さを漸増して形成してある。
また、半田ディップ用ランド２の周囲部、即ち、前方半
田付ランド群３ａと３ｂの間、前方と後方半田付ランド
群３ａと４ａ，３ｂと４ｂの間及び後方半田付ランド群
４ａと４ｂの間の夫々の内外部位においてガス抜き孔６
（６ａ1 ，６ａ2 ，６ｂ1 ，６ｂ2 ，６ｃ1 ，６ｃ2 ，
６ｄ1 ，６ｄ2）をプリント配線基板１に表裏に貫通し
て穿設してあり、後方半田付ランド群４ａと４ｂの間の
外側ガス抜き孔６ｄ2 は後方半田引きランド５ａと５ｂ
の間に穿設してある。
４ａ，４ｂの後方半田引きランド５ａ，５ｂ側の数個の
半田付ランド４ａ1 〜４ａ5 ，４ｂ1 〜４ｂ5 を、前方
のランド４ａ5 ，４ｂ5 から後端のランド４ａ1 ，４ｂ
1 へ順次面積、本例では長さを漸増して形成してある。
また、半田ディップ用ランド２の周囲部、即ち、前方半
田付ランド群３ａと３ｂの間、前方と後方半田付ランド
群３ａと４ａ，３ｂと４ｂの間及び後方半田付ランド群
４ａと４ｂの間の夫々の内外部位においてガス抜き孔６
（６ａ1 ，６ａ2 ，６ｂ1 ，６ｂ2 ，６ｃ1 ，６ｃ2 ，
６ｄ1 ，６ｄ2）をプリント配線基板１に表裏に貫通し
て穿設してあり、後方半田付ランド群４ａと４ｂの間の
外側ガス抜き孔６ｄ2 は後方半田引きランド５ａと５ｂ
の間に穿設してある。
【００１５】次に、このように構成されるプリント配線
基板１に４方向リードフラットパッケージＩＣ（以下単
にＩＣと云う）１１を半田ディップにより半田付けする
工程を図３〜図５を参照して説明する。
基板１に４方向リードフラットパッケージＩＣ（以下単
にＩＣと云う）１１を半田ディップにより半田付けする
工程を図３〜図５を参照して説明する。
【００１６】先ず、図３に示すようにＩＣ１１をプリン
ト配線基板１に、その半田ディップ用ランド２にリード
１２を対応させた状態で仮固定する。
ト配線基板１に、その半田ディップ用ランド２にリード
１２を対応させた状態で仮固定する。
【００１７】即ち、ＩＣ１１のリード１２は図２に示す
ように半田ディップ用ランド２の前方半田付ランド群３
（３ａ，３ｂ）と後方半田付ランド群４（４ａ，４ｂ）
に対応するリード群１３（１３ａ，１３ｂ）と１４（１
４ａ，１４ｂ）を有し、この前方、後方半田付ランド群
３，４にリード群１３，１４を対応当接してＩＣ１１の
本体をプリント配線基板１に接着剤１５により接着して
仮固定する。
ように半田ディップ用ランド２の前方半田付ランド群３
（３ａ，３ｂ）と後方半田付ランド群４（４ａ，４ｂ）
に対応するリード群１３（１３ａ，１３ｂ）と１４（１
４ａ，１４ｂ）を有し、この前方、後方半田付ランド群
３，４にリード群１３，１４を対応当接してＩＣ１１の
本体をプリント配線基板１に接着剤１５により接着して
仮固定する。
【００１８】次いで、このように、ＩＣ１１をプリント
配線基板１に仮固定した状態で図５に示すようにプリン
ト配線基板１を、ＩＣ１１が仮固定された面が下向きに
なるように反転して半田ディップ装置１６に搬送する。
配線基板１に仮固定した状態で図５に示すようにプリン
ト配線基板１を、ＩＣ１１が仮固定された面が下向きに
なるように反転して半田ディップ装置１６に搬送する。
【００１９】この半田ディップ装置１６にプリント配線
基板１を通過させることにより、ＩＣ１１のリード１２
は図４に示すようにプリント配線基板１の半田ディップ
用ランド２に半田１７によって半田付けされる。
基板１を通過させることにより、ＩＣ１１のリード１２
は図４に示すようにプリント配線基板１の半田ディップ
用ランド２に半田１７によって半田付けされる。
【００２０】この半田ディップによるＩＣ１１の半田付
けにおいて、プリント配線基板１には半田ディップ用ラ
ンド２の各半田付ランド群３，４間にはガス抜き孔６を
穿設したことにより半田内に生じる気泡は除去されて確
実な半田付けが行われる。
けにおいて、プリント配線基板１には半田ディップ用ラ
ンド２の各半田付ランド群３，４間にはガス抜き孔６を
穿設したことにより半田内に生じる気泡は除去されて確
実な半田付けが行われる。
【００２１】この半田付けは前述の如く、プリント配線
基板１の半田ディップ用ランド２を半田付進行方向に対
して所定の角度（例えば略４５°）に傾けて後方半田付
ランド群４ａ，４ｂ間に後方半田引きランド５ａ，５ｂ
を形成すると共に後方半田付ランド群４ａ，４ｂの後方
半田引きランド５ａ，５ｂ側の数個の半田付ランド４ａ
1 〜４ａ5 ，４ｂ1 〜４ｂ5 を、前方のランド４ａ5 ，
４ｂ5 から後端のランド４ａ1 ，４ｂ1 方向に順次長さ
を漸増して面積を大にしたことにより、プリント配線基
板１が半田ディップ装置１６から出て行く際、半田は後
方半田ランド群４ａ，４ｂの後部において面積の小さい
ランド４ａ5 ，４ｂ5 から順次、面積の大きいランド４
ａ1 ，４ｂ1 側へ引かれて、最後に後方半田引きランド
５ａ，５ｂに引き取られることになって、前方及び後方
半田ランド群３ａ，３ｂ及び４ａ，４ｂのランド間、Ｉ
Ｃ１１のリード群１３ａ，１３ｂ及び１４ａ，１４ｂの
リード間の半田ブリッジによる短絡が防止される。
基板１の半田ディップ用ランド２を半田付進行方向に対
して所定の角度（例えば略４５°）に傾けて後方半田付
ランド群４ａ，４ｂ間に後方半田引きランド５ａ，５ｂ
を形成すると共に後方半田付ランド群４ａ，４ｂの後方
半田引きランド５ａ，５ｂ側の数個の半田付ランド４ａ
1 〜４ａ5 ，４ｂ1 〜４ｂ5 を、前方のランド４ａ5 ，
４ｂ5 から後端のランド４ａ1 ，４ｂ1 方向に順次長さ
を漸増して面積を大にしたことにより、プリント配線基
板１が半田ディップ装置１６から出て行く際、半田は後
方半田ランド群４ａ，４ｂの後部において面積の小さい
ランド４ａ5 ，４ｂ5 から順次、面積の大きいランド４
ａ1 ，４ｂ1 側へ引かれて、最後に後方半田引きランド
５ａ，５ｂに引き取られることになって、前方及び後方
半田ランド群３ａ，３ｂ及び４ａ，４ｂのランド間、Ｉ
Ｃ１１のリード群１３ａ，１３ｂ及び１４ａ，１４ｂの
リード間の半田ブリッジによる短絡が防止される。
【００２２】このプリント配線基板１に対するＩＣ１１
の半田付けを行う一例の半田ディップ装置１６は図４に
示すように半田１７が半田ディップ槽１８の表面側に前
後２波の半田ウェーブ１７ａ，１７ｂを発生して所定速
度で流れるように構成し、この前後の半田ウェーブ１７
ａ，１７ｂの夫々の前方にはプリヒータ１８ａ，１８ｂ
が備えられている。
の半田付けを行う一例の半田ディップ装置１６は図４に
示すように半田１７が半田ディップ槽１８の表面側に前
後２波の半田ウェーブ１７ａ，１７ｂを発生して所定速
度で流れるように構成し、この前後の半田ウェーブ１７
ａ，１７ｂの夫々の前方にはプリヒータ１８ａ，１８ｂ
が備えられている。
【００２３】このように構成される半田ディップ装置１
６を用いて各種の半田ディップ用ランドを備えたプリン
ト配線基板に対する４方向リードフラットパッケージＩ
Ｃの半田付を行って、本発明の半田ディップ用ランドに
より半田付けするものと対比した。
６を用いて各種の半田ディップ用ランドを備えたプリン
ト配線基板に対する４方向リードフラットパッケージＩ
Ｃの半田付を行って、本発明の半田ディップ用ランドに
より半田付けするものと対比した。
【００２４】この半田ディップ装置１６の各条件は、 プリヒータ温度 ： 第１波・１５７℃ 第２波・
１６３℃ 半田ディップ槽温度： 第１波・２４７℃ 第２波・
２４６℃ 半田高さ ： 第１波・Ｈ1 ８ｃｍ 第２波
Ｈ2 １２ｃｍ 基板送り速度 ： １．５２ｍ／分 ディッピング時間 ： ３．２秒 フラックス比重 ： ０．８１６ とした。
１６３℃ 半田ディップ槽温度： 第１波・２４７℃ 第２波・
２４６℃ 半田高さ ： 第１波・Ｈ1 ８ｃｍ 第２波
Ｈ2 １２ｃｍ 基板送り速度 ： １．５２ｍ／分 ディッピング時間 ： ３．２秒 フラックス比重 ： ０．８１６ とした。
【００２５】比較例１ プリント配線基板に半田付進行方向に対して平行に対向
する二辺の半田付ランド群と、直交する方向に対向する
二辺の半田付ランド群から成る半田ディップ用ランドを
備え、このプリント配線基板にリードピンをピッチ０．
６５ｍｍ間隔で１００ピン備えた４方向リードフラット
パッケージＩＣを半田付けする。
する二辺の半田付ランド群と、直交する方向に対向する
二辺の半田付ランド群から成る半田ディップ用ランドを
備え、このプリント配線基板にリードピンをピッチ０．
６５ｍｍ間隔で１００ピン備えた４方向リードフラット
パッケージＩＣを半田付けする。
【００２６】比較例２ プリント配線基板に半田付進行方向に対し４５°傾けて
形成した前方半田付ランド群と後方半田付ランド群の間
に設けられた側方半田引きランドと、後方半田付ランド
群間に設けられた後方半田引きランドを備え、このプリ
ント配線基板にリードピンをピッチ０．６５ｍｍ間隔で
１００ピン備えた４方向リードフラットパッケージＩＣ
を半田付けする。
形成した前方半田付ランド群と後方半田付ランド群の間
に設けられた側方半田引きランドと、後方半田付ランド
群間に設けられた後方半田引きランドを備え、このプリ
ント配線基板にリードピンをピッチ０．６５ｍｍ間隔で
１００ピン備えた４方向リードフラットパッケージＩＣ
を半田付けする。
【００２７】本発明の実施例１ プリント配線基板に半田付進行方向に対して傾けた半田
ディップ用ランドの後方半田付ランド群間に後方半田引
きランドを備え、後方半田付ランド群の後方半田引きラ
ンド側の数個の半田付ランドを前方から後方へ順次面積
を漸増して形成したプリント配線基板に、リードピンを
１．０ｍｍ間隔で５２ピン備えた４方向リードフラット
パッケージＩＣを半田付けする。
ディップ用ランドの後方半田付ランド群間に後方半田引
きランドを備え、後方半田付ランド群の後方半田引きラ
ンド側の数個の半田付ランドを前方から後方へ順次面積
を漸増して形成したプリント配線基板に、リードピンを
１．０ｍｍ間隔で５２ピン備えた４方向リードフラット
パッケージＩＣを半田付けする。
【００２８】実施例２ 実施例１におけるプリント配線基板と同様に形成される
プリント配線基板にリードピンを０．８ｍｍ間隔で６０
ピン備えた４方向リードフラットパッケージＩＣを半田
付けする。
プリント配線基板にリードピンを０．８ｍｍ間隔で６０
ピン備えた４方向リードフラットパッケージＩＣを半田
付けする。
【００２９】実施例３ 実施例１におけるプリント配線基板と同様に形成される
プリント配線基板にリードピンを０．６５ｍｍ間隔で８
０ピン備えた４方向リードフラットパッケージＩＣを半
田付けする。以上の実験により、表１に示す結果が得ら
れた。
プリント配線基板にリードピンを０．６５ｍｍ間隔で８
０ピン備えた４方向リードフラットパッケージＩＣを半
田付けする。以上の実験により、表１に示す結果が得ら
れた。
【００３０】
【表１】
【００３１】このように本発明によれば半田ブリッジに
よるＩＣのリードピン間の短絡を防止する効果が得られ
ることを確認した。
よるＩＣのリードピン間の短絡を防止する効果が得られ
ることを確認した。
【００３２】図６は他の実施例を示すもので、本例は前
述した一実施例と同様にプリント配線基板１に、前方半
田付ランド群３（３ａ，３ｂ）と後方半田付ランド群４
（４ａ，４ｂ）から成る半田ディップ用ランド２をＩＣ
の半田付進行方向に対して傾けて形成し、後方半田付ラ
ンド群４ａ，４ｂ間に後方半田引きランド５（５ａ，５
ｂ）が形成されている。
述した一実施例と同様にプリント配線基板１に、前方半
田付ランド群３（３ａ，３ｂ）と後方半田付ランド群４
（４ａ，４ｂ）から成る半田ディップ用ランド２をＩＣ
の半田付進行方向に対して傾けて形成し、後方半田付ラ
ンド群４ａ，４ｂ間に後方半田引きランド５（５ａ，５
ｂ）が形成されている。
【００３３】そして、本例においては後方半田付ランド
４ａ，４ｂを前端のランド４ａn ，４ｂn から後端のラ
ンド４ａ1 ，４ｂ1 の全体にわたってそのランドの面積
を漸増、本例ではランドの長さを前端から後端方向へ漸
次長くして形成してある。
４ａ，４ｂを前端のランド４ａn ，４ｂn から後端のラ
ンド４ａ1 ，４ｂ1 の全体にわたってそのランドの面積
を漸増、本例ではランドの長さを前端から後端方向へ漸
次長くして形成してある。
【００３４】このように、後方半田付ランド群４ａ，４
ｂを全体にわたってランドの面積を後方へ漸増すること
によりＩＣの半田ディップによる半田付けにおいてプリ
ント配線基板１が半田ディップ装置から出て行く際に、
半田の後方への引き取りが全体にわたって円滑に行われ
ＩＣのリード間の半田ブリッジによる短絡がさらに確実
に防止される。
ｂを全体にわたってランドの面積を後方へ漸増すること
によりＩＣの半田ディップによる半田付けにおいてプリ
ント配線基板１が半田ディップ装置から出て行く際に、
半田の後方への引き取りが全体にわたって円滑に行われ
ＩＣのリード間の半田ブリッジによる短絡がさらに確実
に防止される。
【００３５】また、図７はさらに他の実施例を示すもの
で、本例は前述した一実施例において前方半田付ランド
群においても後部の半田付ランドを前方のランドから後
端側へ順次面積を漸増して形成したものである。
で、本例は前述した一実施例において前方半田付ランド
群においても後部の半田付ランドを前方のランドから後
端側へ順次面積を漸増して形成したものである。
【００３６】即ち、本例は、前述した一実施例と同様に
プリント配線基板１に、前方半田付ランド群３（３ａ，
３ｂ）と後方半田付ランド群４（４ａ，４ｂ）から成る
半田ディップ用ランド２をＩＣの半田付進行方向に対し
て傾けて形成し、後方半田付ランド群４ａ，４ｂ間に後
方半田引きランド５（５ａ，５ｂ）が形成されている。
プリント配線基板１に、前方半田付ランド群３（３ａ，
３ｂ）と後方半田付ランド群４（４ａ，４ｂ）から成る
半田ディップ用ランド２をＩＣの半田付進行方向に対し
て傾けて形成し、後方半田付ランド群４ａ，４ｂ間に後
方半田引きランド５（５ａ，５ｂ）が形成されている。
【００３７】そして、本例においては、前方半田付ラン
ド群３ａ，３ｂの後端の後方に面積が大の遊びランド２
５ａ，２５ｂを形成し、この遊びランド２５ａ，２５ｂ
側の数個の半田付ランド３ａ1 〜３ａ4 ，３ｂ1 〜３ｂ
4 を前方のランド３ａ4 ，３ｂ4 から後端のランド３ａ
1 ，３ｂ1 へ順次面積、本例では長さを漸増して形成し
てある。
ド群３ａ，３ｂの後端の後方に面積が大の遊びランド２
５ａ，２５ｂを形成し、この遊びランド２５ａ，２５ｂ
側の数個の半田付ランド３ａ1 〜３ａ4 ，３ｂ1 〜３ｂ
4 を前方のランド３ａ4 ，３ｂ4 から後端のランド３ａ
1 ，３ｂ1 へ順次面積、本例では長さを漸増して形成し
てある。
【００３８】このように本例においては、後方半田付ラ
ンド群４ａ，４ｂばかりでなく、前方半田付ランド群３
ａ，３ｂにおいても、後部の半田付ランド３ａ4 〜３ａ
1 ，３ｂ4 〜３ｂ1 を、その面積を漸増して形成してあ
るので、プリント配線基板１が半田ディップ装置から出
て行く際の半田の後方への引きが円滑に行われ、余分な
半田は遊びランド２５ａ，２５ｂに引き取られてＩＣの
リード間の半田ブリッジによる短絡がほぼ完全に防止さ
れる。
ンド群４ａ，４ｂばかりでなく、前方半田付ランド群３
ａ，３ｂにおいても、後部の半田付ランド３ａ4 〜３ａ
1 ，３ｂ4 〜３ｂ1 を、その面積を漸増して形成してあ
るので、プリント配線基板１が半田ディップ装置から出
て行く際の半田の後方への引きが円滑に行われ、余分な
半田は遊びランド２５ａ，２５ｂに引き取られてＩＣの
リード間の半田ブリッジによる短絡がほぼ完全に防止さ
れる。
【００３９】以上、本発明の実施例を説明したが、本発
明はこの実施例に限定されるものではなく、本発明の趣
旨を逸脱しない範囲で種々変更できるものである。
明はこの実施例に限定されるものではなく、本発明の趣
旨を逸脱しない範囲で種々変更できるものである。
【００４０】例えば、後方半田付ランドを後方半田引き
ランド幅よりも広い幅でランド端が並ぶように配置して
もよく、また、後方半田引きランドから後方半田付ラン
ドの最前列の端を結ぶ線上に後方半田付ランド全部が順
次並ぶように配置してもよい。
ランド幅よりも広い幅でランド端が並ぶように配置して
もよく、また、後方半田引きランドから後方半田付ラン
ドの最前列の端を結ぶ線上に後方半田付ランド全部が順
次並ぶように配置してもよい。
【００４１】
【発明の効果】以上のように本発明によれば、半田ディ
ップ用ランドのうち、少なくとも後方半田付ランド群の
後方半田引きランド側の数個の半田付ランドを後方に行
くに従い半田付着面積が大きくなるように形成したこと
により、半田ディップ装置から出て行く際に、ランド及
びＩＣリード間の半田が前方から後方に順次、表面張力
の差により効率的に引き取られ、半田ブリッジによるＩ
Ｃリード間の短絡が防止されて４方向リードフラットパ
ッケージＩＣのプリント配線基板に対する半田付け品質
向上と手直し工数の削減を図ることができてコストの低
減化が可能になる。
ップ用ランドのうち、少なくとも後方半田付ランド群の
後方半田引きランド側の数個の半田付ランドを後方に行
くに従い半田付着面積が大きくなるように形成したこと
により、半田ディップ装置から出て行く際に、ランド及
びＩＣリード間の半田が前方から後方に順次、表面張力
の差により効率的に引き取られ、半田ブリッジによるＩ
Ｃリード間の短絡が防止されて４方向リードフラットパ
ッケージＩＣのプリント配線基板に対する半田付け品質
向上と手直し工数の削減を図ることができてコストの低
減化が可能になる。
【図１】本発明の一実施例におけるプリント配線基板上
の半田ディップ用ランドの平面図。
の半田ディップ用ランドの平面図。
【図２】本発明に適用する一例の４方向リードフラット
パッケージＩＣの平面図。
パッケージＩＣの平面図。
【図３】同、４方向リードフラットパッケージＩＣの半
田付け前の一部省略した側面図。
田付け前の一部省略した側面図。
【図４】同、半田付け後の一部省略した側面図。
【図５】本発明に適用する半田ディップ装置の一例の略
線的説明図。
線的説明図。
【図６】本発明の他の実施例のプリント配線基板上の半
田ディップ用ランドの斜視図。
田ディップ用ランドの斜視図。
【図７】本発明のさらに他の実施例のプリント配線基板
上の半田ディップ用ランドの平面図。
上の半田ディップ用ランドの平面図。
１ プリント配線基板 ２ 半田ディップ用ランド ３（３ａ，３ｂ） 前方半田付ランド群 ４（４ａ，４ｂ） 後方半田付ランド群 ５（５ａ，５ｂ） 後方半田引きランド ６（６ａ1 〜６ｄ2 ） ガス抜き孔 １１ ４方向リードフラットパッケージＩＣ １２ リード １５ 接着剤 １６ 半田ディップ装置 １７ 半田
───────────────────────────────────────────────────── フロントページの続き (72)発明者 友本 貴子 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内
Claims (3)
- 【請求項１】 プリント配線基板に４方向リードフラッ
トパッケージＩＣの半田付進行方向に対して傾けた半田
ディップ用ランドを形成し、 上記半田ディップ用ランドの後方半田付ランド群間に後
方半田引きランドを備え、 少なくとも後方半田付ランド群の上記後方半田引きラン
ド側の数個の半田付ランドを前方から後方へ順次面積を
漸増して形成したことを特徴とする４方向リードフラッ
トパッケージＩＣの半田ディップ用ランド。 - 【請求項２】 上記プリント配線基板の上記半田ディッ
プ用ランドの形成部面の所要部位にガス抜き孔を穿設し
たことを特徴とする請求項１に記載の４方向リードフラ
ットパッケージＩＣの半田ディップ用ランド。 - 【請求項３】 プリント配線基板に４方向リードフラッ
トパッケージＩＣを半田付進行方向に対して傾けて半田
付けする半田ディップ用ランドを形成し、 上記半田ディップ用ランドの後方半田付ランド群間に後
方半田引きランドを備え、 少なくとも後方半田付ランド群の上記後方半田引きラン
ド側の数個の半田付ランドを前方から後方へ順次面積を
漸増して形成し、 上記半田ディップ用ランドに対する上記４方向リードフ
ラットパッケージＩＣの半田付進行に伴い、半田が上記
後方半田付ランド群の順次面積が漸増する半田付ランド
方向に順次引かれて上記後方半田引きランドに引き取ら
れ、半田付けが行われるようにしたことを特徴とする４
方向リードフラットパッケージＩＣの半田ディップ半田
付方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5245455A JPH07106744A (ja) | 1993-09-30 | 1993-09-30 | ４方向リードフラットパッケージｉｃの半田ディップ用ランド及び半田ディップ半田付方法 |
| TW083107914A TW288191B (ja) | 1993-09-30 | 1994-08-29 | |
| KR1019940024720A KR950010717A (ko) | 1993-09-30 | 1994-09-29 | 4방향 리드 플랫 패키지 ic의 땜납 딥용 랜드 및 땜납 딥 납땜 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5245455A JPH07106744A (ja) | 1993-09-30 | 1993-09-30 | ４方向リードフラットパッケージｉｃの半田ディップ用ランド及び半田ディップ半田付方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07106744A true JPH07106744A (ja) | 1995-04-21 |
Family
ID=17133921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5245455A Pending JPH07106744A (ja) | 1993-09-30 | 1993-09-30 | ４方向リードフラットパッケージｉｃの半田ディップ用ランド及び半田ディップ半田付方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH07106744A (ja) |
| KR (1) | KR950010717A (ja) |
| TW (1) | TW288191B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100330580B1 (ko) * | 1999-08-30 | 2002-03-29 | 윤종용 | ４방향 플랫 패키지ｉｃ 실장용 회로기판 및 그 땜납도포방법 |
| KR100330579B1 (ko) * | 1999-08-30 | 2002-03-29 | 윤종용 | ４방향 플랫 패키지ｉｃ 실장용 회로기판 및 그 땜납도포방법 |
| JP2002158432A (ja) * | 2000-11-17 | 2002-05-31 | Matsushita Electric Ind Co Ltd | 鉛フリー半田付け装置 |
| US7414301B2 (en) | 2004-04-16 | 2008-08-19 | Funai Electric Co., Ltd. | Printed circuit board with soldering lands |
-
1993
- 1993-09-30 JP JP5245455A patent/JPH07106744A/ja active Pending
-
1994
- 1994-08-29 TW TW083107914A patent/TW288191B/zh active
- 1994-09-29 KR KR1019940024720A patent/KR950010717A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100330580B1 (ko) * | 1999-08-30 | 2002-03-29 | 윤종용 | ４방향 플랫 패키지ｉｃ 실장용 회로기판 및 그 땜납도포방법 |
| KR100330579B1 (ko) * | 1999-08-30 | 2002-03-29 | 윤종용 | ４방향 플랫 패키지ｉｃ 실장용 회로기판 및 그 땜납도포방법 |
| JP2002158432A (ja) * | 2000-11-17 | 2002-05-31 | Matsushita Electric Ind Co Ltd | 鉛フリー半田付け装置 |
| US7414301B2 (en) | 2004-04-16 | 2008-08-19 | Funai Electric Co., Ltd. | Printed circuit board with soldering lands |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950010717A (ko) | 1995-04-28 |
| TW288191B (ja) | 1996-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006186086A (ja) | プリント基板のはんだ付け方法およびブリッジ防止用ガイド板 | |
| US6998861B2 (en) | Wiring board and soldering method therefor | |
| KR100483394B1 (ko) | 고확실성을 가진 전자부품 패키징 방법 | |
| JPH07106744A (ja) | ４方向リードフラットパッケージｉｃの半田ディップ用ランド及び半田ディップ半田付方法 | |
| AU2004237811B2 (en) | Quad-directional-lead flat-package IC-mounting printed circuit board, method of soldering quad-directional-lead flat-package IC, and air conditioning apparatus with quad-directional-lead flat-package IC-mounting printed circuit board | |
| JP4729453B2 (ja) | ハイブリッドウェーブの形成方法およびハイブリッドウェーブの形成装置 | |
| JPH05315733A (ja) | プリント配線基板 | |
| JPH03120789A (ja) | プリント配線板への電子部品取付法 | |
| JP2635323B2 (ja) | プリント配線基板及び４方向リードフラットパッケージｉｃの半田付方法 | |
| US6472607B1 (en) | Electronic circuit board with known flow soldering warp direction | |
| JPH0786729A (ja) | プリント配線板におけるジャンパーランドの接続構造及びジャンパーランドの接続方法 | |
| JPH09181435A (ja) | プリント配線基板 | |
| JPH08181424A (ja) | プリント基板及びその半田付け方法 | |
| JP4410490B2 (ja) | 自動はんだ付け装置 | |
| JP3600457B2 (ja) | ４方向リードフラットパッケージｉｃ実装プリント配線基板 | |
| JP3295933B2 (ja) | プリント配線板 | |
| JP3225979B2 (ja) | 電子回路の製造方法 | |
| JPH0745936A (ja) | プリント配線基板 | |
| JPS61281592A (ja) | 電気部品のハンダ付け方法 | |
| JP2007059498A (ja) | プリント配線板 | |
| JP2001293559A (ja) | はんだ付け方法 | |
| JPH06164119A (ja) | 印刷配線板 | |
| JP2001036225A (ja) | プリント配線板及びその半田付け方法 | |
| JPS59119896A (ja) | 半田付け装置 | |
| JPH0974268A (ja) | フローはんだ付け装置 |