JPS6362333A - フリツプチツプの半田接続方法 - Google Patents

フリツプチツプの半田接続方法

Info

Publication number
JPS6362333A
JPS6362333A JP61206025A JP20602586A JPS6362333A JP S6362333 A JPS6362333 A JP S6362333A JP 61206025 A JP61206025 A JP 61206025A JP 20602586 A JP20602586 A JP 20602586A JP S6362333 A JPS6362333 A JP S6362333A
Authority
JP
Japan
Prior art keywords
solder
flip chip
jig
flux
columnar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61206025A
Other languages
English (en)
Inventor
Toyokazu Inaba
稲葉 豊和
Tomohisa Kamogawa
加茂川 友久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP61206025A priority Critical patent/JPS6362333A/ja
Publication of JPS6362333A publication Critical patent/JPS6362333A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、印刷配線基板等の回路基板へフリップチップ
を実装する際の半田接続方法に関するものである。
(従来の技術) 従来、フリップチップを回路基板に半田溶融接続する場
合には、例えば、次のように行われていた。
第2図は係る従来のフリップチップの実装工程断面図で
ある。
この図において、フリップチップ2を回路基板1に半田
接続する場合には、その半田バンブの形状は、第2図に
示されるように、半田バンプ3の中央部がふくらんだ形
状となる。このような形状では熱歪が生じると、その熱
歪は半田バンブ3の最もくびれだ接続部4に集中し、短
時間で疲労破壊を起こすものである。この半田バンプ3
の熱疲労特性は、半田バンプ3の形状を変えることによ
り改良できることが知られている。そして、この場合、
第3図に示されるような、柱状に引き延ばされた半田バ
ンブ5が良いとされている。ところで、このような柱状
半田バンプ5の形状を得る方法としては、例えば、特開
昭59−208768号に開示されるものがある。
即ち、第4図に示されるように、電気的接続には関与せ
ず、孤立していて体積の大きい、形状を制御する半田バ
ンブ7をフリップチップ内に形成し、これによってフリ
ップチップ2を持ち上げ、電極接続部8の形状を、第3
図に示されるような、柱状半田バンブになるように構成
するものである。
(発明が解決しようとする問題点) しかし、この半田接続方法においては、形状制御用のバ
ンブ7をフリップチップ2内に形成しなければならない
という問題点があった。
本発明は、上記問題点を除去し、半田の接続形状を制御
し、熱歪に対する熱疲労特性を改善し、信頬性の高いフ
リップチップの半田接続方法を提供することを目的とす
る。
(問題点を解決するための手段) 本発明は、上記問題点を解決するために、フリップチッ
プの半田接続方法において、回路基板とフリップチップ
間にこの回路基板とフリップチップとの電気的接続を行
う半田バンブを設け、このフリップチップの上面に半田
溶融温度において、表面張力を持つ溶剤を設け、この溶
剤上に脚部を前記回路基板に当接する断面コ字状の治具
を被せ、半田溶融時に、前記溶剤の表面張力により、フ
リップチップを前記治具側に引き上げ、前記半田バンプ
の形状を柱状に形成するようにしたものである。
(作用) 本発明によれば、予め回路基板上に半田溶融接続法によ
り接続されたフリップチップの上に、半田接続用のフラ
ックスのような溶剤を滴下し、その上にコ字状の接続形
状制御治具を被せて、フラックスをフリップチップと治
具の両方に濡れさせる。その状態で半田溶融温度以上に
加熱し、半田が溶融している時にフラックスの表面張力
により、フリップチップを治具側に引き上げるようにし
、その後、半田が凝固し、フラックスが溶融状態にある
時に治具を取り外すことにより、半田接続部に柱状半田
バンブが得られるようにする。
このように、半田接続部を柱状の形状に構成することが
でき、良好なフリップチップの回路基板への実装を行う
ことができる。
また、制御治具により柱状半田バンブを得ることができ
るので、形状制御用バンブをフリップチップ内に形成し
ないで済み、フリップチップ内の回路密度の向上を図る
ことができる。
(実施例) 以下、本発明の実施例について図面を参照しながら詳細
に説明する。
第1図は本発明の実施例を示すフリップチップの半田接
続工程断面図であり、第1図(a)は回路基板上に半田
バンブを介してフリップチップを載置した状態を示し、
第1図(b)は治具をセットし接続部を柱状に制御する
前の状態を示し、第1図(c)は半田バンブが柱状に制
御された状態を示し、第1図(d)は治具を取り外し、
半田接続が完了した状態を示したものである。
以下、本発明のフリップチップの半田接続方法を第1図
に基づいて詳細に説明する。
(1)まず、第1図(a)に示されるように、予め回路
基板11上に半田溶融法を用いて半田バンプ13により
フリップチップ12を接続する。
(2)次に、第1図(b)に示されるように、このフリ
ップチップ12の上面に、半田溶融温度にても表面張力
を持つ溶剤、例えば、半田接続用のフラックス14を滴
下し、更に、その上にコ字状の柱状高さ制御治具(以下
、治具という)15を被せ、その際、治具15の脚部1
5aは回路基板11に当接するように配置する。この状
態で半田溶融温度以上に加熱する。
(3)すると、第1図(c)に示されるように、フリッ
プチップ12はフラックス14の表面張力により治具1
5に引き寄せられて半田バンブ部は柱状に引き延ばされ
て柱状半田バンブ13′が形成される。
次に、柱状半田バンブ13′の半田が凝固し、かつ、フ
ラックス14が凝固する前の温度状態で治具15を取り
外す。治具15をフラックス凝固前に取り外すのは凝固
後では固まって治具15が取り外せなくなるためである
なお、柱状部半田パン113′の高さは、治具15とチ
ップ12の間の隙間g〔第1図(b)参照〕とフラツク
ス14の量によって決まる。そして、治具15とチップ
12の間の隙間gは治具15の脚部15aの長さを変え
ることにより変わるので、結局、半田バンブの柱状高さ
は、治具15の脚部15aの長さを変えることにより、
任意に変えることができる。
(3)次に、フラツクス14を洗浄し、第1図(d)に
示されるように、回路基板とフリップチップ間に柱状半
田パン113′が形成された、良好なフリップチップの
実装を行うことができる。
また、本発明は上記実施例に限定されるものではな(、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
(発明の効果) 以上、詳細に説明したように、本発明によれば、以下の
ような効果を奏することができる。
(1)半田接続部を柱状の形状に構成することができ、
良好なフリップチップの回路基板への実装を行うことが
できる。
(2)柱状高さ制御用の治具を使用したので、形状制御
用バンブをフリップチップ内に形成しないで済み、フリ
ップチップ内の回路密度の向上を図ることができる。
【図面の簡単な説明】
第1図は本発明に係るフリップチップの半田接続工程断
面図、第2図は従来のフリップチップの半田接続部の形
状を示す断面図、第3図は理想的なフリップチップの半
田接続部の形状を示す断面図、第4図は従来の他のフリ
ップチップの半田接続部の形状を示す断面図である。 11・・・回路基板、12・・・フリップチップ、13
・・・半田バンブ、13′・・・柱状半田バンブ、14
・・・フラツクス、15・・・治具、15a・・・治具
の脚部。

Claims (1)

  1. 【特許請求の範囲】 (a)回路基板とフリップチップ間に該回路基板とフリ
    ップチップとの電気的接続を行う半田バンプを設け、 (b)該フリップチップの上面に半田溶融温度において
    、表面張力を持つ溶剤を設け、 (c)該溶剤上に脚部を前記回路基板に当接する断面コ
    字状の治具を被せ、 (d)半田溶融時に、前記溶剤の表面張力により、前記
    フリップチップを前記治具側に引き上げ、前記半田バン
    プの形状を柱状に形成するようにしたことを特徴とする
    フリップチップの半田接続方法。
JP61206025A 1986-09-03 1986-09-03 フリツプチツプの半田接続方法 Pending JPS6362333A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61206025A JPS6362333A (ja) 1986-09-03 1986-09-03 フリツプチツプの半田接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61206025A JPS6362333A (ja) 1986-09-03 1986-09-03 フリツプチツプの半田接続方法

Publications (1)

Publication Number Publication Date
JPS6362333A true JPS6362333A (ja) 1988-03-18

Family

ID=16516649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61206025A Pending JPS6362333A (ja) 1986-09-03 1986-09-03 フリツプチツプの半田接続方法

Country Status (1)

Country Link
JP (1) JPS6362333A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0788159A3 (en) * 1996-01-31 1998-06-17 Lsi Logic Corporation Microelectronic integrated circuit mounted on circuit board with solder column interconnection
US7926696B2 (en) * 2008-01-25 2011-04-19 Fujitsu Limited Composition

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0788159A3 (en) * 1996-01-31 1998-06-17 Lsi Logic Corporation Microelectronic integrated circuit mounted on circuit board with solder column interconnection
US7926696B2 (en) * 2008-01-25 2011-04-19 Fujitsu Limited Composition

Similar Documents

Publication Publication Date Title
US6897567B2 (en) Method of making wireless semiconductor device, and leadframe used therefor
JPH08172259A (ja) Cpdによる基板へのバンプ形成方法
JPH0469836B2 (ja)
JPH08293670A (ja) はんだ付け方法
KR100771644B1 (ko) 전자소자의 생산방법
JPH05175275A (ja) 半導体チップの実装方法および実装構造
JPS6362333A (ja) フリツプチツプの半田接続方法
JPH0312942A (ja) 半導体装置の封止方法および半導体チップ
JPH02144821A (ja) ヒューズ形成方法
JPH026055A (ja) プリント回路基板とシリコンチップのはんだ付方法
JPH09214095A (ja) 基板および回路モジュールおよび回路モジュールの製造方法
JPH04314389A (ja) 電子部品の半田付け方法
JPH0955565A (ja) プリント配線基板
JPH02276125A (ja) ヒューズ回路形成方法
JP3716720B2 (ja) 電子部品集合体
JP2002246721A (ja) 半導体装置
JPH10117065A (ja) バンプ付きワークの半田付け方法
JP2822496B2 (ja) プリント配線板へのリードピンの半田付け方法
JPH10215064A (ja) 弱耐熱性電子部品の実装方法
JPH08111581A (ja) ボールグリッドアレイプリント配線板の半田付け方法
JPH05327202A (ja) はんだバンプの形成方法
JP2823346B2 (ja) 混成集積回路
JPH0467662A (ja) パッケージリードピン
JPH1140610A (ja) バンプ付ワークの実装方法
JP2004273998A (ja) 電子部品実装方法および電子部品実装構造ならびに電子部品実装用の接着材