JP3716720B2 - 電子部品集合体 - Google Patents

電子部品集合体 Download PDF

Info

Publication number
JP3716720B2
JP3716720B2 JP2000244743A JP2000244743A JP3716720B2 JP 3716720 B2 JP3716720 B2 JP 3716720B2 JP 2000244743 A JP2000244743 A JP 2000244743A JP 2000244743 A JP2000244743 A JP 2000244743A JP 3716720 B2 JP3716720 B2 JP 3716720B2
Authority
JP
Japan
Prior art keywords
electronic component
holding
block
recess
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000244743A
Other languages
English (en)
Other versions
JP2002057434A (ja
Inventor
聖之 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2000244743A priority Critical patent/JP3716720B2/ja
Publication of JP2002057434A publication Critical patent/JP2002057434A/ja
Application granted granted Critical
Publication of JP3716720B2 publication Critical patent/JP3716720B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は電子部品集合体に関し、特にたとえば、回路基板などに実装される複数の電子部品が集合して保持された電子部品集合体に関する。
【0002】
【従来の技術】
小さい回路基板上に複数の電子部品を実装する場合、実装密度を上げるためにアレイ部品が実装されたり、超小型の電子部品が実装される。しかしながら、アレイ部品の場合、特にコンデンサアレイにおいては、クロストークが発生する。また、コンデンサアレイの場合、誘電体材料の誘電率の制約から、低容量の素子と高容量の素子を1つの部品内につくることができない。このように、アレイ部品においては、極端に特性の異なる素子を同一部品内につくることができないという問題がある。
【0003】
このようなアレイ部品の欠点を解決するために、小型の同一サイズの部品を複数個並べ、これらを接着して1つの部品として取り扱うことが考えられる。このような方法を採用すれば、1つの部品内に特性の異なる素子をつくることができる。また、複数の電子部品を1つの部品として取り扱うことができるため、回路基板上への実装も容易となる。また、従来からの方法として、それぞれの電子部品を1つずつ回路基板上に装着する方法もある。
【0004】
【発明が解決しようとする課題】
しかしながら、アレイ部品の場合、上述のように、1つの部品内に特性の異なる素子を形成することが難しく、単位面積当たりに実装可能な素子の種類、特性、姿勢などが限定される。また、複数の電子部品を接着して1つの部品として取り扱う場合、回路基板上の電極パターンに合わせて電子部品を接着することが難しく、回路基板上の電極パターンに電子部品の電極を一致させることが困難である。また、複数の電子部品の大きさが異なる場合、これらの電子部品を一体化することが困難である。
【0005】
さらに、個々の電子部品を回路基板上に実装する場合、超小型の電子部品であると、それを基板上に搬送するための保持が難しく、回路基板上への実装が困難である。また、個々の電子部品を実装する場合、回路基板上に半田ペーストを塗布し、電子部品を半田ペースト上に取り付けて、リフロー炉などで加熱される。この場合、電子部品の大きさが異なると、供給する半田量が異なるが、それぞれの電子部品に対して適切な半田量を供給することが困難である。また、半田ペースト中のフラックス成分の突騰などにより半田ボールが発生する可能性があり、超小型部品間の隣接距離を短くすることができない。さらに、半田量と電子部品の搭載位置との関係より、ツームストーン現象と呼ばれる電子部品が立ってしまう現象が発生する可能性がある。また、個々の電子部品を1回ずつ搭載する必要があるため、実装のための時間および費用が大きくなるという問題がある。
【0006】
それゆえに、この発明の主たる目的は、特性や大きさが異なる電子部品であっても、複数の電子部品を簡単に回路基板上に実装することができる電子部品集合体を提供することである。
【0007】
【課題を解決するための手段】
この発明は、複数の凹部が形成されたブロック体と、ブロック体の凹部に嵌め込まれる複数の電子部品と、凹部内において電子部品を保持するために電子部品の電極部分に配置される熱溶融性の導電性接合材とを含み、ブロック体の凹部内壁と電子部品との間に隙間が形成される電子部品集合体であって、回路基板上に複数の電子部品を実装するために用いられ、溶融した導電性接合材が隙間を通って回路基板側に移動して回路基板上の電極パターンと電子部品の電極との接合材となるものである、電子部品集合体である。
このような電子部品集合体において、ブロック体は、保持用凹部が形成された封止ブロックと、保持用凹部に連結する貫通孔が形成された保持ブロックとからなり、保持用凹部と貫通孔によって凹部が形成されてもよい。
また、封止ブロックと保持ブロックとの間に形成される1つ以上の中間ブロックを含み、中間ブロックには、保持ブロックの貫通孔に連結する保持用凹部、および封止ブロックの保持用凹部と保持ブロックの貫通孔とに連結する貫通孔が形成された構造としてもよい。
これらの場合、貫通孔の大きさは保持用凹部の大きさより小さくなるように形成されることが好ましい。
【0008】
ブロック体の凹部に電子部品を嵌め込むことによって、複数の電子部品が所定の配置となるように整列させられ、全体を1つの部品として取り扱うことができる。そして、凹部内において電子部品を保持するための導電性接合材が、電子部品を回路基板上に実装するときに、電子部品の電極と回路基板の電極パターンとを接合するために用いられる。
このような電子部品集合体において、ブロック体の凹部と電子部品との間に隙間を形成することにより、電子部品を回路基板上に載置したときに、隙間を通して凹部内の導電性接合材を回路基板の電極パターン上に移動させることができる。
特に、導電性接合材として半田などの熱溶融性の導電性接合材を用いれば、電子部品集合体を回路基板上に載置して加熱することにより、凹部内の導電性接合材が溶融して回路基板の電極パターン上に流れて、電極パターンと電子部品の電極とが接合される。
ブロック体を封止ブロックと保持ブロックとで構成し、これらに形成された保持用凹部と貫通孔とでブロック体の凹部を形成することにより、ブロック体に形成される凹部の大きさや深さを調整することができる。さらに、封止ブロックと保持ブロックとの間に中間ブロックを形成し、この中間ブロックに保持用凹部および貫通孔を形成することにより、さまざまな大きさの電子部品を保持することができる。
このとき、貫通孔の大きさを保持用凹部の大きさより小さくすることにより、保持用凹部に導電性接合材が入るスペースが形成される。
【0009】
この発明の上述の目的,その他の目的,特徴および利点は、図面を参照して行う以下の発明の実施の形態の詳細な説明から一層明らかとなろう。
【0010】
【発明の実施の形態】
図1はこの発明の電子部品集合体の一例を示す分解斜視図であり、図2はその平面図であり、図3は図2の線III−IIIにおける断面図解図である。電子部品集合体10は、ブロック体12を含む。ブロック体12は、封止ブロック14と保持ブロック16とで構成される。封止ブロック14は、たとえば直方体状に形成され、その一方面側には四角形の複数の保持用凹部18が形成される。保持用凹部18は、後述の電子部品より若干大きくなるように形成される。さらに、保持ブロック16には、四角形の複数の貫通孔20が形成される。貫通孔20は、封止ブロック14の保持用凹部18に対応した位置に形成される。この貫通孔20の大きさは、保持用凹部18の大きさよりやや小さく、かつ電子部品よりやや大きくなるように形成される。これらの保持用凹部18および貫通孔20によって、ブロック体12の凹部22が形成される。封止ブロック14の保持用凹部18の端部には、導電性接合材24が配置される。導電性接合材24としては、たとえば半田などが用いられる。そして、ブロック体12の凹部22に、電子部品26が嵌め込まれる。このとき、電子部品26と保持ブロック16の貫通孔20内壁との間には、隙間が形成される。
【0011】
このような電子部品集合体10を作製するには、ブロック体12の凹部22の端部に、半田ペーストや糸半田、棒半田、ロウなどの熱溶融性の導電性接合材24が供給される。そして、この凹部22に電子部品26が嵌め込まれ、封止ブロック14を下にして加熱される。加熱されることにより半田ペーストは溶融し、電子部品26の電極26aに溶着して固化する。このとき、導電性接合材24が凹部22の内壁に溶着しないように、凹部22の内壁にはテフロン加工などの表面処理が施されていることが好ましい。この電子部品集合体10では、封止ブロック14の保持用凹部18の大きさが保持ブロック16の貫通孔20より大きく形成されているため、図4(a)(b)に示すように、電子部品26と保持用凹部18の内壁と保持ブロック16との間に、導電性接合材24が入るスペースが形成される。このスペースに溶融した導電性接合材24が入って固化することにより、クサビ効果によって電子部品26が凹部22内に保持される。なお、図4(a)(b)では、保持用凹部18が貫通孔20より大きい長方形状に形成されているが、図5(a)(b)に示すように、保持用凹部18の両端部が貫通孔20より大きくなったI字状に形成されてもよい。
【0012】
この電子部品集合体10を用いて、電子部品26を回路基板に実装する場合、図6に示すように、回路基板30上の電極パターン32上に電子部品26の電極26aがくるように、電子部品集合体10が載置される。そして、リフロー炉などで加熱されることにより、導電性接合材24が溶融し、電子部品26と保持ブロック16との間の隙間を通って導電性接合材24が電極パターン32上に流れ落ちる。この状態で冷却することにより、導電性接合材24は固化し、電子部品26の電極26aと回路基板30の電極パターン32とが半田付けされる。このようにして回路基板30上に複数の電子部品26が接合されると、ブロック体12は電子部品26と分離されるため、図7に示すように、ブロック体12を電子部品26から取り外すことができる。
【0013】
なお、図8に示すように、封止ブロック14および保持ブロック16に多数の保持用凹部18および貫通孔20を形成し、これらによって形成される凹部22に多数の電子部品26を保持してもよい。この場合、多数の電子部品26を同時に回路基板30上に実装することができる。このとき、凹部22の配置を回路基板30の電極パターン32に合わせておくことにより、正確に電子部品26を電極パターン32上に配置することができる。
【0014】
このように、この電子部品集合体10を用いれば、複数の電子部品26を1つの部品として取り扱うことができ、簡単に複数の電子部品26を回路基板30上に実装することができる。また、この電子部品集合体10には導電性接合材24が含まれており、この導電性接合材24によって回路基板30の電極パターン32と電子部品26の電極26aとが接合されるため、回路基板30上に半田ペーストなどを塗布する必要がない。そして、ブロック体12内の導電性接合材24が入るスペースの大きさは電子部品26の大きさに対応しているため、電子部品26の大きさに対応して導電性接合材26を入れることができ、適量の導電性接合材24で電子部品26を回路基板30の電極パターン32上に接合することができる。
【0015】
また、加熱時に半田ペースト中のフラックス成分の突騰などにより半田ボールが発生する可能性があるが、この電子部品集合体10を用いれば、複数の電子部品26は相互干渉できない仕切られた凹部22に配置された状態で回路基板30上に実装されるため、超小型の電子部品26の隣接距離を短くすることができる。また、ブロック体12によって電子部品26の移動が規制されるため、実装時の電子部品26の位置ずれやツームストーン現象を防止することができる。さらに、複数の電子部品26を一括して回路基板30上に実装できるため、実装に要する時間や工数を削減することができる。また、電子部品26を一括して実装可能であるにもかかわらず、それぞれの電子部品26は個別のものであるため、単位面積当たりに実装可能な電子部品26の種類、特性、姿勢などを多くすることができる。
【0016】
また、大きさの異なる電子部品26を実装する場合、図9および図10に示すように、封止ブロック14と保持ブロック16との間に、中間ブロック40を挟むことができる。そして、中間ブロック40には、保持用凹部18および貫通孔20が形成される。保持用凹部18が形成された部分においては、保持ブロック16に形成された貫通孔20と組合されて凹部22が形成される。この凹部22には、小型の電子部品26が配置される。また、貫通孔20が形成された部分においては、封止ブロック14に形成された保持用凹部22と中間ブロック40、保持ブロック16に形成された貫通孔20とによって、凹部22が形成される。この凹部22には、大型の電子部品26が配置される。このように、中間ブロック40を用いることによって、電子部品26の大きさに対応した深さの凹部22を形成することができる。したがって、大きさの異なる電子部品26でも、保持ブロック16の面に揃えることができる。これにより、大きさの異なる電子部品26を同時に回路基板30上に実装することが可能である。
【0017】
さらに、中間ブロック40の数を増やすことができ、電子部品26の大きさの違いが多くなっても、それに対応して中間ブロック40の数を調整することができる。つまり、電子部品26の厚みがn種類あるならば、(n−1)個の中間ブロック40を準備することにより、全ての電子部品26をブロック体12に保持することができる。
【0018】
【発明の効果】
この発明によれば、複数の電子部品を同時に回路基板上に実装することができる。このとき、電子部品を保持するためにブロック体の凹部に入れられた導電性接合材が、回路基板の電極パターンと電子部品の電極との接合用として用いられることから、電子部品の大きさに対応した量の導電性接合材を供給することができる。また、複数の電子部品を保持したブロック体を1つの部品として取り扱うことができるため、超小型の電子部品を個々に取り扱う場合に比べて、回路基板上への実装が容易である。さらに、複数の電子部品を一括して回路基板上に実装することができるため、実装のための時間および工数を削減することができる。また、ブロック体の仕切られた凹部に電子部品が保持された状態で回路基板上に実装されるため、導電性接合材である半田内のフラックス成分の突騰などにより半田ボールが発生しても、隣接する電子部品に影響を及ぼさないため、電子部品間の距離を短くすることができる。さらに、ブロック体の凹部内に保持された電子部品が回路基板上に実装されるため、実装時の電子部品の位置ずれやツームストーン現象を防止することができる。また、この電子部品集合体を用いることにより、回路基板の単位面積当たりに実装可能な電子部品の種類、特性、姿勢を増やすことができる。
【図面の簡単な説明】
【図1】この発明の電子部品集合体の一例を示す分解斜視図である。
【図2】図1に示す電子部品集合体の平面図である。
【図3】図2の線III−IIIにおける断面図解図である。
【図4】(a)は電子部品と保持用凹部と貫通孔との関係の一例を示す平面図であり、(b)はその断面図解図である。
【図5】(a)は電子部品と保持用凹部と貫通孔との関係の他の例を示す平面図であり、(b)はその断面図解図である。
【図6】図1に示す電子部品集合体を回路基板上に置いたときの図解図である。
【図7】電子部品を回路基板上に取りつけたのちブロック体を取り外す状態を示す図解図である。
【図8】多数の電子部品を有する電子部品集合体の一例を示す分解斜視図である。
【図9】大きさの異なる電子部品を有する電子部品集合体の一例を示す平面図である。
【図10】図9の線X−Xにおける断面図解図である。
【符号の説明】
10 電子部品集合体
12 ブロック体
14 封止ブロック
16 保持ブロック
18 保持用凹部
20 貫通孔
22 凹部
24 導電性接合材
26 電子部品
30 回路基板
32 電極パターン
40 中間ブロック

Claims (4)

  1. 複数の凹部が形成されたブロック体、
    前記ブロック体の前記凹部に嵌め込まれる複数の電子部品、および
    前記凹部内において前記電子部品を保持するために前記電子部品の電極部分に配置される熱溶融性の導電性接合材を含み、
    前記ブロック体の前記凹部内壁と前記電子部品との間に隙間が形成される電子部品集合体であって、
    回路基板上に複数の前記電子部品を実装するために用いられ、
    溶融した前記導電性接合材が前記隙間を通って前記回路基板側に移動して前記回路基板上の電極パターンと前記電子部品の電極との接合材となるものである、電子部品集合体。
  2. 前記ブロック体は、保持用凹部が形成された封止ブロックと、前記保持用凹部に連結する貫通孔が形成された保持ブロックとからなり、前記保持用凹部と前記貫通孔によって前記凹部が形成される、請求項1に記載の電子部品集合体。
  3. 前記封止ブロックと前記保持ブロックとの間に形成される1つ以上の中間ブロックを含み、前記中間ブロックには、前記保持ブロックの前記貫通孔に連結する保持用凹部、および前記封止ブロックの前記保持用凹部と前記保持ブロックの前記貫通孔とに連結する貫通孔が形成された、請求項2に記載の電子部品集合体。
  4. 前記貫通孔の大きさは前記保持用凹部の大きさより小さくなるように形成される、請求項2または請求項3に記載の電子部品集合体。
JP2000244743A 2000-08-11 2000-08-11 電子部品集合体 Expired - Fee Related JP3716720B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000244743A JP3716720B2 (ja) 2000-08-11 2000-08-11 電子部品集合体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000244743A JP3716720B2 (ja) 2000-08-11 2000-08-11 電子部品集合体

Publications (2)

Publication Number Publication Date
JP2002057434A JP2002057434A (ja) 2002-02-22
JP3716720B2 true JP3716720B2 (ja) 2005-11-16

Family

ID=18735385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000244743A Expired - Fee Related JP3716720B2 (ja) 2000-08-11 2000-08-11 電子部品集合体

Country Status (1)

Country Link
JP (1) JP3716720B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7667299B2 (en) 2004-01-27 2010-02-23 Panasonic Corporation Circuit board and method for mounting chip component
KR20130112919A (ko) * 2011-01-13 2013-10-14 파나소닉 주식회사 회로 부품의 실장 구조 및 회로 부품의 실장 방법
EP2911487A1 (en) * 2014-02-21 2015-08-26 Autoliv Development AB Circuit board mounting arrangement

Also Published As

Publication number Publication date
JP2002057434A (ja) 2002-02-22

Similar Documents

Publication Publication Date Title
KR910007103B1 (ko) 도선형성 및 도선 없는 부품에 도선을 접착시키는 방법
KR100806413B1 (ko) 전자 패키지들에 솔더 바 접속들을 생성하는 방법
JP2007141570A (ja) 雌コネクタの取付構造
JP5626472B2 (ja) 半導体装置および半導体装置の製造方法
KR100364450B1 (ko) 프린트기판과그제조방법및그프린트기판에대한도체요소의접속구조
JP3716720B2 (ja) 電子部品集合体
JPH01319993A (ja) プリント回路基板の接続方法
JP3879347B2 (ja) モジュール基板接合方法
JP2006303354A (ja) プリント配線板及びプリント配線板の接合方法
JPH0878837A (ja) 実装ハンダ付け工法及び実装ハンダ付け済みプリント基板
JPH11121896A (ja) 回路配線基板及びその製造方法
JPS62279645A (ja) はんだ接続方法
JP4225164B2 (ja) 配線基板の製造方法
JP3751080B2 (ja) 電子部品
GB2311416A (en) Fixing structure for a printed circuit board
JPH06334322A (ja) リフローはんだ付け方法およびメタルマスク
JP2002223062A (ja) プリント配線基板のパッド形状
JP4748455B2 (ja) 電子部品モジュール
JPS61214548A (ja) テ−プキヤリア
JP2580220B2 (ja) フレキシブル回路基板用パレット
JPH0738225A (ja) 半導体装置及びその製造方法
JP3587329B2 (ja) プリント配線板、回路基板及び実装方法
JP3223592B2 (ja) 基板上でのバンプ電極の形成方法
JPH09312453A (ja) 熱圧着用回路基板
JP3744611B2 (ja) 電子部品

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050322

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050822

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080909

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090909

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090909

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100909

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100909

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110909

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120909

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120909

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130909

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees