JPH0467662A - パッケージリードピン - Google Patents
パッケージリードピンInfo
- Publication number
- JPH0467662A JPH0467662A JP2181347A JP18134790A JPH0467662A JP H0467662 A JPH0467662 A JP H0467662A JP 2181347 A JP2181347 A JP 2181347A JP 18134790 A JP18134790 A JP 18134790A JP H0467662 A JPH0467662 A JP H0467662A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- lead pin
- package
- recess
- printed board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 4
- 229910000679 solder Inorganic materials 0.000 abstract description 26
- 238000005476 soldering Methods 0.000 abstract description 12
- 230000005496 eutectics Effects 0.000 abstract description 5
- 238000007747 plating Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 2
- 238000010438 heat treatment Methods 0.000 abstract 1
- 238000004381 surface treatment Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、パッケージをプリント基板の部品面に実装
を必要とするパッケージリードに関する。
を必要とするパッケージリードに関する。
この発明は、パンケージのリードビンの先端に丸い穴ま
たはくぼみを付けることで、プリント基板の部品面にハ
ンダにより実装する際に、ハンダ付を容易にかつ安定に
するようにしたものである。
たはくぼみを付けることで、プリント基板の部品面にハ
ンダにより実装する際に、ハンダ付を容易にかつ安定に
するようにしたものである。
従来、パッケージをプリント基板に実装する時に、あら
かじめハンダペーストをプリント基板に塗り込んだ後、
パッケージを基板に載せ、高温槽に入れることによりハ
ンダペーストが溶け、プリント基板にパンケージが実装
されるのである。
かじめハンダペーストをプリント基板に塗り込んだ後、
パッケージを基板に載せ、高温槽に入れることによりハ
ンダペーストが溶け、プリント基板にパンケージが実装
されるのである。
しかし、従来の技術においては、リードビン曲がりのパ
ッケージが実装工程で含まれていた場合、プリント基板
の実装面からリードビンが離れてい、るため、少しの曲
がりでも通常のハンダ付では不充分で非接触の部分が発
生してしまう。また、多ビンになればなるほど安定した
ハンダ付をするためには多量のハンダを必要とする。し
かし、ハンダは時間の経過とともに品質が劣化し導通性
が悪くなる、といった欠点があった。この発明は従来の
このような欠点を解決するために、リードビンの形状を
変えることにより、ハンダ付けを容易にかつ安定に行え
ることを目的としている。
ッケージが実装工程で含まれていた場合、プリント基板
の実装面からリードビンが離れてい、るため、少しの曲
がりでも通常のハンダ付では不充分で非接触の部分が発
生してしまう。また、多ビンになればなるほど安定した
ハンダ付をするためには多量のハンダを必要とする。し
かし、ハンダは時間の経過とともに品質が劣化し導通性
が悪くなる、といった欠点があった。この発明は従来の
このような欠点を解決するために、リードビンの形状を
変えることにより、ハンダ付けを容易にかつ安定に行え
ることを目的としている。
上記問題点を解決するために、この発明はプリント基板
の実装面にハンダ付けを行わなければならないパッケー
ジにおいて、リードピンの先端に丸い穴もしくはつぼみ
を付けた構成とし、ハンダ付けを容易に行えるようにし
た。
の実装面にハンダ付けを行わなければならないパッケー
ジにおいて、リードピンの先端に丸い穴もしくはつぼみ
を付けた構成とし、ハンダ付けを容易に行えるようにし
た。
プリント基板に実装を必要とするパッケージのリードピ
ンの形状を変えることにより安定したハンダ付けができ
る。
ンの形状を変えることにより安定したハンダ付けができ
る。
以下に、この発明のパッケージリードピンの実施例を図
面に基づいて説明する。第１図において半導体素子１が
Ａｇペースト２によりリードフレーム３に固着されてい
る。前記半導体素子１の各パッドから各々のリードピン
４へ金線５により電気的に導通している。前記リードピ
ン４は銅により構成されていて、プリント基板に実装し
やすいように、ハンダめっきやハンダコートにより表面
処理が施され、リードピン４に丸い穴６または、くぼみ
７が設けられである。
面に基づいて説明する。第１図において半導体素子１が
Ａｇペースト２によりリードフレーム３に固着されてい
る。前記半導体素子１の各パッドから各々のリードピン
４へ金線５により電気的に導通している。前記リードピ
ン４は銅により構成されていて、プリント基板に実装し
やすいように、ハンダめっきやハンダコートにより表面
処理が施され、リードピン４に丸い穴６または、くぼみ
７が設けられである。
次に、パッケージの実装方法を説明する。まず実装され
るプリント基板にハンダ付けされるところだけくり抜か
れている型紙を載せ、その上から共晶ハンダ（ハンダペ
ースト）を塗りつける。塗った後、ヘラのようなもので
余分なハンダを削り取り、ハンダの付けすぎを防止する
。ハンダを塗った箇所にパッケージをのせる。パッケー
ジをのせることによりハンダがパッケージリードピンの
穴の中に入り、またはくぼみに付着される。このように
してプリント基板に載せられたパンケージは高温槽の中
で加熱される。このようにして高温槽の中で加熱された
パッケージは高温によって溶は出したハンダによりプリ
ント基板にハンダ付される。その際、リードピンの中に
入っていた共晶ハンダやくぼみに付着したハンダペース
トも一緒に溶け、表面張力の働きによりリードピンの上
部にまで吸い上げられ、表面処理が施されているリード
ピンのハンダめっきと融合し安定したハンダ付けが行わ
れるものである。
るプリント基板にハンダ付けされるところだけくり抜か
れている型紙を載せ、その上から共晶ハンダ（ハンダペ
ースト）を塗りつける。塗った後、ヘラのようなもので
余分なハンダを削り取り、ハンダの付けすぎを防止する
。ハンダを塗った箇所にパッケージをのせる。パッケー
ジをのせることによりハンダがパッケージリードピンの
穴の中に入り、またはくぼみに付着される。このように
してプリント基板に載せられたパンケージは高温槽の中
で加熱される。このようにして高温槽の中で加熱された
パッケージは高温によって溶は出したハンダによりプリ
ント基板にハンダ付される。その際、リードピンの中に
入っていた共晶ハンダやくぼみに付着したハンダペース
トも一緒に溶け、表面張力の働きによりリードピンの上
部にまで吸い上げられ、表面処理が施されているリード
ピンのハンダめっきと融合し安定したハンダ付けが行わ
れるものである。
この発明は、以上説明したように、リードピンの先端に
丸い穴またはくぼみを付けた構成で、ハンダ付の容易化
が図れる。加えて多数ピンによる接触不良がなくなり、
ハンダ付けの安定化に効果がある。
丸い穴またはくぼみを付けた構成で、ハンダ付の容易化
が図れる。加えて多数ピンによる接触不良がなくなり、
ハンダ付けの安定化に効果がある。
第１図は本発明のパンケージの構成図である。
半導体素子
Ａｇペースト
リードフレーム
リードピン
金線
丸い穴
くぼみ
以上
出願人 セイコー電子工業株式会社
代理人 弁理士 林 敬 之 助
第 １ｗＪ
Claims (1)
- 半導体素子を実装したパッケージにおいて、プリント
基板の部品面に実装を必要とするパッケージのリードピ
ンの先端に丸い穴またはくぼみをつけたことを特徴とす
るパッケージリードピン。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2181347A JPH0467662A (ja) | 1990-07-09 | 1990-07-09 | パッケージリードピン |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2181347A JPH0467662A (ja) | 1990-07-09 | 1990-07-09 | パッケージリードピン |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0467662A true JPH0467662A (ja) | 1992-03-03 |
Family
ID=16099120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2181347A Pending JPH0467662A (ja) | 1990-07-09 | 1990-07-09 | パッケージリードピン |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0467662A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5345300A (en) * | 1992-02-10 | 1994-09-06 | Fuji Xerox Co., Ltd. | Fixing unit having an endless belt including a base layer and a composite material |
| KR100285664B1 (ko) * | 1998-05-15 | 2001-06-01 | 박종섭 | 스택패키지및그제조방법 |
| WO2014203724A1 (ja) * | 2013-06-21 | 2014-12-24 | 富士フイルム株式会社 | 電気接点装置、レンズユニット、撮像装置 |
-
1990
- 1990-07-09 JP JP2181347A patent/JPH0467662A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5345300A (en) * | 1992-02-10 | 1994-09-06 | Fuji Xerox Co., Ltd. | Fixing unit having an endless belt including a base layer and a composite material |
| KR100285664B1 (ko) * | 1998-05-15 | 2001-06-01 | 박종섭 | 스택패키지및그제조방법 |
| US6316825B1 (en) * | 1998-05-15 | 2001-11-13 | Hyundai Electronics Industries Co., Ltd. | Chip stack package utilizing a connecting hole to improve electrical connection between leadframes |
| WO2014203724A1 (ja) * | 2013-06-21 | 2014-12-24 | 富士フイルム株式会社 | 電気接点装置、レンズユニット、撮像装置 |
| JP5902352B2 (ja) * | 2013-06-21 | 2016-04-13 | 富士フイルム株式会社 | 電気接点装置、レンズユニット、撮像装置 |
| US9709875B2 (en) | 2013-06-21 | 2017-07-18 | Fujifilm Corporation | Electric contact device, lens unit, and imaging device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3565047B2 (ja) | 半田バンプの形成方法および半田バンプの実装方法 | |
| JP3859422B2 (ja) | リード付き電子部品の半田付け方法 | |
| JPH0467662A (ja) | パッケージリードピン | |
| JP4263765B1 (ja) | 電子部品ハンダ付け方法 | |
| JPH04314389A (ja) | 電子部品の半田付け方法 | |
| JPH02276125A (ja) | ヒューズ回路形成方法 | |
| JPH05343593A (ja) | 接続端子 | |
| JPH07307341A (ja) | バンプの形成方法 | |
| JPH04242943A (ja) | バンプ電極の半田供給方法 | |
| JPS6023998Y2 (ja) | 加熱用圧着子 | |
| JPS6129159B2 (ja) | ||
| JPH10144850A (ja) | 接続ピンと基板実装方法 | |
| JPH04293297A (ja) | プリント配線板および半田付け方法 | |
| JP2001144127A (ja) | はんだ接続部構造、ｂｇａ型半導体パッケージの実装構造、はんだペースト、ｂｇａ型半導体パッケージの電極形成プロセスおよびｂｇａ型半導体パッケージの実装プロセス | |
| JPS58190013A (ja) | チツプ部品およびチツプ部品のはんだ付け方法 | |
| JP2823346B2 (ja) | 混成集積回路 | |
| JPH05347473A (ja) | 配線基板 | |
| JP2674789B2 (ja) | 端子ピン付き基板 | |
| JPS6362333A (ja) | フリツプチツプの半田接続方法 | |
| JPH0385750A (ja) | 半導体装置およびその実装方法 | |
| JPH09321419A (ja) | プリント配線板及びその製造方法 | |
| JP2903711B2 (ja) | フラットパッケージの予備半田方法 | |
| JPS63132464A (ja) | 集積回路のリ−ド | |
| JPS6384766A (ja) | はんだ付け装置 | |
| JPH01112721A (ja) | 電子部品のリード線取付方法 |