JPH10144850A - 接続ピンと基板実装方法 - Google Patents
接続ピンと基板実装方法Info
- Publication number
- JPH10144850A JPH10144850A JP29867396A JP29867396A JPH10144850A JP H10144850 A JPH10144850 A JP H10144850A JP 29867396 A JP29867396 A JP 29867396A JP 29867396 A JP29867396 A JP 29867396A JP H10144850 A JPH10144850 A JP H10144850A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- connection pin
- connection
- melting point
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 基板間を電気的に接続する接続ピンと基板実
装方法に関し、基板間の接続作業を容易にする。 【解決手段】 接続ピン本体の両端の一方に低融点はん
だを、他方に高融点はんだを予め被着せしめた構成と
し、低融点はんだにて一方の基板に接続ピンを接続させ
たのち、高融点はんだで他方の基板と接続させる。
装方法に関し、基板間の接続作業を容易にする。 【解決手段】 接続ピン本体の両端の一方に低融点はん
だを、他方に高融点はんだを予め被着せしめた構成と
し、低融点はんだにて一方の基板に接続ピンを接続させ
たのち、高融点はんだで他方の基板と接続させる。
Description
【０００１】
【発明の属する技術分野】本発明は基板間を電気的に接
続する接続ピン、例えば半導体素子を搭載した半導体基
板を回路基板に搭載するとき、該半導体基板と回路基板
を電気的に接続する接続ピンに関する。
続する接続ピン、例えば半導体素子を搭載した半導体基
板を回路基板に搭載するとき、該半導体基板と回路基板
を電気的に接続する接続ピンに関する。
【０００２】
【従来の技術】ＬＳＩ等の半導体素子を搭載したＭＣＭ
やＣＰＵ等の半導体基板を、所望回路が形成された回路
基板に搭載するとき、半導体基板の端子（パッド）と回
路基板の端子（パッド）の電気的接続に、接続ピンが広
く利用されている。
やＣＰＵ等の半導体基板を、所望回路が形成された回路
基板に搭載するとき、半導体基板の端子（パッド）と回
路基板の端子（パッド）の電気的接続に、接続ピンが広
く利用されている。
【０００３】図５は従来の接続ピンの説明図、図６は半
導体基板の概略図、図７は従来の接続ピンを利用した半
導体基板実装方法の説明図である。図５において、接続
ピン１は銅等の導体にてなり、直径０．２ｍｍ程度で長
さ３ｍｍ程度の接続ピン本体２の一方の端部には、直径
０．４ｍｍ程度のフランジ２′が形成されており、その
フランジ２′には適量の高融点はんだ３、例えば融点が
２８０℃程度の金錫はんだのはんだ３が被着されてい
る。
導体基板の概略図、図７は従来の接続ピンを利用した半
導体基板実装方法の説明図である。図５において、接続
ピン１は銅等の導体にてなり、直径０．２ｍｍ程度で長
さ３ｍｍ程度の接続ピン本体２の一方の端部には、直径
０．４ｍｍ程度のフランジ２′が形成されており、その
フランジ２′には適量の高融点はんだ３、例えば融点が
２８０℃程度の金錫はんだのはんだ３が被着されてい
る。
【０００４】図６において、半導体基板４は上面にＬＳ
Ｉ等の複数の搭載素子５が搭載されており、その下面に
は搭載素子５に連通する複数のパッド６（図７（ａ）参
照）が形成されている。
Ｉ等の複数の搭載素子５が搭載されており、その下面に
は搭載素子５に連通する複数のパッド６（図７（ａ）参
照）が形成されている。
【０００５】図７（ａ）において、半導体基板４のパッ
ド６には、接続ピン１に被着されたはんだ３のリフロー
により、接続ピン１を被着させる。しかるのち、接続ピ
ン１の他方の端面（図７の接続ピン１の下端面）に低融
点のはんだボールを被着させるまたは、図７（ｂ）にお
いて、回路基板７の上面には半導体基板４のパッド６に
対向するパッド８が形成されており、パッド８と接続ピ
ン１の他方の端面（図７の接続ピン１の下端面）は、低
融点はんだ９例えば融点が１８０℃程度の錫鉛はんだ９
により接続されている。
ド６には、接続ピン１に被着されたはんだ３のリフロー
により、接続ピン１を被着させる。しかるのち、接続ピ
ン１の他方の端面（図７の接続ピン１の下端面）に低融
点のはんだボールを被着させるまたは、図７（ｂ）にお
いて、回路基板７の上面には半導体基板４のパッド６に
対向するパッド８が形成されており、パッド８と接続ピ
ン１の他方の端面（図７の接続ピン１の下端面）は、低
融点はんだ９例えば融点が１８０℃程度の錫鉛はんだ９
により接続されている。
【０００６】はんだ９は、接続ピン１の他方の端面に低
融点のはんだボールを予め被着させるまたは、パッド８
に印刷等で被着させた低融点のはんだペーストをリフロ
ーさせたものであり、はんだ９による前記接続では、は
んだ３を溶融させない温度で行うことになる。
融点のはんだボールを予め被着させるまたは、パッド８
に印刷等で被着させた低融点のはんだペーストをリフロ
ーさせたものであり、はんだ９による前記接続では、は
んだ３を溶融させない温度で行うことになる。
【０００７】
【発明が解決しようとする課題】以上説明したように、
接続ピン本体２と溶融温度に異なる２種類のはんだ３お
よび９を利用し、基板間接続即ち半導体基板３を回路基
板７に搭載することは、従来から行われている。
接続ピン本体２と溶融温度に異なる２種類のはんだ３お
よび９を利用し、基板間接続即ち半導体基板３を回路基
板７に搭載することは、従来から行われている。
【０００８】しかし、前記従来方法では予め高融点はん
だ３が被着された接続ピン１を使用し、高融点はんだ３
をリフローさせることでピン本体２を一方の基板に接続
させたのち、接続ピン本体２または回路基板７に低融点
はんだ９を被着せしめ、そのはんだ９をリフローさせる
方法であった。
だ３が被着された接続ピン１を使用し、高融点はんだ３
をリフローさせることでピン本体２を一方の基板に接続
させたのち、接続ピン本体２または回路基板７に低融点
はんだ９を被着せしめ、そのはんだ９をリフローさせる
方法であった。
【０００９】即ち、２回のはんだリフロー工程の間に低
融点はんだ被着工程が組み込まれることになり、接続ピ
ン１による基板間接続の作業性が損なわれるという問題
点があった。
融点はんだ被着工程が組み込まれることになり、接続ピ
ン１による基板間接続の作業性が損なわれるという問題
点があった。
【００１０】
【課題を解決するための手段】本発明の目的は、接続ピ
ンによる半導体基板等の搭載作業を効率化することであ
り、本発明による第１の接続ピンは、導体にてなるピン
の一方の端面に第１のはんだが被着され、該ピンの他方
の端面には該第１のはんだより高融点の第２のはんだが
被着されてなり、該第２のはんだより先に接続相手の基
板に溶融し接続される該第１のはんだの量を、該第２の
はんだ溶融時に表面張力で流出しないまたは流れ落ちな
い量としたことである。
ンによる半導体基板等の搭載作業を効率化することであ
り、本発明による第１の接続ピンは、導体にてなるピン
の一方の端面に第１のはんだが被着され、該ピンの他方
の端面には該第１のはんだより高融点の第２のはんだが
被着されてなり、該第２のはんだより先に接続相手の基
板に溶融し接続される該第１のはんだの量を、該第２の
はんだ溶融時に表面張力で流出しないまたは流れ落ちな
い量としたことである。
【００１１】前記目的を達成する本発明の第２の接続ピ
ンは、導体にてなるピン本体の一方の端面に凹部が形成
され、該凹部内に第１のはんだが被着され、該ピン本体
の他方の端面には該第１のはんだより高融点の第２のは
んだが被着されてなることである。
ンは、導体にてなるピン本体の一方の端面に凹部が形成
され、該凹部内に第１のはんだが被着され、該ピン本体
の他方の端面には該第１のはんだより高融点の第２のは
んだが被着されてなることである。
【００１２】前記目的を達成する本発明の第３の接続ピ
ンは、前記第２の接続ピンにおいて、前記凹部が形成さ
れたピン本体の一方の端面の外側縁部に、溶融された第
１のはんだの流れ防止用バリヤ層が形成されてなること
である。
ンは、前記第２の接続ピンにおいて、前記凹部が形成さ
れたピン本体の一方の端面の外側縁部に、溶融された第
１のはんだの流れ防止用バリヤ層が形成されてなること
である。
【００１３】前記目的を達成する本発明の第４の接続ピ
ンは、前記第１のはんだが錫鉛はんだであり、前記第２
のはんだに錫鉛はんだより高融点の金錫はんだを使用し
たことである。
ンは、前記第１のはんだが錫鉛はんだであり、前記第２
のはんだに錫鉛はんだより高融点の金錫はんだを使用し
たことである。
【００１４】前記目的を達成する本発明の基板接続方法
は、本発明の前記第２または第３の接続ピンを使用し、
第１の基板を第２の基板に実装する実装方法であって、
前記一方の端面が上向きの垂直姿態にした該接続ピンの
前記第２のはんだを溶融せしめ、該接続ピンを該第２の
基板に接続させる工程と、前記第１のはんだが溶融し該
第２のはんだが溶融しない温度に該接続ピンを加熱し、
該第１のはんだを該第１の基板に接続させる工程を含む
ことである。
は、本発明の前記第２または第３の接続ピンを使用し、
第１の基板を第２の基板に実装する実装方法であって、
前記一方の端面が上向きの垂直姿態にした該接続ピンの
前記第２のはんだを溶融せしめ、該接続ピンを該第２の
基板に接続させる工程と、前記第１のはんだが溶融し該
第２のはんだが溶融しない温度に該接続ピンを加熱し、
該第１のはんだを該第１の基板に接続させる工程を含む
ことである。
【００１５】前記本発明の接続ピンは、高融点はんだと
低融点はんだは別々に接続相手の基板に接続させること
になる。しかし、その２回のはんだ接続工程の間にはん
だ被着（塗布）工程が入らない。従って、はんだ接続工
程の作業が効率化されるようになる。
低融点はんだは別々に接続相手の基板に接続させること
になる。しかし、その２回のはんだ接続工程の間にはん
だ被着（塗布）工程が入らない。従って、はんだ接続工
程の作業が効率化されるようになる。
【００１６】特に、前記本発明の第２または第３の接続
ピンは、高融点はんだの溶融接続に際し、接続前の低融
点はんだが溶融してもピン凹部が低融点はんだの流出を
防止し、接続に対する信頼性が確保されるようになる。
ピンは、高融点はんだの溶融接続に際し、接続前の低融
点はんだが溶融してもピン凹部が低融点はんだの流出を
防止し、接続に対する信頼性が確保されるようになる。
【００１７】
【発明の実施の形態】図１は本発明の実施例による接続
ピンの説明図である。図１（ａ）において、接続ピン１
１は接続ピン本体１２の一方の端面（図の上部端面）に
低融点はんだ（錫鉛合金はんだ）１３が被着され、他方
の端面（図の下部端面）には高融点はんだ（金錫合金は
んだ）１４が被着されている。
ピンの説明図である。図１（ａ）において、接続ピン１
１は接続ピン本体１２の一方の端面（図の上部端面）に
低融点はんだ（錫鉛合金はんだ）１３が被着され、他方
の端面（図の下部端面）には高融点はんだ（金錫合金は
んだ）１４が被着されている。
【００１８】銅等の導体にてなる接続ピン本体１２は、
例えば直径０．４ｍｍ程度で長さ３ｍｍ程度であり、表
面にはニッケルめっきを下地層として金めっきが施され
ている。
例えば直径０．４ｍｍ程度で長さ３ｍｍ程度であり、表
面にはニッケルめっきを下地層として金めっきが施され
ている。
【００１９】図１（ｂ）において、接続ピン１６は接続
ピン本体１７の一方の端面（図の上部端面）には低融点
はんだ（錫鉛合金はんだ）１３が被着され、他方の端面
（図の下部端面）には高融点はんだ（金錫合金はんだ）
１４が被着されている。
ピン本体１７の一方の端面（図の上部端面）には低融点
はんだ（錫鉛合金はんだ）１３が被着され、他方の端面
（図の下部端面）には高融点はんだ（金錫合金はんだ）
１４が被着されている。
【００２０】銅等の導体にてなる接続ピン本体１７は、
例えば直径０．２ｍｍ程度で長さ３ｍｍ程度の長さ方向
端部に円板状のフランジ１７′と１７″が一体形成さ
れ、ピン本体１７の全表面には、ニッケルめっきを下地
層として金めっきが施されている。
例えば直径０．２ｍｍ程度で長さ３ｍｍ程度の長さ方向
端部に円板状のフランジ１７′と１７″が一体形成さ
れ、ピン本体１７の全表面には、ニッケルめっきを下地
層として金めっきが施されている。
【００２１】図１（ｃ）において、接続ピン２１は接続
ピン本体２２の一方の端面（図の上部端面）には低融点
はんだ（錫鉛合金はんだ）１３が被着され、他方の端面
（図の下部端面）には高融点はんだ（金錫合金はんだ）
１４が被着されている。
ピン本体２２の一方の端面（図の上部端面）には低融点
はんだ（錫鉛合金はんだ）１３が被着され、他方の端面
（図の下部端面）には高融点はんだ（金錫合金はんだ）
１４が被着されている。
【００２２】銅等の導体にてなる接続ピン本体２２は、
例えば直径０．２ｍｍ程度で長さ３ｍｍ程度の長さ方向
上端部から円錐状にフランジ２２′が広がり、フランジ
２２′の中心部には深さ０．２ｍｍ程度の凹部２３が形
成され、長さ方向下端部の円板状のフランジ２２″が形
成されている。
例えば直径０．２ｍｍ程度で長さ３ｍｍ程度の長さ方向
上端部から円錐状にフランジ２２′が広がり、フランジ
２２′の中心部には深さ０．２ｍｍ程度の凹部２３が形
成され、長さ方向下端部の円板状のフランジ２２″が形
成されている。
【００２３】そして、端面にはんだ流れ防止用バリヤ層
２４が形成されたフランジ２２′の凹部２３内にはんだ
１３が被着され、フランジ２２″にはんだ１４が被着さ
れている。
２４が形成されたフランジ２２′の凹部２３内にはんだ
１３が被着され、フランジ２２″にはんだ１４が被着さ
れている。
【００２４】バリヤ層２４はニッケルまたは樹脂等にて
形成される。ニッケルにてなるバリヤ層２４は、接続ピ
ン本体２２の表面処理（めっき処理）に際し、金めっき
が被着しないようにすればよく、樹脂にてなるバリヤ層
２４は、金めっきされた上に印刷等によって形成する。
形成される。ニッケルにてなるバリヤ層２４は、接続ピ
ン本体２２の表面処理（めっき処理）に際し、金めっき
が被着しないようにすればよく、樹脂にてなるバリヤ層
２４は、金めっきされた上に印刷等によって形成する。
【００２５】図２は本発明の接続ピンを使用した基板間
接続の説明図（その１）、図３は本発明の接続ピンを使
用した基板間接続の説明図（その２）、図４は本発明の
接続ピンを使用した基板間接続の説明図（その３）であ
る。
接続の説明図（その１）、図３は本発明の接続ピンを使
用した基板間接続の説明図（その２）、図４は本発明の
接続ピンを使用した基板間接続の説明図（その３）であ
る。
【００２６】接続ピン１１を使用した基板間接続である
図２において、（ａ）は接続ピン１１を半導体基板４に
接続した一部分の側面図、（ｂ）は接続ピン１１を半導
体基板４と回路基板７に接続した一部分の側面図であ
る。
図２において、（ａ）は接続ピン１１を半導体基板４に
接続した一部分の側面図、（ｂ）は接続ピン１１を半導
体基板４と回路基板７に接続した一部分の側面図であ
る。
【００２７】なお、図２において半導体基板４と回路基
板７は、入れ替えた接続構成、即ち接続ピン１１の低融
点はんだ１３を回路基板７に接続させたのち、高融点は
んだ１４で接続ピン１１と半導体基板４を接続させても
よい。
板７は、入れ替えた接続構成、即ち接続ピン１１の低融
点はんだ１３を回路基板７に接続させたのち、高融点は
んだ１４で接続ピン１１と半導体基板４を接続させても
よい。
【００２８】図２（ａ）において、接続ピン１１の低融
点はんだ１３をリフローし、接続ピン１１を半導体基板
４のパッド６に接続させる。はんだ１３のリフローに際
して高融点はんだ１４が溶融しない温度、例えばはんだ
１３に融点が１８３℃の錫鉛はんだを使用し、はんだ１
４に融点が２８０℃の金錫はんだを用いたとき、はんだ
１３のリフロー温度は２００℃程度にする。
点はんだ１３をリフローし、接続ピン１１を半導体基板
４のパッド６に接続させる。はんだ１３のリフローに際
して高融点はんだ１４が溶融しない温度、例えばはんだ
１３に融点が１８３℃の錫鉛はんだを使用し、はんだ１
４に融点が２８０℃の金錫はんだを用いたとき、はんだ
１３のリフロー温度は２００℃程度にする。
【００２９】次いで、図２（ｂ）示す如くはんだ１４の
リフローによって、接続ピン１１を回路基板７のパッド
８に接続させる。はんだ１４のリフローでははんだ１４
をその溶融温度（例えば２８０℃）以上に加熱する必要
があり、はんだ１３も当然ながら溶融されることにな
る。従って、はんだ１３の量は溶融時の表面張力で流れ
落ちない程度に規制し、はんだ１４のリフローは回路基
板７を介して加熱することが望ましいが、さらなるはん
だ１３の流出防止には、半導体基板４を下にし回路基板
７を上にしたリフローが望ましい。
リフローによって、接続ピン１１を回路基板７のパッド
８に接続させる。はんだ１４のリフローでははんだ１４
をその溶融温度（例えば２８０℃）以上に加熱する必要
があり、はんだ１３も当然ながら溶融されることにな
る。従って、はんだ１３の量は溶融時の表面張力で流れ
落ちない程度に規制し、はんだ１４のリフローは回路基
板７を介して加熱することが望ましいが、さらなるはん
だ１３の流出防止には、半導体基板４を下にし回路基板
７を上にしたリフローが望ましい。
【００３０】接続ピン１６を使用した基板間接続である
図３において、（ａ）は接続ピン１６を半導体基板４に
接続した一部分の側面図、（ｂ）は接続ピン１６を半導
体基板４と回路基板７に接続した一部分の側面図であ
る。
図３において、（ａ）は接続ピン１６を半導体基板４に
接続した一部分の側面図、（ｂ）は接続ピン１６を半導
体基板４と回路基板７に接続した一部分の側面図であ
る。
【００３１】なお、図３において半導体基板４と回路基
板７は、入れ替えた接続構成、即ち接続ピン１６の低融
点はんだ１３を回路基板７に接続させたのち、高融点は
んだ１４で接続ピン１６と半導体基板４を接続させても
よい。
板７は、入れ替えた接続構成、即ち接続ピン１６の低融
点はんだ１３を回路基板７に接続させたのち、高融点は
んだ１４で接続ピン１６と半導体基板４を接続させても
よい。
【００３２】図３（ａ）において、接続ピン１６の低融
点はんだ１３をリフローし、接続ピン１６を半導体基板
４のパッド６に接続させる。はんだ１３のリフローに際
して高融点はんだ１４が溶融しない温度、例えばはんだ
１３に融点が１８３℃の錫鉛はんだを使用し、はんだ１
４に融点が２８０℃の金錫はんだを用いたとき、はんだ
１３のリフロー温度は２００℃程度にする。
点はんだ１３をリフローし、接続ピン１６を半導体基板
４のパッド６に接続させる。はんだ１３のリフローに際
して高融点はんだ１４が溶融しない温度、例えばはんだ
１３に融点が１８３℃の錫鉛はんだを使用し、はんだ１
４に融点が２８０℃の金錫はんだを用いたとき、はんだ
１３のリフロー温度は２００℃程度にする。
【００３３】次いで、図３（ｂ）示す如くはんだ１４の
リフローによって、接続ピン１６を回路基板７のパッド
８に接続させる。はんだ１４のリフローでははんだ１４
をその溶融温度（例えば２８０℃）以上に加熱する必要
があり、はんだ１３も当然ながら溶融されることにな
る。従って、はんだ１３の量は溶融時の表面張力で流れ
落ちない程度に規制し、はんだ１４のリフローは回路基
板７を介して加熱することが望ましいが、さらなるはん
だ１３の流出防止には、半導体基板４を下にし回路基板
７を上にしたリフローが望ましい。
リフローによって、接続ピン１６を回路基板７のパッド
８に接続させる。はんだ１４のリフローでははんだ１４
をその溶融温度（例えば２８０℃）以上に加熱する必要
があり、はんだ１３も当然ながら溶融されることにな
る。従って、はんだ１３の量は溶融時の表面張力で流れ
落ちない程度に規制し、はんだ１４のリフローは回路基
板７を介して加熱することが望ましいが、さらなるはん
だ１３の流出防止には、半導体基板４を下にし回路基板
７を上にしたリフローが望ましい。
【００３４】接続ピン２２を使用した基板間接続である
図４において、（ａ）は接続ピン２２を半導体基板４に
接続した一部分の側面図、（ｂ）は接続ピン２２を半導
体基板４と回路基板７に接続した一部分の側面図であ
る。
図４において、（ａ）は接続ピン２２を半導体基板４に
接続した一部分の側面図、（ｂ）は接続ピン２２を半導
体基板４と回路基板７に接続した一部分の側面図であ
る。
【００３５】なお、図４において半導体基板４と回路基
板７は、入れ替えた接続構成、即ち接続ピン２２の低融
点はんだ１３を回路基板７に接続させたのち、高融点は
んだ１４で接続ピン２２と半導体基板４を接続させても
よい。
板７は、入れ替えた接続構成、即ち接続ピン２２の低融
点はんだ１３を回路基板７に接続させたのち、高融点は
んだ１４で接続ピン２２と半導体基板４を接続させても
よい。
【００３６】図４（ａ）において、接続ピン２２はフラ
ンジ２２′が上向き姿態として高融点はんだ１４をリフ
ローし、接続ピン２２を半導体基板４のパッド６に接続
させる。はんだ１４のリフローに際し、当然のことなが
ら低融点はんだ１３も溶融されることになる。
ンジ２２′が上向き姿態として高融点はんだ１４をリフ
ローし、接続ピン２２を半導体基板４のパッド６に接続
させる。はんだ１４のリフローに際し、当然のことなが
ら低融点はんだ１３も溶融されることになる。
【００３７】しかし、フランジ２２′の凹部２３内に適
量だけ盛り上がるように被着したはんだ１３は、溶融し
てもそれ自体が有する表面張力と、バリヤ層２４によっ
て、フランジ２２′の外に流出しないようなる。
量だけ盛り上がるように被着したはんだ１３は、溶融し
てもそれ自体が有する表面張力と、バリヤ層２４によっ
て、フランジ２２′の外に流出しないようなる。
【００３８】次いで、図４（ｂ）示す如くはんだ１３の
リフローによって、接続ピン２２を回路基板７のパッド
８に接続させる。はんだ１３のリフローははんだ１４を
溶融させない温度、例えばはんだ１４に溶融温度が２８
０℃程度の金錫はんだを使用したとき、はんだ１３には
１８３℃の錫鉛はんだを使用し、はんだ１３が融点しな
い温度例えば２００℃程度で行う。
リフローによって、接続ピン２２を回路基板７のパッド
８に接続させる。はんだ１３のリフローははんだ１４を
溶融させない温度、例えばはんだ１４に溶融温度が２８
０℃程度の金錫はんだを使用したとき、はんだ１３には
１８３℃の錫鉛はんだを使用し、はんだ１３が融点しな
い温度例えば２００℃程度で行う。
【００３９】
【発明の効果】以上説明したように、本発明による接続
ピンを使用した基板間接続は、２回のリフロー工程の間
にはんだ被着（塗布）工程が入らない。従って、はんだ
リフロー工程の作業が効率化されるようになる。
ピンを使用した基板間接続は、２回のリフロー工程の間
にはんだ被着（塗布）工程が入らない。従って、はんだ
リフロー工程の作業が効率化されるようになる。
【００４０】特に、前記本発明の第２の接続ピンは、高
融点はんだのリフローに際し低融点はんだが溶融して
も、ピン凹部さらにはバリヤ層が低融点はんだの流出を
防止し、接続に対する信頼性が確保されるようになる。
融点はんだのリフローに際し低融点はんだが溶融して
も、ピン凹部さらにはバリヤ層が低融点はんだの流出を
防止し、接続に対する信頼性が確保されるようになる。
【図１】 本発明の実施例による接続ピンの説明図
【図２】 本発明の接続ピンを使用した基板間接続の説
明図（その１）
明図（その１）
【図３】 本発明の接続ピンを使用した基板間接続の説
明図（その２）
明図（その２）
【図４】 本発明の接続ピンを使用した基板間接続の説
明図（その３）
明図（その３）
【図５】 従来の接続ピンの説明図
【図６】 半導体基板の概略図
【図７】 従来の接続ピンを利用した半導体基板実装方
法の説明図
法の説明図
４ 半導体基板 ６，８ パッド ７ 回路基板 １１，１６，２１ 接続ピン １２，１７，２２ 接続ピン本体 １３ 低融点はんだ １４ 高融点はんだ １７′，１７″，２２′，２２″ 接続ピン本体のフラ
ンジ ２３ 凹部
ンジ ２３ 凹部
Claims (5)
- 【請求項１】 導体にてなるピン本体の一方の端面に第
１のはんだが被着され、該ピン本体の他方の端面には該
第１のはんだより高融点の第２のはんだが被着されてな
り、該第２のはんだより先に接続相手の基板に溶融し接
続される該第１のはんだの量を、該第２のはんだ溶融時
に表面張力で流出しないまたは流れ落ちない量としたこ
とを特徴とする接続ピン。 - 【請求項２】 導体にてなる前記ピン本体の一方の端面
に凹部が形成され、該凹部内に第１のはんだが被着さ
れ、該ピン本体の他方の端面には該第１のはんだより高
融点の第２のはんだが被着されてなること、を特徴とす
る接続ピン。 - 【請求項３】 請求項２記載の接続ピンにおいて、前記
ピン本体の一方の端面の外側縁部に、溶融された前記第
１のはんだの流れ防止用バリヤ層が形成されてなること
を特徴とする接続ピン。 - 【請求項４】 前記第１のはんだが錫鉛はんだであり、
前記第２のはんだが金錫はんだであることを特徴とする
請求項１または２記載の接続ピン。 - 【請求項５】 請求項２〜３記載の接続ピンを使用し、
第１の基板を第２の基板に実装する実装方法であって、 前記一方の端面が上向きの垂直姿態にした該接続ピンの
前記第２のはんだを溶融せしめ、該接続ピンを該第２の
基板に接続させる工程と、 前記第１のはんだが溶融し該第２のはんだが溶融しない
温度に該接続ピンを加熱し、該第１のはんだを該第１の
基板に接続させる工程、 を含むことを特徴とする基板実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29867396A JP3544439B2 (ja) | 1996-11-11 | 1996-11-11 | 接続ピンと基板実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29867396A JP3544439B2 (ja) | 1996-11-11 | 1996-11-11 | 接続ピンと基板実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10144850A true JPH10144850A (ja) | 1998-05-29 |
| JP3544439B2 JP3544439B2 (ja) | 2004-07-21 |
Family
ID=17862796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29867396A Expired - Fee Related JP3544439B2 (ja) | 1996-11-11 | 1996-11-11 | 接続ピンと基板実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3544439B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG96544A1 (en) * | 2000-01-22 | 2003-06-16 | Ngk Spark Plug Co | Resinous circuit board with pins improved in joining strength |
| JP2006019512A (ja) * | 2004-07-01 | 2006-01-19 | Murata Mfg Co Ltd | 回路モジュール |
| JP2015149409A (ja) * | 2014-02-06 | 2015-08-20 | 富士通コンポーネント株式会社 | 支持部品及び当該支持部品を含むモジュール |
| WO2024014314A1 (ja) * | 2022-07-13 | 2024-01-18 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、実装基板及び電子機器 |
-
1996
- 1996-11-11 JP JP29867396A patent/JP3544439B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG96544A1 (en) * | 2000-01-22 | 2003-06-16 | Ngk Spark Plug Co | Resinous circuit board with pins improved in joining strength |
| JP2006019512A (ja) * | 2004-07-01 | 2006-01-19 | Murata Mfg Co Ltd | 回路モジュール |
| JP2015149409A (ja) * | 2014-02-06 | 2015-08-20 | 富士通コンポーネント株式会社 | 支持部品及び当該支持部品を含むモジュール |
| WO2024014314A1 (ja) * | 2022-07-13 | 2024-01-18 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、実装基板及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3544439B2 (ja) | 2004-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970005526B1 (ko) | 납땜 도금된 회로에 납땜 범프 상호 접속부를 형성하는 방법 | |
| US6076726A (en) | Pad-on-via assembly technique | |
| CA2267293C (en) | High density connector and method of manufacture | |
| US6307160B1 (en) | High-strength solder interconnect for copper/electroless nickel/immersion gold metallization solder pad and method | |
| JP3201957B2 (ja) | 金属バンプ、金属バンプの製造方法、接続構造体 | |
| JPH08116169A (ja) | 合金はんだ接続アセンブリおよび接続方法 | |
| JP2000114301A (ja) | 半田バンプの形成方法および半田バンプの実装方法 | |
| KR20000022103A (ko) | Ni-b 도금층을 가진 c4 기판 접점 패드 | |
| JPH077038A (ja) | 電子パッケージ | |
| US6541305B2 (en) | Single-melt enhanced reliability solder element interconnect | |
| US5841198A (en) | Ball grid array package employing solid core solder balls | |
| US6794202B2 (en) | Assemblies for temporarily connecting microelectronic elements for testing and methods therefor | |
| JP2000151095A (ja) | プリント配線基板に対する部品のはんだ付け方法、プリント配線基板の作製方法 | |
| JPH05175275A (ja) | 半導体チップの実装方法および実装構造 | |
| JP3544439B2 (ja) | 接続ピンと基板実装方法 | |
| JPH07118498B2 (ja) | 電気的接合部 | |
| JP3585806B2 (ja) | ピン付き配線基板 | |
| JPH11345826A (ja) | 半導体装置、半導体装置の製造方法及び半導体装置の実装方法 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JP2874597B2 (ja) | 電子部品組立体の製造方法 | |
| JP3034126B2 (ja) | 端子の接合方法 | |
| JP2633745B2 (ja) | 半導体装置の実装体 | |
| JP2894172B2 (ja) | 半導体装置 | |
| KR100499336B1 (ko) | 플립칩 패키지소자와 제조방법 | |
| JPH05136201A (ja) | 半導体装置用電極と実装体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031202 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20031125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040323 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040402 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |