JPH077038A - 電子パッケージ - Google Patents

電子パッケージ

Info

Publication number
JPH077038A
JPH077038A JP3171989A JP17198991A JPH077038A JP H077038 A JPH077038 A JP H077038A JP 3171989 A JP3171989 A JP 3171989A JP 17198991 A JP17198991 A JP 17198991A JP H077038 A JPH077038 A JP H077038A
Authority
JP
Japan
Prior art keywords
solder
lead
thin film
film carrier
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3171989A
Other languages
English (en)
Other versions
JPH0810716B2 (ja
Inventor
Joseph G Ameen
ジョーゼフ・ジョージ・アミーン
Joseph Funari
ジョーゼフ・フナリ
Jr John A Goldfuss
ジョン・オーガスト・ゴルトフス・ジュニア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH077038A publication Critical patent/JPH077038A/ja
Publication of JPH0810716B2 publication Critical patent/JPH0810716B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/087—Using a reactive gas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【目的】可撓性薄膜キャリア及び電子パッケージ内で使
用される電子デバイスとの間の完全かつ有効な電気接続
を形成する方法を提供することを目的とする。 【構成】本発明に従う電気接続を形成する方法は、接触
位置をその上に有する電子デバイスを用意し、これらの
接触位置ではんだマウンドを位置決めし、可撓性薄膜キ
ャリアをこれらのはんだマウンドと整合させ、そのはん
だマウンドに所定の力を加えて前記薄膜キャリアのリー
ド導線を湾曲させるように前記薄膜キャリアを係合さ
せ、その係合部分を溶融状態にさせるに十分な温度に加
熱し、その後冷却することを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電子パッケージに関
し、より詳しくは、薄膜回路部材をその一部として利用
している電子パッケージに関する。さらに詳しくは、本
発明は、薄膜部材がはんだを用いて電気的に接続されて
いる、このような構造体に関する。
【０００２】
【従来の技術】米国特許第４８４９８５６号明細書と米
国特許第４９１４５５１号明細書に例が示されている、
薄膜回路部材をその一部として含む電子パッケージが、
当業界で周知である。それらの明細書に所載されている
ように、このような電子パッケージの設計の主目的は、
こうしたパッケージの電流密度を最小スペース内ででき
るだけ高くすることにある。このような小型化の努力
は、きわめて有利な特徴をいくつかもたらす反面、これ
らの構造体の製作と稼働の両面で技術上の問題も提起し
ている。たとえば、上記の米国特許第４８４９８５６号
明細書及び米国特許第４９１４５５１号明細書には、パ
ッケージの組立てを容易にするだけでなく、動作中の有
効なパッケージ熱除去を保証する解決方法が示されてい
る。
【０００３】薄膜回路構造体を含む電子パッケージの設
計者が直面している１つの具体的問題は、比較的多数の
きわめて小型の導電性素子（信号用、接地用または電源
用の導体）と、チップが電気的に結合される当該の接触
個所（たとえば、半導体チップ、ならびにプリント回路
板や同様な基板などその他の回路位置）との間に完全な
電気接続を設けるという基本的要件である。本明細書で
後述するように、本発明はこのようなパッケージを定義
し、かつ薄膜中、及びその中で使用される、回路密度が
比較的高くなる電子デバイス中に、このような電気接続
を形成する方法を定義するものである。後でさらに定義
するように、このような接続及びその結果得られる構造
体は、はんだを用いて実施される。さらに詳しくは、こ
のような接続は化学的フラックスを使用せずに実施され
る。
【０００４】周知のように、はんだ付けは、薄膜回路や
他の電子デバイスを含む様々な対象物を１つに接合する
一般的技法である。通常、接合する前にフラックス剤で
これらの構造体の導電性部分（通常は、銅などの金属）
を被覆していた。次いで、固体状のはんだをフラックス
で被覆した対象物の間に置くか、あるいはフラックス入
りはんだペーストを導電性部分の１つの上にスクリーン
印刷し、加熱して溶融状態にして、これらの対象物のこ
のようなフラックスで被覆しておいた部分を溶融はんだ
がおおうようにする。次いで溶融はんだを冷却すると、
両対象物の間が接合される。
【０００５】周知のように、フラックスは、接合される
金属対象物の表面上、また溶融はんだの表面上に存在す
る酸化物を化学的に還元する働きをする。このような酸
化物は、はんだがこれらの表面の間を濡らすのを妨げ、
結果として接着は無効となる。フラックスを使うと、接
着中にこれらの物質は揮発し、焼き尽くされて、溶融は
んだ内に取り込まれる恐れのある気体の発生などある種
の望ましくない効果をもたらす。これは、さらに、最終
的な物理的接合を弱める恐れのある空隙を接着部位に形
成することがある。このような空隙はこうした接続の断
面積をさらに減少させ、したがって電気的相互接続を設
けるように設計する場合、接合される両導体間の導電性
を減少させる可能性がある。さらに、完全には揮発しな
かったフラックスの残渣が、得られるはんだ接合部なら
びに接合される対象物を腐蝕する可能性がある。
【０００６】超小型電子技術の応用分野（たとえば、本
明細書で定義する電子パッケージ構造体など）では、は
んだ接着が一般に用いられている。ある技法では、電子
デバイス（半導体チップ）が実装基板（薄膜構造体）上
に「フリップチップ」の向きに装着される。この向きで
は、接触位置をもつチップの表面が、薄膜回路部材に対
向するように置かれる。チップ上の接触位置と、当該の
薄膜導電性素子は、制御された圧潰チップ接続（Ｃ４）
とも呼ばれるはんだ構造体を用いて電気的に接続され
る。
【０００７】下記のように、本発明は、超小型電子パッ
ケージ内で電気接続を実施するための現在周知のはんだ
技法に対する著しい改善をもたらす。本明細書で開示さ
れる方法は、きわめて小さな回路素子間で完全かつ有効
な電気接続を保証する。この方法は、比較的安全で、大
量生産技術に適合でき、したがって最終パッケージ構造
体の全体的費用が削減される。
【０００８】電子パッケージ、ならびにこのような有利
な特徴を有する電子パッケージで使用される様々な素子
の間に電気接続を形成する方法は、当技術分野における
著しい進歩となるものと考えられる。
【０００９】
【発明が解決しようとする課題】本発明の主目的は、電
子実装技術を向上させることにある。
【００１０】本発明の他の目的は、可撓性薄膜キャリア
と電子パッケージ内で最終的に使用される電子デバイス
との間に完全かつ有効な電気接続を形成する、安全かつ
迅速に実施可能な方法を提供することにある。
【００１１】本発明の他の目的は、このような接続を、
今日の実装産業における超小型化の需要を実質的に満た
す高い回路密度構成で実施する、上記の方法を提供する
ことにある。
【００１２】
【課題を解決するための手段】本発明の一実施態様によ
れば、接触位置をその上に設けた電子デバイスを用意す
る段階と、上記の各接触位置ではんだマウンドを位置決
めする段階と、可撓性薄膜キャリアを上記はんだマウン
ドと整合させる段階と、上記の各リード導線の対応する
上記はんだマウンドの１つに接触させ、そのはんだマウ
ンドに所定の力を加えて、上記各リード導線が上記はん
だマウンドの上で湾曲するように上記薄膜キャリアを係
合させる段階を含む、可撓性薄膜キャリアと電子デバイ
スの間に複数の電気接続を形成する方法が開示される。
【００１３】本発明のもう１つの実施態様によれば、回
路配線基板と、基板に電気的に結合され、薄膜キャリア
の誘電層内の当該の開口を架橋するリード導線を含む第
１の回路層と、第２の回路層がその両面に配置された誘
電層を含む可撓性薄膜キャリアと、それぞれ第１層のリ
ード導線の架橋部分の当該の１本に接続された複数の接
触位置を備えた電子デバイスとを備える、電子パッケー
ジが開示される。このパッケージは、さらに、それぞれ
が電子デバイスの接触位置と当該の架橋リード導線との
間で電気接続を実施する、複数のはんだ要素を含んでい
る。
【００１４】
【実施例】本発明、ならびに本発明の他の目的、利点、
能力をより良く理解するため、以下の開示および頭記の
特許請求の範囲を添付図面と共に参照されたい。
【００１５】図１ないし図６に、可撓性薄膜回路キャリ
ア１１と電子デバイス１３（半導体チップなど）の間に
複数の電気接続を形成するための諸段階が示されてい
る。その結果得られる半組立品（デバイス・キャリア）
は、米国特許第４８４９８５６号明細書及び第４９１４
５５１号明細書に記載されているような電子パッケージ
内に組み込まれる。上記の両明細書を参照されたい。こ
のようなパッケージの部分図を図７に示す。
【００１６】図１では、デバイス１３は、ホルダ（支
持）部材１５内で位置決めされている。図１にはこのよ
うなチップを１個だけ示してあるが、このようなデバイ
スをもっと多くホルダ１５内の当該の受け位置（チャン
ネルなど）内に同時に位置決めし、同時に処理できるこ
とを理解されたい。こうした位置決めの前に、デバイス
の一部を形成する選択された接触位置（図２の１７）に
個々のはんだマウンド１９を設ける。各マウンドは、
錫：鉛＝３：９７のはんだ組成である。ただし、他の組
成も容易に使用できることを理解されたい。錫：鉛＝
３：９７のはんだ組成という表現は、約３％の錫と約９
７％の鉛から構成されるはんだ組成を意味する。これは
はんだ組成を定義する一般的な方法であり、本明細書の
その他の個所でも用いる。各はんだマウンドは当技術分
野で周知の技法を用いて塗布される。重要なことである
が、各マウンド１９は、ほぼドーム状の上部２１を含
む、図１ないし図３に示す形状であることが好ましい。
これはまた、本発明を制限することを意味せず、他の形
状ももちろん認容される。複数（たとえば約２５０〜３
５０個）のはんだマウンドを同数の当該の接触位置１７
に接合して、デバイス１３をホルダ１５内で位置決めす
る。ホルダ１５は金属（ステンレス鋼など）製であるこ
とが好ましい。このように位置決めした後、ホルダを所
定の温度（たとえば約１００〜１５０℃）まで加熱し、
デバイス１３を（ほぼ同じ温度まで）加熱することが好
ましい。このようにデバイス１３を予熱しておくことが
好ましいのは、下記でさらに説明するように、デバイス
１３が構造体のこの部分に向かって送られる高温ガスに
さらされる結果生じるデバイス１３へのその後の熱衝撃
を実質的になくするためである。
【００１７】可撓性薄膜キャリア１１は、第１回路層２
３を含んでいる。この回路層２３は、図１ないし図６に
示した向きのとき、キャリア１１の底部に位置し、デバ
イス１３に対向する。最終的には、キャリア１１及び固
定されたデバイス１３は、反転されて図７に示す位置を
とる。本明細書中で使用するキャリアという語は、本明
細書中で定義されるタイプの少なくとも１つの電子デバ
イスが電気的に結合されるように設計された、薄膜の回
路配線部材を意味する。キャリア１１はさらに、第１回
路層２３に隣接する中央誘電層２５（ポリイミドなど）
を含んでいる。層２３は、銅または銅・クロム組成とす
ることが好ましく、当技術分野で周知の方法で誘電層に
塗布することができる。一例では、第１回路層２３の全
厚は、約２８〜４３μｍの範囲である。対応する誘電層
２５の厚さは、約４６〜５６μｍの範囲である。誘電層
２５の第１層２３とは反対側の面に第２導電層２７が配
置され、この層２７も銅または銅・クロム組成とするこ
とが好ましい。この層も、周知の技法を用いて誘電層２
５に接着させることができ、その厚さは約２８〜４６μ
ｍの範囲が好ましい。
【００１８】本明細書で使用する層という用語は、実質
的に一体の（連続した）構造体のみならず、誘電層上に
所定の平面パターンに従って間隔をおいて配置される複
数の独立した線から構成される構造体をも意味する。し
たがって、本明細書における層は、パッケージの所望の
動作特性に応じて、信号、電源または接地の機能を果た
し得る。
【００１９】薄膜キャリア１１は、誘電層２５内の所定
の位置に形成された複数の開口２９を含む。これらの開
口は、図に示されているように、層２５の厚さ全体を貫
通して延びている。本発明の好ましい実施例では、全厚
約５１μｍ、接触位置（本明細書で開示される接着方法
により、デバイス１３内またはデバイス１３上に形成さ
れた接触位置１７のパターンに電気的に接続されるよう
に設計された位置）の面積が約１．７ｍｍ2である可撓
性薄膜キャリア内に、このような開口を合計３４４個設
ける。下記に定義する独特なはんだ接続を実施するため
に、高温ガスが可撓性薄膜キャリアを通過できるように
するため、開口２９が誘電層２５内に形成される。図２
ないし図６にさらに詳しく示されているように、導電性
回路層２３の部分がこれらの開口の少なくとも１つを越
えて延び（架橋し）、その後、当該のはんだマウンド１
９の１つに物理的に接続される。参照番号２９で表した
開口などの開口を利用して、対向する回路層２３と２７
の間に選択された相互接続用の経路を設けることも、本
発明の範囲に含まれる。たとえば、第１回路層２３内の
選択された個々の回路線を、完成パッケージ中でアース
として働くことのできる、実質的に連続した第２層２７
に電気的に接続することが望ましいことがある。このよ
うな相互接続は、図１では参照番号３１で表わされ、図
２ないし図５では導電性素子３３によっても表わされ
る。
【００２０】本発明の好ましい実施例では、第１層２３
が信号層であり、したがって誘電層２５上に所定のパタ
ーンで隔置された複数の独立した導線３３を含んでい
る。特に、図６を図５と比較しながら参照されたい。容
易に理解できることであるが、これらの信号線３３はデ
バイス１３上のはんだマウンドのパターン（したがって
接触位置）に対応している。このような信号線３３は、
図に示されているように、デバイス１３との接触領域で
終端し、そこからほぼ外側に延びている（たとえば、図
１では、やや長い信号線が左右に延びている）。容易に
理解できることであるが、図１に示した構成は、本発明
を制限することを意味するものではなく、キャリア１１
の他の構成も容易に利用できる。
【００２１】キャリア１１は、上記の架橋導線が、その
接続予定の指定された当該のはんだマウンドとそれぞれ
正確に整列するように、デバイス１３の上に戦略的に位
置合せされる。このような位置合せは、所要の精度を保
証する精密カメラ技術を用いて実施する。次いで、スク
リーン部材４１を下げて、第２層２７の上面と係合させ
る。本明細書で使用するスクリーン部材という用語は、
キャリア１１との係合を確実に行え、また所望の高温ガ
ス（下記に定義する）がそこを通過できるようにする構
造体を意味する。本発明の１つの例では、スクリーン部
材４１は、ステンレス鋼の金網から構成され、その厚さ
は約０．７６〜１．５２ｍｍの範囲である。このような
部材は、その内部構造により、高温ガスの通過を可能に
する焼結金属から構成することもできる。
【００２２】図２には、スクリーン４１が、キャリア１
１と係合して、それを下方へ移動させ、はんだマウンド
１９に物理的に接触させる様子が示されている。好まし
くは、スクリーン４１は、個々の架橋リード導線３３に
よって各はんだマウンド上に約３〜１０ｇの範囲の総合
力が加わるように、充分な下向きの力をキャリア１１に
加える。図２と図３を比較すると、このようなリード導
線３３が前後に並び、それぞれが当該のはんだマウンド
１９に物理的に接触するようになっていることがわか
る。さらにこれらの図を図６と比較すると、このような
リード導線が３本以上キャリア１１内の開口２９を横切
る位置にくる可能性があることがわかる。したがって、
本発明で、個々の各リード導線が当該の単一の開口に架
橋する必要はない。図２ないし図５で、見る人の最も近
くにある、断面図で示されているリード導線３３が、左
側のはんだマウンド１９と物理的に接触していることが
わかる。したがって、これらの図面で断面が示されてい
るリード導線３３の背後に示されている残りのリード導
線３３は、右側のはんだマウンド１９と物理的に接触し
ている。上述のように、本発明のこの例では、断面が示
されているリード導線は、開口２９を通って第２層２７
に電気的に接続されている。もちろん、上記リード導線
はまた、図１に示されているように、層２３に沿って外
側にも延びている。
【００２３】上記で定義された力がリード導線３３によ
って当該のはんだマウンド１９上に加えられた状態で、
高温ガスをスクリーン４１及び開口２９に通して、直接
各リード導線３３の架橋部分上に送る。図３に示されて
いるように、加えた力が、これらの架橋部分をその当該
のはんだマウンドの上で曲げる。上記の力を加えるのと
高温ガスを通すのを同時に行うことが好ましい。本発明
で使用する好ましい高温ガスは窒素であるが、ヘリウ
ム、アルゴンや水素を含めて他のガスも使用できる。窒
素は、より容易に入手可能であり、費用が削減されるな
どの理由で好ましい。窒素やアルゴンなどの高温ガス
は、安全上の利用からもより好ましい。本発明では、約
１０％の水素と８０％の窒素とその他の選択された成分
から構成されるガスを含めて、これらの元素の様々な組
合せから成るガスを用いることも可能である。
【００２４】高温ガスは、リード導線３３に送る際、約
４００〜５００℃の範囲の温度で加えることが好まし
い。その結果、リード導線は、各はんだマウンドの物理
的に接触しているドーム状の上部をほぼ溶融状態にさせ
るのに充分な約３５０〜４００℃の範囲の温度まで加熱
される。上記の錫：鉛＝３：９７のはんだは、融点が約
３１８℃であり、加熱されたリード導線と係合される
と、容易に溶融状態になる。リード導線の数、はんだマ
ウンド、材料の厚みなどに応じて、高温ガスは約０．２
〜２．０秒間だけ加える。
【００２５】また、図２ないし図５に示す本発明の実施
例を参照すると、高温ガスの一部がいくつかのはんだマ
ウンド（ならびに上記マウンドと係合する架橋リード導
線）に直接接触することがわかる。したがって、ガスは
また、マウンドをいくらか直接加熱することによって、
所望の溶融状態を得るための急激な加熱がさらに容易に
なる。
【００２６】図４には、各はんだマウンドの上部が、溶
融されて当該のリード導線の外側面に沿ってほぼ上方へ
移動する所が示されている。このような側面の動きは、
図５の線６−６に関する断面図である図６にも示されて
いる。重要なことに、この溶融は、下向きの力及び高温
ガスを組み合わせて加えるので、図４に示されているよ
うに、各リード導線全体の湾曲が削減される。したがっ
て、各リード導線３３は、ほぼ真直ぐとなって、再びは
んだマウンドと係合する前の元の位置をとるようにな
る。この最終的なリード導線の構成は、図５にもっとも
良く示されている。図５ではさらに、スクリーン４１を
撤退させている。ただし、スクリーン４１をこのように
上方へ動かす前に、冷却ガス（窒素など）をはんだマウ
ンド及び接触しているリード導線構造体上に送って、そ
の冷却と最終的なはんだ接続を容易にすることができ
る。このガスは室温にあり、かつ比較的短期間（たとえ
ば、約０．３〜４．０秒間だけ）導入することが好まし
い。その後、スクリーン４１を持ち上げる。
【００２７】当該のはんだマウンド１９に物理的に接触
しているリード導線３３の各部分は、別の非常に薄い
（たとえば０．５３μｍ）高導電性貴金属（たとえば
金）の層をその上に設けた、非常に薄い（たとえば０．
５１μｍ）ニッケル層を含むことが好ましい。はんだマ
ウンドの錫部分は、当該のはんだ接合の形成中に、薄い
金層と結合して、指定された温度（たとえば２８０℃）
で錫金合金を形成する。この結果、液体プールが形成さ
れ、はんだ内のリード導線も液体化させて、単一合金を
形成する。図に示し、上述したように、各はんだマウン
ドの上部だけが溶融されて、当該のリード導線３３と上
記の接合を形成することが好ましい。
【００２８】こうして、リード導線とチップ接触位置の
個々の対同士の間に、容易にかつ効果的に、はんだ接続
が形成される。本発明の教示により、寸法がきわめて小
さなリード導線と接点の間の接続が可能である。１例で
は、全体の幅が約５６μｍにすぎず、約６６μｍだけ離
れたリード導線をチップ接触位置にうまく接着すること
ができた。もう１つ例を挙げると、このようなチップ接
触領域の寸法は、約５１μｍ×約１０２μｍにすぎず、
その中に合計３４４個このような接触位置を含んでい
た。
【００２９】図７では、以上のような方法によってデバ
イス１３にはんだ付けされた可撓性薄膜キャリア１１
が、回路配線基板（プリント回路板など）５１に電気的
に接続されて、電子パッケージ５３の一部を形成してい
る。図７にはキャリア１１が一層構造として示してある
が、もちろん、この部材は図１ないし図６に示す前述の
３つの個々の層から構成されていることを理解された
い。接着されたキャリア１１とデバイス１３を反転させ
た後、基板５１上の回路６１に接続する。したがって、
好ましい信号層２３（図１）は、図７ではキャリア１１
の上向きの面上にある。このような配置では、第１層２
３中で回路を形成するリード導線用の外部接点終端部
を、基板５１の一部として（たとえばその上面上に）形
成される当該の接触部位６１（図８ないし図１０）に電
気的に接続することが好ましい。また、図７の実施例で
は、第２回路層２７をほぼキャリア１１の一番外の端部
位置まで延長し、またこの層の選択された部分を当該の
接触部位６１に接続することも可能である。さらに、第
２層（たとえば接地層として使用される場合）を、デバ
イス１３のその部分にほぼ対向するキャリア１１の部分
までだけ延長して、この接地層の１つまたは複数の部分
を、第１層２３の一部を形成する１本または複数の導線
に電気的に接続し、それによってキャリア１１の第１層
２３と同じ側面上の基板５１内の当該の回路への接地接
続を行うことも、本発明の範囲内に含まれる。その他の
組合せも本発明の範囲内に含まれる。
【００３０】図８ないし図１０には、基板５１上の当該
の接触部位６１と、キャリア１１の外側部分に延びる様
々なリード導線との間の電気接続を行う好ましい方法が
示されている。図８では、第２層２７がキャリアの誘電
層内で右側から延びて開口２９’を横切る所が示されて
いる。もう１つの開口２９’も層２５内に形成され、こ
れを横切って延びるリード導線３３の架橋部分を含んで
いる。図９の実施例では、スクリーン４１を下げてキャ
リア１１と係合させ、それを下方に移動させてはんだ要
素１９’と係合させる。要素１９’は、錫：鉛＝６０：
４０のはんだとすることが好ましく、かつ図１ないし図
６における対応するはんだ要素よりも少し大きいことが
好ましい。図７に示されているように、各はんだ要素は
ほぼ一様な高さをもつが、これは本発明を制限すること
を意味するものではなく、本発明の教示を利用する際は
満足できる許容差が許される。このような許容差は、上
記の内側リード導線構造（図１ないし図６）を形成する
際にも許容され、したがって、このような方法は、はん
だマウンドの高さのばらつきを容易に補償し、したがっ
て、本発明の重要な特徴である。すなわち、当該のリー
ド導線を上記のように曲げると、すべてのはんだマウン
ドとの有効な接触を確保しながら、はんだマウンドの高
さのばらつきを補償するのに充分な許容性が保証され
る。
【００３１】図９では、第２層２７の延長リード導線
が、スクリーン４１によって（図１ないし図６で加えら
れる力と同様の）力が加えられた結果として充分に曲げ
られている。重要なことであるが、第２層リード導線の
上方である距離（誘電層２５の厚さ）だけ離れた位置に
ある第１層２３中のリード導線３３の架橋部分は、この
外側リードの接続中に曲がらない。ただし、高温ガス
は、開口２９’を通って、最終的に第２層のリード導線
に接着されるはんだ要素１９’上に送られる際、依然と
してスクリーン４１を通ってこのリード導線３３上に送
られる。したがって、それぞれが加熱されると、架橋リ
ード導線は次に当該のはんだ要素を加熱させて、それを
部分的に溶融させ、有効なはんだ接合を起こさせる。ス
クリーン４１（図示せず）を取り外した図１０に、この
ような最終構造が示されている。
【００３２】本発明における次の段階として、基板５１
の上面にエポキシ６０を塗布して、当該の各接触部位６
１をほぼ取り囲むことも好ましい。接触部位６１は銅製
とし、厚さを僅か約１０２μｍにすることが好ましい。
【００３３】キャリア１１をデバイス１３と基板５１の
両方に電気的に接続させた状態で、次にデバイスを放熱
器７１に熱的に結合することが好ましい。米国特許第４
８４９８５６号明細書に記載されているタイプのエポキ
シ７３（酸化亜鉛の熱伝導性充填材を含有する「スコッ
チキャスト（Ｓｃｏｔｃｈｃａｓｔ）」）を用いて、こ
れを行うことが好ましい。その他のエポキシ類も容易に
本発明で使用することが可能であり、本発明はこの特定
のタイプに限定されるものではない。基板５１の上面に
位置するエポキシにも同様のエポキシを使用する。放熱
部材７１は、米国特許第４８４９８５６号及び第４９１
４５５１号に記載されているものと同じ素材及び構成の
ものでよいので、参照されたい。その他の構成も容易に
可能である。
【００３４】前述のような方法は、個々のリード導線を
選択された開口を横切って架橋させ、その開口に高温ガ
スを通して、それらのリード導線を加熱し、次いで接触
させたはんだマウンドの上方で加熱を起こさせる例を示
すものであるが、本発明の教示を利用して、ガスを直接
受け取らない部分に隣接する非架橋タイプのリード導線
部分も、当該のはんだマウンドに係合しながら加熱する
と、追加の接続が形成できることを理解されたい。すな
わち、このような高温ガスを既設の開口中に通過させ、
さらにそのような開口の近傍にある（ただし、開口を横
切って延びない）このような追加の近接するリード導線
構造体上に通して、これらのリード導線を充分に加熱
し、活性のはんだ接合を起こさせることにより、このよ
うな追加の接続を設けることも、本発明の範囲内に含ま
れる。つまり、このような各非架橋リード導線は、キャ
リア１１内の開口に対して適切な位置にある場合、これ
らの開口を通過する高温ガスから充分な熱を受け取っ
て、それと接触しているはんだを、図面で架橋リード導
線に直接接触するものとして示されているはんだ要素と
同様に、溶融状態にさせることができる。したがって、
本発明の独自な教示を利用して、架橋リード導線と非架
橋リード導線の間のはんだ接続の組合せが可能である。
【００３５】もう１つの段階として、カプセル封じ材
（たとえば熱膨張率が低いもの）を用いて、デバイス１
３上の形成されたはんだ接続をほぼカプセル封じするこ
とが好ましい。このようなカプセル封じ材は、当技術分
野で周知のカプセル封じ材のうちから選択でき、特に次
の熱試験及び耐久試験中に、このようなはんだ接続の追
加の機械的接続支持をもたらすことが実証されている。
【００３６】以上、電子パッケージ・アセンブリ内で使
用される可撓性薄膜キャリアと電子デバイスの間に完全
な電気接続を設ける方法を図示し、説明した。本明細書
で開示されている方法は、安全かつ容易に実施でき、大
量生産に容易に適合できる。したがって、この方法を用
いて生産されたパッケージは、今日の業界できわめて望
まれている、比較的高い回路密度を有する。
【００３７】
【発明の効果】本発明は、可撓性薄膜キャリアと電子パ
ッケージ内で最終的に使用される電子デバイスとの間に
完全かつ有効な電気接続を形成する、安全かつ迅速に実
施できる方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の好ましい実施例による、可撓性薄膜キ
ャリアと電子デバイスの間に複数の電気接続を形成する
方法の様々な段階を示す図である。
【図２】本発明の好ましい実施例による、可撓性薄膜キ
ャリアと電子デバイスの間に複数の電気接続を形成する
方法の様々な段階を示す図である。
【図３】本発明の好ましい実施例による、可撓性薄膜キ
ャリアと電子デバイスの間に複数の電気接続を形成する
方法の様々な段階を示す図である。
【図４】本発明の好ましい実施例による、可撓性薄膜キ
ャリアと電子デバイスの間に複数の電気接続を形成する
方法の様々な段階を示す図である。
【図５】本発明の好ましい実施例による、可撓性薄膜キ
ャリアと電子デバイスの間に複数の電気接続を形成する
方法の様々な段階を示す図である。
【図６】本発明の好ましい実施例による、可撓性薄膜キ
ャリアと電子デバイスの間に複数の電気接続を形成する
方法の様々な段階を示す図である。
【図７】追加構造（放熱部材など）をも含む、図１ない
し図６に示した方法を用いて製作される電子パッケージ
を示す図である。
【図８】可撓性薄膜キャリアと、その可撓性薄膜キャリ
アをも電気的に結合し得る回路配線基板（プリント回路
板など）との間に電気接続を形成する方法の様々な段階
を示す図である。
【図９】可撓性薄膜キャリアと、その可撓性薄膜キャリ
アをも電気的に結合し得る回路配線基板（プリント回路
板など）との間に電気接続を形成する方法の様々な段階
を示す図である。
【図１０】可撓性薄膜キャリアと、その可撓性薄膜キャ
リアをも電気的に結合し得る回路配線基板（プリント回
路板など）との間に電気接続を形成する方法の様々な段
階を示す図である。
【符号の説明】
１１ 可撓性薄膜回路キャリア １３ 電子デバイス １５ ホルダ（支持）部材 １７ 接触位置 １９ はんだマウンド ２１ ドーム状の上部 ２３ 第１回路層 ２５ 誘電層 ２７ 第２回路層 ２９ 開口 ３１ 第１回路層と第２回路層の間の相互接続 ３３ 信号線（架橋リード導線） ４１ スクリーン ５１ 基板 ６０ エポキシ ６１ 接触部位
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョーゼフ・フナリ アメリカ合衆国13850、ニューヨーク州ヴ ェスタル、ミーカー・ロード 149番地 (72)発明者 ジョン・オーガスト・ゴルトフス・ジュニ ア アメリカ合衆国13833、ニューヨーク州ポ ート・クレーン、バリーハック・ロード 434番地

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】複数の接触位置をその上に設けた電子デバ
    イスを用意する段階と、 上記の各接触位置ではんだマウンドを位置決めする段階
    と、 誘電層と該誘電層内の少なくとも１つの開口を架橋して
    いる複数のリード導線とを含む可撓性薄膜キャリアを上
    記はんだマウンドと整合させる段階と、 上記各リード導線が上記はんだマウンドの上で湾曲する
    ように上記の各リード導線を対応する上記はんだマウン
    ドの１つに接触させ、そのはんだマウンドに所定の力を
    加えて上記可撓性薄膜キャリアを係合させる段階と、 上記はんだマウンドの少なくとも上記リード導線と係合
    している部分を溶融状態にさせるのに充分な温度まで、
    上記リード導線を加熱するために、高温ガスを上記はん
    だマウンドと係合している上記の各リード導線上に給送
    する段階と、 上記はんだマウンドを上記リード導線にはんだ付けする
    ために、上記リード導線及び上記はんだマウンドを冷却
    する段階とを含む、可撓性薄膜キャリアと電子デバイス
    の間に複数の電気接続を形成する方法。
  2. 【請求項２】上記可撓性薄膜キャリアの上記係合が、上
    記キャリアの表面と係合するスクリーン部材を用いて実
    施される、請求項１記載の方法。
  3. 【請求項３】上記の各リード導線が当該の上記はんだマ
    ウンドに加える上記の所定の力が、約３〜１０ｇの範囲
    にある、請求項２記載の方法。
  4. 【請求項４】上記高温ガスが上記係合中、上記スクリー
    ン部材を通り抜ける、請求項２記載の方法。
  5. 【請求項５】上記高温ガスが、上記リード導線上に送る
    際に、約４００〜５００℃の範囲の温度にある、請求項
    １記載の方法。
  6. 【請求項６】上記の各リード導線が、上記はんだマウン
    ドの上記部分を溶融状態にさせるのに充分な、約３５０
    〜４５０℃の範囲の温度まで加熱される、請求項５記載
    の方法。
  7. 【請求項７】上記のガスが、アルゴン、水素、ヘリウ
    ム、窒素またはそれらの組合せのうちから選択される、
    請求項１記載の方法。
  8. 【請求項８】さらに、上記高温ガスを上記リード導線上
    に給送する前に、上記電子デバイスを確定された温度ま
    で加熱する段階を含む、請求項１記載の方法。
  9. 【請求項９】上記デバイスが、約１００〜１５０℃の範
    囲の温度まで加熱される、請求項８記載の方法。
  10. 【請求項１０】上記可撓性薄膜キャリアの上記係合と上
    記高温ガスの上記給送がほぼ同時に行われる、請求項１
    記載の方法。
  11. 【請求項１１】上記電気接続がはんだフラックスや類似
    の材料を使用せずに形成される、請求項１記載の方法。
  12. 【請求項１２】回路配線基板と、 上記基板に電気的に結合され、第１の複数の開口を有す
    る誘電層と、該誘電層の第１面上に位置しかつそれぞれ
    が該誘電層内の該開口のうち当該の１つを架橋する部分
    を含む複数の第１リード導線を含む第１回路層と、上記
    誘電層の上記第１面と反対側の第２面に位置し上記誘電
    層を介して選択された位置で上記第１回路層に電気的に
    接続されている第２回路層とを含む、可撓性薄膜キャリ
    アと、 それぞれ上記第１回路層の上記リード導線の上記架橋部
    分の当該の１つに電気的に接続されている、複数の接触
    位置を含む電子デバイスと、 それぞれが上記電子デバイスの上記接触位置と上記リー
    ド導線の当該の架橋部分との間で上記の電気接続を行
    う、複数のはんだ要素とを備えた、電子パッケージ。
  13. 【請求項１３】上記回路配線基板が、上記可撓性薄膜キ
    ャリアを電気的に接続するための複数の接触部位を有す
    るプリント回路を備えている、請求項１２記載の電子パ
    ッケージ。
  14. 【請求項１４】上記誘電層がさらに、第２の複数の開口
    を含み、上記の第１回路層がさらに、それぞれが上記第
    ２の複数の開口のうち当該の１つの開口に架橋している
    部分を有する第２の複数のリード導線と、それぞれが上
    記接触位置の当該の１つと上記第２の複数のリード導線
    の上記架橋部分のうち当該の１つとの間で上記の電気接
    続を行う第２の複数はんだ要素とを含む、請求項１３記
    載の電子パッケージ。
  15. 【請求項１５】上記誘電層がポリイミドから構成されて
    いる、請求項１２記載の電子パッケージ。
  16. 【請求項１６】上記第１及び上記第２の回路層が、それ
    ぞれ銅または銅・クロム組成から構成されている、請求
    項１５記載の電子パッケージ。
  17. 【請求項１７】上記第１及び上記第２の複数のはんだ要
    素が、それぞれ錫と鉛から構成されている、請求項１２
    記載の電子パッケージ。
  18. 【請求項１８】上記第１の複数のはんだ要素がそれぞれ
    錫：鉛＝３：９７のはんだから構成され、上記第２の複
    数のはんだ要素がそれぞれ錫：鉛＝６０：４０のはんだ
    から構成されている、請求項１７記載の電子パッケー
    ジ。
  19. 【請求項１９】さらに、上記電子デバイスがそれに熱的
    に結合される放熱部材を含む、請求項１２記載の電子パ
    ッケージ。
JP3171989A 1990-09-07 1991-06-18 電子パッケージ Expired - Fee Related JPH0810716B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US578711 1990-09-07
US07/578,711 US5057969A (en) 1990-09-07 1990-09-07 Thin film electronic device

Publications (2)

Publication Number Publication Date
JPH077038A true JPH077038A (ja) 1995-01-10
JPH0810716B2 JPH0810716B2 (ja) 1996-01-31

Family

ID=24313978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3171989A Expired - Fee Related JPH0810716B2 (ja) 1990-09-07 1991-06-18 電子パッケージ

Country Status (4)

Country Link
US (1) US5057969A (ja)
EP (1) EP0473929B1 (ja)
JP (1) JPH0810716B2 (ja)
DE (1) DE69113187T2 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2673993B2 (ja) * 1990-07-02 1997-11-05 日本無線株式会社 表面弾性波装置
JPH04170811A (ja) * 1990-11-05 1992-06-18 Fujitsu Ltd 弾性表面波デバイス
US5786985A (en) * 1991-05-31 1998-07-28 Fujitsu Limited Semiconductor device and semiconductor device unit
JPH04354363A (ja) * 1991-05-31 1992-12-08 Fujitsu Ltd 半導体装置ユニット
US5133495A (en) * 1991-08-12 1992-07-28 International Business Machines Corporation Method of bonding flexible circuit to circuitized substrate to provide electrical connection therebetween
DE4129514A1 (de) * 1991-09-05 1993-03-11 Telefunken Electronic Gmbh Gedruckte schaltung mit oberflaechenmontierter steckerleiste
US5600103A (en) * 1993-04-16 1997-02-04 Kabushiki Kaisha Toshiba Circuit devices and fabrication method of the same
US5371326A (en) * 1993-08-31 1994-12-06 Clearwaters-Dreager; Cindy Non-toxic fabric conductors and method for making same
US5367435A (en) * 1993-11-16 1994-11-22 International Business Machines Corporation Electronic package structure and method of making same
JPH07245133A (ja) * 1994-03-06 1995-09-19 Yokogawa Hewlett Packard Ltd 電気接続構造
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
US5615824A (en) * 1994-06-07 1997-04-01 Tessera, Inc. Soldering with resilient contacts
US5802699A (en) * 1994-06-07 1998-09-08 Tessera, Inc. Methods of assembling microelectronic assembly with socket for engaging bump leads
US5632631A (en) * 1994-06-07 1997-05-27 Tessera, Inc. Microelectronic contacts with asperities and methods of making same
US5983492A (en) * 1996-11-27 1999-11-16 Tessera, Inc. Low profile socket for microelectronic components and method for making the same
US5593083A (en) * 1995-02-14 1997-01-14 International Business Machines Corporation Castellated nozzle and method of use therof
US5565119A (en) * 1995-04-28 1996-10-15 International Business Machines Corporation Method and apparatus for soldering with a multiple tip and associated optical fiber heating device
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
US5804984A (en) * 1996-08-02 1998-09-08 International Business Machines Corporation Electronic component test apparatus with rotational probe
US6051982A (en) * 1996-08-02 2000-04-18 International Business Machines Corporation Electronic component test apparatus with rotational probe and conductive spaced apart means
US5818697A (en) * 1997-03-21 1998-10-06 International Business Machines Corporation Flexible thin film ball grid array containing solder mask
US6281437B1 (en) 1999-11-10 2001-08-28 International Business Machines Corporation Method of forming an electrical connection between a conductive member having a dual thickness substrate and a conductor and electronic package including said connection
US6202293B1 (en) 2000-01-28 2001-03-20 Visteon Global Technologies, Inc. Work holder assembly
JP3590319B2 (ja) * 2000-03-10 2004-11-17 株式会社ジャパンユニックス ガス噴射式はんだ付け方法及び装置
DE10314172B4 (de) 2003-03-28 2006-11-30 Infineon Technologies Ag Verfahren zum Betreiben einer Anordnung aus einem elektrischen Bauelement auf einem Substrat und Verfahren zum Herstellen der Anordnung
US7109732B2 (en) * 2003-07-31 2006-09-19 Endicott Interconnect Technologies, Inc. Electronic component test apparatus
KR100971220B1 (ko) * 2009-08-17 2010-07-20 주식회사 에프티랩 Lc공진주파수 변이를 이용한 정전용량방식 터치스크린패널의 검사방법
EP3996802A4 (en) * 2019-07-12 2023-10-25 Neuralink Corp. SANDWICH ASSEMBLY DIAGRAM FOR THIN FILM ELECTRODE ARRAY AND INTEGRATED CIRCUITS

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3617682A (en) * 1969-06-23 1971-11-02 Gen Electric Semiconductor chip bonder
US3871015A (en) * 1969-08-14 1975-03-11 Ibm Flip chip module with non-uniform connector joints
US3754698A (en) * 1970-10-29 1973-08-28 North American Rockwell Hot gas fusion apparatus
US3722072A (en) * 1971-11-15 1973-03-27 Signetics Corp Alignment and bonding method for semiconductor components
US3868765A (en) * 1973-11-09 1975-03-04 Gen Motors Corp Laminated template for semiconductor device bonding
US3937386A (en) * 1973-11-09 1976-02-10 General Motors Corporation Flip chip cartridge loader
US3868764A (en) * 1973-11-09 1975-03-04 Gen Motors Corp Multiple magnetic alignment of semiconductor devices for bonding
US3887996A (en) * 1974-05-01 1975-06-10 Gen Motors Corp iconductor loading apparatus for bonding
US3912153A (en) * 1974-11-18 1975-10-14 Gen Motors Corp Method and apparatus for bonding semiconductor pill-type components to a circuit board
FR2382101A1 (fr) * 1977-02-28 1978-09-22 Labo Electronique Physique Dispositif a semi-conducteur, comportant des pattes metalliques isolees
JPS5440255A (en) * 1977-09-06 1979-03-29 Matsushita Electric Ind Co Ltd Method and apparatus for soldering
JPS5585037A (en) * 1978-12-22 1980-06-26 Hitachi Ltd Bonding method
US4295596A (en) * 1979-12-19 1981-10-20 Western Electric Company, Inc. Methods and apparatus for bonding an article to a metallized substrate
US4426571A (en) * 1980-06-19 1984-01-17 Sperry Corporation Portable electric hot air rework tool for soldering and desoldering printed circuit assemblies
US4373658A (en) * 1981-02-23 1983-02-15 Western Electric Co., Inc. High pressure condensation soldering, fusing or brazing
US4435740A (en) * 1981-10-30 1984-03-06 International Business Machines Corporation Electric circuit packaging member
US4552300A (en) * 1983-05-09 1985-11-12 Pace, Incorporated Method and apparatus for soldering and desoldering leadless semiconductor modules for printed wiring boards
US4545610A (en) * 1983-11-25 1985-10-08 International Business Machines Corporation Method for forming elongated solder connections between a semiconductor device and a supporting substrate
US4564135A (en) * 1983-12-29 1986-01-14 Rca Corporation Chip carrier soldering tool
US4605152A (en) * 1984-02-24 1986-08-12 Pace, Incorporated Device for attaching modular electronic components to or removing them from an insulative substrate
US4587596A (en) * 1984-04-09 1986-05-06 Amp Incorporated High density mother/daughter circuit board connector
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
FR2584236B1 (fr) * 1985-06-26 1988-04-29 Bull Sa Procede de montage d'un circuit integre sur un support, dispositif en resultant et son application a une carte a microcircuits electroniques
US4648547A (en) * 1985-06-26 1987-03-10 At&T Technologies, Inc. Method and apparatus for achieving reduced component failure during soldering
US4661192A (en) * 1985-08-22 1987-04-28 Motorola, Inc. Low cost integrated circuit bonding process
US4805827A (en) * 1985-10-23 1989-02-21 Pace Incorporated Method of soldering with heated fluid and device therefor
US4646958A (en) * 1985-10-31 1987-03-03 International Business Machines Corp. Fluxless soldering process using a silane atmosphere
US4890194A (en) * 1985-11-22 1989-12-26 Texas Instruments Incorporated A chip carrier and mounting structure connected to the chip carrier
US4681654A (en) * 1986-05-21 1987-07-21 International Business Machines Corporation Flexible film semiconductor chip carrier
US4720396A (en) * 1986-06-25 1988-01-19 Fairchild Semiconductor Corporation Solder finishing integrated circuit package leads
US4789096A (en) * 1987-05-04 1988-12-06 Unisys Corporation Method of soldering joints by moving them through a target area on which a stream of hot gas is focused
US4752025A (en) * 1987-05-22 1988-06-21 Austin American Technology Surface mount assembly repair terminal
FR2629665B1 (fr) * 1988-03-30 1991-01-11 Bendix Electronics Sa Boitier pour circuit electronique
US4914551A (en) * 1988-07-13 1990-04-03 International Business Machines Corporation Electronic package with heat spreader member
US4849856A (en) * 1988-07-13 1989-07-18 International Business Machines Corp. Electronic package with improved heat sink

Also Published As

Publication number Publication date
US5057969A (en) 1991-10-15
DE69113187D1 (de) 1995-10-26
EP0473929A1 (en) 1992-03-11
DE69113187T2 (de) 1996-05-02
JPH0810716B2 (ja) 1996-01-31
EP0473929B1 (en) 1995-09-20

Similar Documents

Publication Publication Date Title
JPH077038A (ja) 電子パッケージ
JPH06103703B2 (ja) 半田付け方法
TW201237976A (en) Bump-on-lead flip chip interconnection
JPS60119737A (ja) 背高半田接続体を形成する方法
JPH10256315A (ja) 半導体チップ付着パッドおよび形成方法
US5115964A (en) Method for bonding thin film electronic device
US20020076910A1 (en) High density electronic interconnection
US6548393B1 (en) Semiconductor chip assembly with hardened connection joint
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
WO1989007339A1 (en) Uses of uniaxially electrically conductive articles
KR100715410B1 (ko) 혼성 집적 회로
JPH05175275A (ja) 半導体チップの実装方法および実装構造
JPH0666355B2 (ja) 半導体装置の実装体およびその実装方法
JP3180041B2 (ja) 接続端子及びその形成方法
JP3078781B2 (ja) 半導体装置の製造方法及び半導体装置
JP2633745B2 (ja) 半導体装置の実装体
JP2870456B2 (ja) 電子部品の接合方法
JPH10144850A (ja) 接続ピンと基板実装方法
JP2000340594A (ja) 転写バンプシートとその製造方法
JPH1187906A (ja) 半導体装置およびその実装方法
JP3242858B2 (ja) コネクタ及びその製造方法
JPH1140716A (ja) 半導体装置およびその製造方法
JPH05136201A (ja) 半導体装置用電極と実装体
KR20070062645A (ko) 패키지 온 패키지 기판 및 그 제조방법
JP2002368038A (ja) フリップチップ実装方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees