JP2000340594A - 転写バンプシートとその製造方法 - Google Patents

転写バンプシートとその製造方法

Info

Publication number
JP2000340594A
JP2000340594A JP11150581A JP15058199A JP2000340594A JP 2000340594 A JP2000340594 A JP 2000340594A JP 11150581 A JP11150581 A JP 11150581A JP 15058199 A JP15058199 A JP 15058199A JP 2000340594 A JP2000340594 A JP 2000340594A
Authority
JP
Japan
Prior art keywords
solder layer
sheet
forming
solder
metal foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11150581A
Other languages
English (en)
Inventor
Hitoshi Aoki
仁 青木
Hidetaka Hara
英貴 原
Kensuke Nakamura
謙介 中村
Takeshi Hozumi
猛 八月朔日
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP11150581A priority Critical patent/JP2000340594A/ja
Publication of JP2000340594A publication Critical patent/JP2000340594A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体チップに、リペア性のあるバンプを転
写可能な転写バンプシートを、低コストで製造、提供す
る。 【解決手段】 ベースシート２上に、３層からなる導体
端子３が形成されている転写バンプシート１であって、
電解メッキまたは無電解メッキにより金属箔７の片面に
導体端子の１部となる第１のはんだ層４を形成する工
程、電解メッキまたは無電解メッキにより金属箔のもう
一方の面に導体端子の１部となる第２のはんだ層６を形
成する工程、金属箔の第２のはんだ層を形成した面にベ
ースシート２を形成する工程、および、形成した第１の
はんだ層をエッチングマスクとして金属箔をエッチング
することにより導体端子の金属層５を形成する工程、か
ら成る工程を遂行して製造する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップをフ
リップチップ接続するための、バンプを一括転写するこ
とにより搭載する転写バンプシートと、その製造方法に
関するものである。
【０００２】
【従来の技術】近年の電子機器の高機能化並びに軽薄短
小化の要求に伴い、電子部品の高密度集積化、さらには
高密度実装化が進んできており、これらの電子機器に使
用される半導体パッケージは、従来にも増して益々小型
化かつ多ピン化が進んできている。
【０００３】半導体パッケージはその小型化に伴って、
従来のようなリードフレームを使用した形態のパッケー
ジでは、小型化に限界がきているため、最近では回路基
板上にチップを実装したものとして、ＢＧＡ（Ｂａｌｌ
Ｇｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｃａ
ｌｅ Ｐａｃｋａｇｅ）と言った、エリア実装型の新し
いパッケージ方式が提案されている。これらの半導体パ
ッケージにおいて、半導体チップの電極と従来型半導体
パッケージのリードフレームの機能とを有する、半導体
搭載用基板と呼ばれるプラスチックやセラミックス等各
種絶縁材料と、導体配線で構成される基板の端子との電
気的接続方法として、ワイヤーボンディング方式やＴＡ
Ｂ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）
方式、さらにはＦＣ（Ｆｒｉｐ Ｃｈｉｐ）方式などが
知られているが、最近では、半導体パッケージの小型化
に有利な、ＦＣ接続方式を用いたＢＧＡやＣＳＰの構造
が盛んに提案されている。このＦＣ接続方式は一般に、
半導体チップの電極にあらかじめバンプを形成してお
き、このバンプと基板上の端子を位置合わせして、熱圧
着により接続する方式である。
【０００４】半導体チップに予めバンプを形成する方法
として、電解メッキによる方法とスタッドバンプによる
方法がある。電解メッキでバンプを形成する方法では、
バンプをはんだだけで所望の大きさに形成するため、製
造時間および製造コストがかかってしまう。また、電解
メッキではメッキ槽の電流分布を完全に均一にするのは
困難であるため、形成したバンプの大きさにばらつきが
生じてしまう。バンプの大きさのばらつきは、メッキ時
間が長いほど顕著になるため、バンプをはんだのみで形
成する方法では解決が困難である。一方、スタッドバン
プは、半導体チップの電極に金ワイヤをボンディング
し、切断することにより形成する。この方法では、半導
体チップの電極に１つ１つバンプを形成するため、製造
時間がかかるだけでなく、金ワイヤの価格が高いため製
造コストがかかってしまう。
【０００５】そこで、半導体チップに１つ１つバンプを
形成するのではなく、バンプを一括転写することにより
半導体チップにバンプを形成する、転写バンプ方式が知
られている。これは、シート状のベースにはんだバンプ
を形成した転写バンプシートと、半導体チップとを位置
合わせし、加熱および加圧することにより、転写バンプ
シート側のバンプが半導体チップ側に一括転写されると
いうものである。
【０００６】従来より知られている転写バンプシート
は、転写バンプシートのベースとなるベース金属に、は
んだバンプを形成するものである。製造工程は、ベース
金属にメッキマスクを形成し、電解メッキによりはんだ
バンプを形成した後、メッキマスクを除去するというも
のである。この方法では、バンプをはんだだけで所望の
大きさに形成するため、製造時間および製造コストがか
かってしまう。また、電解メッキでは、メッキ槽の電流
分布を完全に均一にするのは困難であるため、形成した
バンプの大きさにばらつきが生じてしまう。バンプの大
きさのばらつきはメッキ時間が長いほど顕著になるた
め、バンプをはんだのみで形成する方法では解決が困難
である。
【０００７】一方、バンプを形成した半導体チップをフ
リップチップ実装する場合には、リペア性が要求され
る。はんだバンプを有する半導体チップを基板に搭載し
た後に、はんだを溶融させて、基板から半導体チップを
取り外す場合には、はんだバンプが半導体チップ側に残
る場合と、基板側に残る場合がある。半導体チップ側ま
たは基板側の一方に集中して残ればリペア性は良いとい
えるが、そうなるとは限らない。
【０００８】
【発明が解決しようとする課題】本発明は、従来の転写
バンプシートの構造および製造方法の、このような問題
点やはんだバンプのリペア性の問題点に鑑み、鋭意研究
をした結果なされたもので、半導体チップにバンプを転
写可能な転写バンプシートを、低コストで製造提供する
ことができるだけでなく、リペア性のあるバンプを転写
可能な転写バンプシートを提供することを目的とする。
【０００９】
【課題を解決するための手段】即ち本発明は、半導体チ
ップをフリップチップ接続するためのバンプを、一括転
写することにより搭載する転写バンプシートであって、
該転写バンプシートのベースシート上に、該ベースシー
ト側から、第２のはんだ層、金属層、第１のはんだ層の
順に構成された導体端子が形成されており、且つ第１の
はんだ層の融点が第２のはんだ層の融点より高いことを
特徴とする転写バンプシート、および、電解メッキまた
は無電解メッキにより金属箔の片面に導体端子の１部と
なる第１のはんだ層を形成する工程、電解メッキまたは
無電解メッキにより金属箔のもう一方の面に導体端子の
１部となる第２のはんだ層を形成する工程、金属箔の第
２のはんだ層を形成した面にベースシートを形成する工
程、および、形成した第１のはんだ層をエッチングマス
クとして金属箔をエッチングすることにより導体端子の
金属層を形成する工程などの、各工程から成ることを特
徴とする、転写バンプシートの製造方法である。
【００１０】導体端子の金属層は、エッチング可能な金
属または合金であればどのようなものでも良いが、一般
的には、銅箔のような金属箔が用いられる。銅を用いる
ことにより、電気抵抗を大幅に低減することができ、さ
らには、バンプ接合部の耐湿信頼性を向上できることが
期待できる。銅以外の金属または合金でも、エッチング
可能でバンプとして適したものであれば、本発明の転写
バンプシートの製造方法を適用することができる。ま
た、はんだ層に用いられるはんだは、電解メッキまたは
無電解メッキ可能なものであればどのようなものでも良
く、例えば、Ｓｎ−Ｐｂはんだがあげられる。さらに、
近年急速に開発が進められている、Ｓｎ−Ｓｂ，Ｓｎ−
Ｃｕ，Ｓｎ−Ａｇ系などの、いわゆる鉛フリーはんだ
も、メッキ可能なものであれば使用できる。
【００１１】ベースシートは、両面にはんだ層を形成し
た金属箔との密着強度が、バンプ転写後のはんだと半導
体チップの電極との接合強度より小さく、転写バンプシ
ートの製造工程に耐えて、導体端子がベースシートから
剥がれ落ちない程度であれば良く、例えば樹脂が挙げら
れる。
【００１２】本発明に係る転写バンプシートの製造方法
は、工程の内容と順序により幾つかの方法が可能である
が、その第１の製造方法は、電解メッキまたは無電解メ
ッキにより金属箔の片面に導体端子の１部となる第１の
はんだ層を形成する工程、電解メッキまたは無電解メッ
キにより金属箔のもう一方の面に導体端子の１部となる
第２のはんだ層を形成する工程、金属箔の第２のはんだ
層を形成した面にベースシートを形成する工程、およ
び、形成した第１のはんだ層をエッチングマスクとして
金属箔をエッチングすることにより導体端子の金属層を
形成する工程から成ることを特徴とする。
【００１３】さらに、近年開発が進められている新しい
組成の鉛フリーはんだの中には、銅などの金属層と同様
に、エッチング可能なものもある。本発明に係る転写バ
ンプシートの第２の製造方法は、このエッチング可能な
はんだを使用するもので、電解メッキまたは無電解メッ
キにより金属箔の片面（全面）に導体端子の１部となる
第１のはんだ層を形成する工程、電解メッキまたは無電
解メッキにより金属箔のもう一方の面（全面）に導体端
子の１部となる第２のはんだ層を形成する工程、金属箔
の第２のはんだ層を形成した面にベースシートを形成す
る工程、および、金属箔および２つのはんだ層をエッチ
ングすることにより導体端子を形成する工程から成るこ
とを特徴とする。
【００１４】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態について説明するが、本発明はこれによって何ら
限定されるものではない。
【００１５】図１は、本発明の第１の実施形態である転
写バンプシートの製造方法を説明するための図で、図１
(ｇ)は、第１の製造方法により得られる転写バンプシー
トの構造を示す断面図である。転写バンプシート１は、
ベースシート２および導体端子３から構成され、導体端
子３は、第１のはんだ層４、金属層５、および第２のは
んだ層６から構成されている。第１のはんだ層４の融点
が、第２のはんだ層６の融点より高くなるように、はん
だを選定する。
【００１６】第１の製造方法では、まず、金属箔７の両
面にメッキマスク８，８’を形成する（ａ）。その際、
一方のメッキマスク８は露光・現像し、メッキする部分
を開口しておく。次に、電解メッキまたは無電解メッキ
により、金属箔７の片面（メッキマスク８を設けた方の
面）に、導体端子３の１部を構成する第１のはんだ層４
を形成する（ｂ）。続いて、もう一方の面のメッキマス
ク８’を露光・現像し、メッキする部分を開口する。そ
の際、第１のはんだ層４にはメッキマスク８''を形成し
ておく。次に、電解メッキまたは無電解メッキにより、
金属箔７のもう一方の面（メッキマスク８’を設けた方
の面）に、導体端子３の１部を構成する第２のはんだ層
６を形成する（ｄ）。その後、金属箔７の第２のはんだ
層６が形成された面に、ベースシート２を積層する。あ
るいは、金属箔７の第２のはんだ層６が形成された面
に、樹脂ワニスを均一に塗工した後、乾燥して樹脂製の
ベースシート２を形成しても良い（ｅ）。その後、メッ
キマスク８，８''を除去し、形成した第１のはんだ層４
をエッチングマスクとして、金属箔７をエッチングし、
導体端子３の１部を構成する金属層５を形成する
（ｆ）。最後に、ベースシート２に接しているメッキマ
スク８’を除去して（ｇ）、本発明の転写バンプシート
１が得られる。
【００１７】導体端子３とベースシート２との密着性が
低い場合には、工程（ｆ）で後に残ったメッキマスク
８’を除去する工程（ｇ）を省略することにより、ベー
スシート２とメッキマスク８’とで密着性を確保し、ベ
ースシート２から導体端子３が剥離するのを防ぐことが
できる。また、第２のはんだ層６とベースシート２の、
双方または一方に表面処理を施し、密着性を向上させて
もよい。さらには、工程（ｄ）に続けて、第２のはんだ
層６の表面に、ベースシート２との密着性の高い接着金
属層を形成し、その接着金属層にベースシート２を形成
すれば、密着性を向上することができる。この接着金属
層としては、例えばニッケルが挙げられ、電解メッキま
たは無電解メッキにより形成することができる。この場
合には、導体端子３の構成は、ベースシート２側から順
に接着金属層、第２のはんだ層６、金属層５、第１のは
んだ層４の４層構造になる。
【００１８】図２は、第１の製造方法で得られた転写バ
ンプシート１を用いて、半導体チップ１０へバンプ１２
を一括転写する、転写方法を説明するための図である。
まず、転写バンプシート１を、ボンディング装置の基板
受け台２２の所定の位置に置き、吸着孔２１を有する加
熱加圧ツール２０に、半導体チップ１０を吸着させる。
転写バンプシート１および半導体チップ１０に、予め形
成されている位置決めマークを、画像認識装置により読
み取り、転写バンプシート１の導体端子３と、半導体チ
ップ１０の電極１１とを対向させ、正確に位置合わせす
る（ａ）。次に、加熱加圧ツール２０を降下させ、半導
体チップ１０を転写バンプシート１に、所定の温度およ
び圧力で平行に押し付ける（ｂ）。第１のはんだ層４が
溶融温度に到達した時点で、第１のはんだ層４と半導体
チップ１０の電極１１が合金接合する。所定の時間だけ
加熱加圧した後、加熱加圧ツール２０を上昇させ、半導
体チップ１０および転写バンプシート１を加熱加圧ツー
ル２０から取り外す。第１のはんだ層４が凝固した後
に、ベースシート２を除去することにより、バンプ１２
を一括転写した半導体チップ１０が得られる（ｃ）。
【００１９】導体端子３の大部分を占める金属層５は、
厚みの均一な金属箔７をエッチングする方法で形成され
るため、各導体端子３の金属層５の厚みは非常に均一で
ある。また、２つのはんだ層を無電解メッキにより形成
する場合には、２つのはんだ層の厚みは非常に均一にな
る。従って、導体端子３の厚みは非常に均一であり、導
体端子３の厚みばらつきによるバンプの転写ミスは発生
しない。これに対して、２つのはんだ層を電解メッキに
より形成する場合には、２つのはんだ層の厚みばらつき
が多少発生はするが、電解メッキだけでバンプを形成す
る従来の技術と比較すれば、無視できるくらいに小さ
い。
【００２０】転写したバンプ１２と半導体チップ１０の
電極１１とは、第１のはんだ層４のはんだが溶融して、
合金接合されている。すなわち、第２のはんだ層６のは
んだに比べて融点の高いはんだによる合金接合である。
従って、バンプ１２を転写した半導体チップ１０を基板
に実装する場合には、第２のはんだ層６の融点より高い
温度であり、かつ第１のはんだ層４の融点以下の温度を
利用する。また、リペアが必要になり、半導体チップ１
０を基板から取り除く場合にも、同様の温度を利用す
る。そうすることで、半導体チップ１０の電極１１と接
合している第１のはんだ層４が溶融することはなく、半
導体チップ１０を基板から取り除いたときに、バンプ１
２が基板上に残るようなことはない。すなわち、リペア
性が良いということになる。
【００２１】図３は、本発明の第２の実施形態である転
写バンプシートの製造方法を説明するための図で、図３
(ｆ)は、第２の製造方法により得られる転写バンプシー
トの構造を示す断面図である。転写バンプシート３１
は、ベースシート３２および導体端子３３から構成さ
れ、導体端子３３は、第１のはんだ層３４、金属層３５
および第２のはんだ層３６の３層で構成されているが、
基本的な構成は、図１に示した第１の製造方法により得
られる転写バンプシート１と同じである。
【００２２】第２の製造方法では、エッチング可能なは
んだを使用するが、まず、金属箔３７の一方の面にメッ
キマスク３８を形成し、電解メッキまたは無電解メッキ
により、金属箔３７の反対側の面（全面）に、導体端子
３３の１部となる第１のはんだ層３４を形成する
（ａ）。次に、工程（ａ）で用いたメッキマスク３８を
除去すると共に、第１のはんだ層３４の表面にメッキマ
スク３８’を形成し、金属箔３７のもう一方の面に、導
体端子３３の１部となる第２のはんだ層３６を形成し
（ｂ）、さらに、金属箔３７の第２のはんだ層３６を形
成した面に、ベースシート３２を形成する（ｃ）。ベー
スシート３２の形成方法は、ベースシートを積層する方
法でも、樹脂ワニスを均一に塗工した後、乾燥する方法
でもかまわない。続いて、第１のはんだ層３４の表面に
エッチングマスク３９を形成し（ｄ）、その後、エッチ
ングマスク３９を介して、金属箔３７および２つのはん
だ層３４，３６をエッチングすることにより、第１のは
んだ層３４、金属層３５、および第２のはんだ層３６か
らなる、導体端子３３を形成する（ｅ）。この時、金属
層３５および２つのはんだ層３４，３６を、同時にエッ
チングできるエッチング液を用いることは勿論である。
最後に、エッチングマスク３９を除去して（ｆ）、本発
明の転写バンプシート３１が得られる。
【００２３】導体端子３３とベースシート３２との密着
性が低い場合に、第２のはんだ層３６とベースシート３
２の双方または一方に表面処理を施し、あるいは、第２
のはんだ層３６の表面に接着金属層を形成することは、
第１の製造方法と同様である。また、得られた転写バン
プシート３１の使用方法は、第１の製造方法により得ら
れる転写バンプシート１の場合と同じである。
【００２４】以上のように、本発明による転写バンプシ
ートは、金属層をエッチングで形成するため、電解メッ
キまたは無電解メッキだけでバンプを形成する場合より
も、製造時間および製造コストを大幅に低減することが
できる。また、バンプの大きさや信頼性の観点から判断
して、金属箔の厚みを可能な限り大きくすることによ
り、エッチング工程の割合を増加させることができれ
ば、製造時間および製造コストのさらなる低減が可能で
ある。
【００２５】金属層は厚みの均一な金属箔からエッチン
グ工程により得られるため、厚みばらつきのない均一な
金属層が得られ、無電解メッキで形成されたはんだ層
は、厚みばらつきがなく均一である。また、電解メッキ
で形成されたはんだ層には、厚みばらつきが多少発生は
するが、電解メッキだけでバンプを形成する従来の技術
と比較して、厚みばらつきは無視できるくらいに小さ
い。
【００２６】
【実施例】以下、実施例により本発明を更に詳細に説明
するが、本発明はこれによって何ら限定されるものでは
ない。
【００２７】実施例 厚み７０μｍの圧延銅箔（金属箔７）に、ドライフィル
ムレジスト（メッキマスク８，８’）を積層し、その一
方（メッキマスク８）を露光、現像した後、Ｓｎ5−Ｐ
ｂ95はんだを電解メッキすることにより、厚み１０μｍ
のはんだ（第１のはんだ層４）を形成した。続いて、ド
ライフィルムレジスト（メッキマスク８''）を積層し、
もう一方側（メッキマスク８’）を露光、現像した後、
Ｓｎ−Ｐｂ共晶はんだを無電解メッキすることにより、
厚み１０μｍのはんだ（第２のはんだ層６）を形成し
た。はんだを形成した銅箔に、シリコーン変性ポリイミ
ド（ベースシート２）を積層した後、ベースシート２に
接していない側のドライフィルムレジスト（メッキマス
ク８，８''）を剥離し、銅箔エッチングの工程を経て、
ピッチ２５０μｍ、直径１００μｍの銅円柱（金属層
５）を４０９６個形成し、本発明の実施形態による転写
バンプシート１を作製した。ベースシートに接している
ドライフィルム（メッキマスク８’）は剥離しなかっ
た。
【００２８】作製した転写バンプシートを用いて、半導
体チップ１０に対するバンプの転写を行なった。転写条
件は、加熱加圧ツール２０の温度：３５０℃、基板受け
台２２の温度：２００℃、荷重：６ｋｇｆ／４０９６バ
ンプ、加熱および加圧時間：１０秒、とした。１０サン
プルを作製し、上記の条件により転写実験を実施したと
ころ、全サンプルにおいて４０９６個のバンプが、完全
に半導体チップ側に転写されていることが確認された。
半導体チップに搭載されたバンプは、ピッチ２５０μ
ｍ、直径１２０μｍ、高さ８０μｍであった。
【００２９】続いて、バンプを転写した半導体チップ１
０のリペア性を確認した。半導体チップ１０の基板へ搭
載する温度を２４０℃に設定し、作製した１０サンプル
を基板に搭載した。基板に搭載した半導体チップ１０を
再度２４０℃に加熱し、半導体チップ１０を基板から取
り除いたところ、すべてのバンプが半導体チップ１０側
に残っていることが、１０サンプル全てにおいて確認さ
れた。
【００３０】
【発明の効果】本発明によれば、半導体チップにバンプ
を一括搭載可能な転写バンプシートを、低コストで製造
提供することができ、かつ生産性を大幅に向上すること
ができる。また、本発明の転写バンプシートを利用する
ことにより、半導体チップにリペア性のあるバンプを容
易に搭載することができるだけでなく、金属層に銅を使
用した場合には、電気抵抗も大幅に低減できる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態による転写バンプシ
ートの製造方法を示す断面図である。
【図２】 本発明の第１の実施形態による転写バンプシ
ートを用いて、半導体チップへバンプを一括転写する転
写方法を示す断面図である。
【図３】 本発明の第２の実施形態による転写バンプシ
ートの製造方法を示す断面図である。
【符号の説明】
１，３１ 転写バンプシート ２，３２ ベースシート ３，３３ 導体端子 ４，３４ 第１のはんだ層 ５，３５ 金属層 ６，３６ 第２のはんだ層 ７，３７ 金属箔 ８，８’，８'' メッキマスク ３８，３８’ メッキマスク ３９ エッチングマスク １０ 半導体チップ １１ 電極 １２ バンプ ２０ 加熱加圧ツール ２１ 吸着孔 ２２ 基板受け台
フロントページの続き (72)発明者 八月朔日 猛 東京都品川区東品川２丁目５番８号 住友 ベークライト株式会社内 Ｆターム(参考） 5F044 KK19 QQ00 QQ04

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップをフリップチップ接続する
    ためのバンプを、一括転写することにより搭載する転写
    バンプシートであって、該転写バンプシートのベースシ
    ート上に、該ベースシート側から、第２のはんだ層、金
    属層、第１のはんだ層の順に構成された導体端子が形成
    されており、且つ第１のはんだ層の融点が第２のはんだ
    層の融点より高いことを特徴とする転写バンプシート。
  2. 【請求項２】 金属層が銅であることを特徴とする、請
    求項１記載の転写バンプシート。
  3. 【請求項３】 金属層が、銅箔のエッチングにより形成
    されたものであることを特徴とする、請求項１記載の転
    写バンプシート。
  4. 【請求項４】 ベースシートが樹脂であることを特徴と
    する、請求項１ないし請求項３のいずれかに記載の転写
    バンプシート。
  5. 【請求項５】 電解メッキまたは無電解メッキにより金
    属箔の片面に導体端子の１部となる第１のはんだ層を形
    成する工程、電解メッキまたは無電解メッキにより金属
    箔のもう一方の面に導体端子の１部となる第２のはんだ
    層を形成する工程、金属箔の第２のはんだ層を形成した
    面にベースシートを形成する工程、および、形成した第
    １のはんだ層をエッチングマスクとして金属箔をエッチ
    ングすることにより導体端子の金属層を形成する工程か
    ら成ることを特徴とする、転写バンプシートの製造方
    法。
  6. 【請求項６】 電解メッキまたは無電解メッキにより金
    属箔の片面（全面）に導体端子の１部となる第１のはん
    だ層を形成する工程、電解メッキまたは無電解メッキに
    より金属箔のもう一方の面（全面）に導体端子の１部と
    なる第２のはんだ層を形成する工程、金属箔の第２のは
    んだ層を形成した面にベースシートを形成する工程、お
    よび、金属箔および２つのはんだ層をエッチングするこ
    とにより導体端子を形成する工程から成ることを特徴と
    する、転写バンプシートの製造方法。
  7. 【請求項７】 金属層が銅であることを特徴とする、請
    求項５または請求項６に記載の転写バンプシートの製造
    方法。
  8. 【請求項８】 ベースシートが樹脂であることを特徴と
    する、請求項５ないし請求項７のいずれかに記載の転写
    バンプシートの製造方法。
JP11150581A 1999-05-28 1999-05-28 転写バンプシートとその製造方法 Pending JP2000340594A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11150581A JP2000340594A (ja) 1999-05-28 1999-05-28 転写バンプシートとその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11150581A JP2000340594A (ja) 1999-05-28 1999-05-28 転写バンプシートとその製造方法

Publications (1)

Publication Number Publication Date
JP2000340594A true JP2000340594A (ja) 2000-12-08

Family

ID=15500023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11150581A Pending JP2000340594A (ja) 1999-05-28 1999-05-28 転写バンプシートとその製造方法

Country Status (1)

Country Link
JP (1) JP2000340594A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010104116A1 (ja) 2009-03-10 2010-09-16 関東化学株式会社 金微細構造体形成用無電解金めっき液およびこれを用いた金微細構造体形成方法ならびにこれを用いた金微細構造体
JP2014090129A (ja) * 2012-10-31 2014-05-15 Toppan Printing Co Ltd 実装用基板へのはんだ接合材料の実装方法およびはんだ接合材料を実装した実装用基板
JP2015141906A (ja) * 2014-01-27 2015-08-03 富士通株式会社 電子部品の製造方法及び電子装置の製造方法
CN111883502A (zh) * 2020-08-03 2020-11-03 中国电子科技集团公司第三十八研究所 焊料微凸点阵列制备方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010104116A1 (ja) 2009-03-10 2010-09-16 関東化学株式会社 金微細構造体形成用無電解金めっき液およびこれを用いた金微細構造体形成方法ならびにこれを用いた金微細構造体
KR20120005451A (ko) 2009-03-10 2012-01-16 간토 가가꾸 가부시키가이샤 금 미세 구조체 형성용 무전해 금도금액 및 이를 이용한 금 미세 구조체 형성 방법 및 이를 이용한 금 미세 구조체
US9345145B2 (en) 2009-03-10 2016-05-17 Kanto Kagaku Kabushiki Kaisha Electroless gold plating solution for forming fine gold structure, method of forming fine gold structure using same, and fine gold structure formed using same
JP2014090129A (ja) * 2012-10-31 2014-05-15 Toppan Printing Co Ltd 実装用基板へのはんだ接合材料の実装方法およびはんだ接合材料を実装した実装用基板
JP2015141906A (ja) * 2014-01-27 2015-08-03 富士通株式会社 電子部品の製造方法及び電子装置の製造方法
CN111883502A (zh) * 2020-08-03 2020-11-03 中国电子科技集团公司第三十八研究所 焊料微凸点阵列制备方法
CN111883502B (zh) * 2020-08-03 2022-07-01 中国电子科技集团公司第三十八研究所 焊料微凸点阵列制备方法

Similar Documents

Publication Publication Date Title
JP3320979B2 (ja) デバイスをデバイス・キャリヤ上に直接実装する方法
JP3262497B2 (ja) チップ実装回路カード構造
EP1005086B1 (en) Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate
KR100466680B1 (ko) 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착
CN100390951C (zh) 电子部件安装基板的制造方法
JPH08332590A (ja) 低融点金属キャップを有するリフローはんだボールによる相互接続構造
JPH077038A (ja) 電子パッケージ
US9021690B2 (en) Method of manufacturing printed circuit board having buried solder bump
US6402970B1 (en) Method of making a support circuit for a semiconductor chip assembly
KR100658022B1 (ko) 회로 장치의 제조 방법
JPH07201864A (ja) 突起電極形成方法
US6548393B1 (en) Semiconductor chip assembly with hardened connection joint
JP2004193297A (ja) ウェハレベルパッケージおよびその製造方法
US7045393B2 (en) Method for manufacturing circuit devices
US6436734B1 (en) Method of making a support circuit for a semiconductor chip assembly
JP2000340594A (ja) 転写バンプシートとその製造方法
JP2003229513A (ja) 素子内蔵基板および素子内蔵基板の製造方法
JP4520665B2 (ja) プリント配線板及びその製造方法並びに部品実装構造
KR100925666B1 (ko) 플립 칩 실장을 위한 솔더 형성 방법
KR100951574B1 (ko) 코어리스 패키지 기판의 솔더 형성 방법
JP2001007134A (ja) 転写バンプシートとその製造方法
JP4033090B2 (ja) 半導体装置用テープキャリアの製造方法
JP2001007133A (ja) はんだボール搭載済み半導体装置およびはんだボールの搭載方法
JP2000294675A (ja) チップキャリア及び半導体装置並びにチップキャリアの製造方法
JP2000340703A (ja) はんだボール転写シートとその製造方法