JP2014090129A - 実装用基板へのはんだ接合材料の実装方法およびはんだ接合材料を実装した実装用基板 - Google Patents

実装用基板へのはんだ接合材料の実装方法およびはんだ接合材料を実装した実装用基板 Download PDF

Info

Publication number
JP2014090129A
JP2014090129A JP2012240432A JP2012240432A JP2014090129A JP 2014090129 A JP2014090129 A JP 2014090129A JP 2012240432 A JP2012240432 A JP 2012240432A JP 2012240432 A JP2012240432 A JP 2012240432A JP 2014090129 A JP2014090129 A JP 2014090129A
Authority
JP
Japan
Prior art keywords
substrate
solder
layer
mounting
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012240432A
Other languages
English (en)
Other versions
JP6044271B2 (ja
Inventor
Tetsuyuki Tsuchida
徹勇起 土田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2012240432A priority Critical patent/JP6044271B2/ja
Publication of JP2014090129A publication Critical patent/JP2014090129A/ja
Application granted granted Critical
Publication of JP6044271B2 publication Critical patent/JP6044271B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】低温での実装が可能で延性を兼ね備えた鉛フリーはんだ接合材料の実装方法とそれを用いて製造したプリント配線板を提供すること。
【解決手段】
基板上に銅めっき層を形成後、開口部を持つ絶縁層を形成し、開口部にSn−Bi系はんだめっき層を形成し、その上にSn−Ag−Cu系はんだを備えた基板1の製造工程と、前記基材とは別の基材上に電極層を形成後、逆テーパ形状の開口部を持つ絶縁層を形成し、その開口部にSn−Bi系はんだバンプを形成した基板2を製造する工程と、基板1の絶縁層の開口部と基板2の絶縁層の開口部を合致し、Sn−Ag−Cu系はんだの融点より低い温度で加熱接合する工程と、基板2に設けたSn−Bi系はんだバンプ上に基板1からはんだ層を転移させる工程と、基板2に転移したはんだ層を実装用基板に転写させる工程とを備えているはんだ接合材料の実装方法。
【選択図】図2

Description

本発明は、はんだ接合材料とはんだ接合材料の実装方法に関する。
Cuからなる電極を備えた半導体チップ搭載基板やプリント配線板は、高周波化、高密度配線化、高機能化に対応するために、ビルドアップ方式の多層配線基板が使用されるようになった。電子機器メーカー各社は、製品の小型・薄型・軽量化を実現するために競って高密度実装に取り組み、パッケージの多ピン狭ピッチ化の急速な技術進歩がなされ、プリント配線板への実装は従来のQFP(Quad Flat Package)からエリア表面実装のBGA(Ball Grid Array)/CSP(ChiP Size Package)実装へと発展した。
中でも半導体チップを、インターポーザーを介してプリント配線板に実装し、かつ各層間がはんだボールによって接続されるFC‐BGA(Flip Chip - Ball Grid Array)技術は、Au線を用いたワイヤーボンディングによる実装と比較して、低コスト化が可能であるため注目されている。ここで、前記インターポーザーとプリント配線板上に具備されたCuからなる電極には、インターポーザーとプリント配線板間をはんだボールで接続するための表面処理が施される。
ここで、はんだボールはRoHS(Restriction of Hazardous
Substances)規制により従来のSn−Pb系はんだから、鉛を含有しないはんだへの移行が進み、その代表としてSn−Ag−Cu系のはんだが主に普及している。
しかし、Sn−Ag−Cu系はんだの融点は、約220℃であり、Sn−Pb系はんだよりも約40℃高く、その結果、Sn−Pb系はんだと比較して、リフロー時に基板にかかる熱負荷が強くなり、この熱負荷による半導体チップなどへの影響が懸念されている。そのため、近年は、融点が低く、鉛フリーであることを条件としたはんだへの要求が高まっている。
低融点かつ鉛フリーであることを満たす主なはんだ材料として、Sn−58質量%Biはんだが挙げられる。Sn−58質量%Biはんだは融点が138℃であり、融点がSn−Ag−Cu系はんだよりも約82℃低く、実装温度を低くすることが可能である。しかしながら、硬くて脆いという短所があり、普及には至っておらず、低融点かつ鉛フリーであり、更に延性に優れたはんだ材料の開発が必要となっていた。
この様な中Sn−58質量%はんだの延性を改善するために、該はんだ中にAgを添加したSn−57質量%Bi−1質量%Agはんだが開発されているが、その効果は小さく、はんだ実装信頼性を向上させることはできなかった。
一方、信頼性向上のため、Sn−Ag−Bi−Cu系はんだを接合材料として使用することが提案されている(特許文献1)。しかしながら、Sn−Ag−Bi−Cuはんだは軟らかく従来のSn−Bi代替品となる可能性はあるが、はんだ材料として、直接使用した場合においては、実装温度が220〜230℃と高く、低耐熱性部品に使用することはできなかった。
特許第3446517号公報
本発明の課題は、低温での実装が可能で延性を兼ね備えた鉛フリーはんだ接合材料の実装方法とそれを用いて製造したプリント配線板を提供することである。
上記の課題を解決する手段として、請求項1に記載の発明は、半導体部品を実装する実装用基板へのはんだ接合材料の実装方法であって、
基材上に銅めっき層を形成後、開口部を持つ絶縁層をその表面に形成し、前記開口部にSn−Bi系はんだめっき層を形成し、更にその上にSn−Ag−Cu系はんだを備えた基板1を製造する工程と、
前記基材とは別の基材上に電極層を形成後、逆テーパ形状の開口部を持つ絶縁層を形成し、その開口部にSn−Bi系はんだバンプを形成することにより作製した基板2を製造する工程と、
前記基板1の絶縁層の開口部と前記基板2の絶縁層の逆テーパ形状の開口部を合致させ、前記Sn−Ag−Cu系はんだの融点より低い温度で前記基板1に設けたSn−Ag−Cu系はんだと前記基板2に設けたSn−Bi系はんだバンプとを加熱接合する工程と、
前記基板1と前記基板2を剥離することにより、前記基板2に設けたSn−Bi系はんだバンプ上に前記基板1からはんだ層を転移させる工程と、
前記基板2に転移した前記はんだ層を実装用基板に転写させる工程と、を備えていることを特徴とする実装用基板へのはんだ接合材料の実装方法である。
また、請求項2に記載の発明は、請求項1に記載のはんだ接合材料の実装方法により、はんだ接合材料を実装した実装用基板である。
本発明にかかる実装方法を用いることにより、低融点であり、且つ従来の低融点はんだよりも延性に優れていることによる高いはんだ実装信頼性を有するはんだ接合材料で電子部品を実装した配線基板が得られる。
本発明にかかる基板1の概略断面図である。 本発明にかかる基板2の概略断面図である。 本発明にかかるはんだ接合材料の多層構造を示した概略断面図である。
以下、本発明のはんだ接合材料の実装方法について詳細に述べる。
本発明にかかる基板1は、図1に示すように、基材11と、銅めっき層12と、開口部を持つ開口部を持つ絶縁層13と、Sn−Bi系はんだめっき層14と、Sn−Ag−Cu系はんだ層15と、を有している。また基板2は、図2に示すように屈曲性を有する基材21とその表面に形成された電極層22と更にその表面に逆テーパ状に開口された絶縁層23とSn−Bi系はんだバンプ24を有している。
基材11は、シリコンやガラスあるいはステンレスなどを用いることが好ましい。シリコンやガラス、ステンレスは銅めっき層12との密着性が弱く、そのため、基材11と銅めっき層12の剥離を容易にすることができる。
シリコンは多結晶、単結晶のいずれを用いてもよく、また、ガラスはケイ酸塩を含んでなるガラス、ケイ酸塩を含まないガラスのいずれを用いても構わない。
ステンレスはCrか、NiとCrか、もしくはNiとCr及びMn、N、Mo、Al、Nb、Cuから少なくとも一種類以上の金属を配合したものを用いることができ、例えば、SUS201、SUS202、SUS301、SUS302、SUS303、SUS304などを使用することができる。
基材11上への銅めっき層12の形成方法は、無電解めっき法を用いてもよい。シリコンやガラス上にめっきをする場合は、パラジウム触媒を担持したシランカップリング剤を介してめっき処理をすることができ、ステンレス上にめっきをする場合は、めっきする面の裏側に銅板を接触させて、銅板とステンレスを等電位にすることで無電解銅めっきすることができる。ステンレス上にめっきをする場合に限り電解めっき法を用いて銅めっきをすることも可能である。また、真空蒸着、スパッタリング、あるいはイオンプレーティングにより、基板上に銅皮膜を形成しても良い。
前記無電解銅めっき液には、高純度の銅めっき皮膜が得られる無電解銅めっき液、ニッケルを含んでなる無電解銅めっき液のいずれを用いてもよい。ニッケルを含んでなる無電解銅めっき液を用いた場合、ppbオーダーでニッケルが無電解銅めっき皮膜中に混入する。これにより、基板1と基板2を接合した際に、無電解銅めっき皮膜中のニッケルがはんだ中に取り込まれるが、極めて微量であるためはんだ実装信頼性には影響しない。
前記電解銅めっき液には、硫酸銅、硫酸、塩素イオンからなるものを使用してもよく、また前記電解銅めっき浴中にポリエチレングリコール、ビス(3−スルホプロピル)ジスルフィド2ナトリウム、ヤーヌスグリーン−B等の有機添加剤が含まれているものを使用しても良い。
前記シランカップリング剤には官能基がビニル系、エポキシ系、スチリル系、メタクリル系、アクリル系、アミノ系、ウレイド系、メルカプト系、スルフィド系、イソシアネ―ト系からなる、少なくとも一種類以上のシランカップリング剤を用いることができる。
前記パラジウム触媒には、硫酸パラジウム水溶液系、塩酸パラジウム水溶液系のどちらか一方を使用するのが好ましく、パラジウム濃度は0.01〜10g/Lが好ましく、より好ましくは、0.05〜0.2g/Lであり、直接シランカップリング剤にパラジウムを付与する量は0.001〜0.05mg/dmとなるように処理時間を管理するのが好ましい。パラジウム濃度が10g/Lより高くなると、基板1と基板2を接合した際に、はんだ中にパラジウムが多量に取り込まれ、該パラジウムが核となってはんだ成分が偏析するため好ましくない。また、0.01g/Lより薄くなると、触媒活性が弱くなり、無電解銅めっき層にムラが生じるため、好ましくない。
基板1において、基材11がシリコンやガラスのときに、該シリコン、ガラス上に銅めっき層12を形成する場合は、あらかじめシリコンやガラス表面を機械研磨などにより粗化して、銅めっきとの密着性を確保するのが好ましい。粗化されていない状態では、シランカップリング剤とシリコン、もしくはガラスとの密着性を確保できず、銅めっき層12を形成できなくなるか、もしくは形成された銅めっき層12に厚みムラが生じるため好ましくない。
基板1において、基材11がステンレスであって、該ステンレス上に電解銅めっきをする場合は、あらかじめステンレス上の酸化皮膜を除去する必要がある。酸化皮膜は、濃塩酸
あるいは王水中に浸漬することで除去が可能になる。これにより、ステンレス上に電解銅めっきが可能になる。
基板1において、基材11上に、シランカップリング剤を用いて、パラジウム触媒を付与した後、銅めっき層12を施し、更にSn−Bi系はんだめっき層14を施し、開口部を持つ絶縁層13を形成後、該開口部中にSn−Ag−Cu系はんだ層15を形成後、138℃以上217℃未満の任意の温度にて加熱する。これにより、前記パラジウムや銅は、はんだ中に取り込まれるが、パラジウムがはんだ中に混入する濃度はppbオーダーであり、ごく微量のため、はんだ実装信頼性には影響しない。また、Sn−Ag−Cu系はんだ層15中の銅濃度は、基板1上に施した銅めっき層12の厚さに応じて、変化する。そのため、Sn−Ag−Cu系はんだ層15中に含まれる銅が目的とする濃度となるように前記銅めっき層12の厚みをコントロールする必要がある。
Sn−Ag−Cu系はんだ層15は、電解めっき、あるいは、はんだペースト印刷によって形成することができる。
Sn−Ag−Cu系はんだ層15としては、例えば、Sn−3.5Ag−0.75Cu、Sn−0.3Ag−0.7Cu、Sn−1Ag−0.5Cu、Sn−1Ag−0.7Cu、Sn−2Ag−0.5Cu、Sn−3Ag−0.5Cu、Sn−3Ag−0.5Cu−P、Sn−4Ag−0.5Cu、Sn−3.9Ag−0.6Cu、Sn−1.2Ag−4Cu、Sn−0.5Ag−6Cu、Sn−2Ag−6Cuなどが挙げられ、Sn−3Ag−0Cu、Sn−3.5Ag−0Cuを使用することもできる。
基板1において、基材11がステンレスの場合、ステンレスの厚みを薄くすることで屈曲性を持たせてもよい。これにより、リールトゥリール方式による試料作製ができ、連続処理が可能になる。
開口部を持つ絶縁層13を形成する樹脂としては、感光性めっき・エッチングレジストを用いるのが好ましく、より好ましくは感光性ソルダーレジストを用いることである。感光性ソルダーレジストを使用することで、基板1のSn−Ag−Cu系はんだ層15と基板2のSn−Bi系はんだバンプ24を接合する際に、はんだのブリッジによるショートを効果的に抑制することが出来る。
開口部を持つ絶縁層13を目的の径に開口する方法としては、スクリーン印刷法、フォトリソグラフィー法などの公知の方法が挙げられ、いずれの方法を用いてもよい。また、開口部を持つ絶縁層13の形成は、基板1の基材11上に銅めっき層12を形成する前に実施してもよく、また銅めっき層12を形成後に実施しても構わない。
基板1において、基材11上に銅めっき皮膜12の形成後に行うSn−Bi系はんだめっき層14の形成は、0.0001〜0.1μmであることが好ましく、より好ましくは、0.001〜0.01μmである。0.0001μmよりも薄い場合、Sn−Bi系はんだめっき層14とSn−Ag−Cu系はんだ層15との間に形成されるSn−Ag−Cu−Bi、Sn−Cu−Biの各反応層が十分に形成されず、はんだ実装信頼性が低下する。また、0.1μmよりも厚い場合、Sn−Bi系はんだめっき層14が残存し、接合界面の強度が硬く脆くなって、はんだ実装信頼性が低下する。
該Sn−Bi系はんだめっき層14には、Sn−58質量%Bi、Sn−57質量%Bi−1質量%Agはんだを使用することができる。
本発明にかかる基板2は、図2に示すように、基材21と、電極層22と、逆テーパ形状に開口された絶縁層23と、Sn−Bi系はんだバンプ層24と、を有している。
基板2において、基材21は、屈曲性を備えていることが望ましく、ポリイミドフィルム、ポリエステルフィルム、プリプレグ等を用いるのが好ましい。基材21上に設ける電極層22は、Cu、もしくは、Cuと、Ni、Au、Pd、Zn、Sn、Fe、Cr、Mg、Siなどと合金が挙げられる。なお、屈曲性を有する基板2上に、電極層22を設ける方法としては、屈曲性を有する基材21上に接着剤を用いて目的とする金属からなる箔を貼り合せた後、フォトリソグラフィーによってパターン形成する方法が挙げられる。また、電極層22上にSn−Bi系はんだバンプ層24を形成する前に、前記銅もしくは銅合金上に、Ni/AuめっきやNi/Pd/Auめっき、Auめっき、Snめっき、Sn合金めっき、Niめっき、Pdめっき、あるいはOSPなどの有機皮膜を形成しても良い。
目的とするはんだ接合材料の大きさ・体積は、基板1上のSn−Bi系はんだめっき層14の厚み、Sn−Ag−Cu系はんだ層15のめっきの厚み、基板2上のSn−Bi系はんだバンプ24の高さによって決めるか、もしくは基板1及び基板2の開口部を持つ絶縁層13、23の開口径と厚みによって決めるか、もしくはその両方によって決めることができる。
該Sn−Bi系はんだバンプ層24には、Sn−58質量%Bi、Sn−57質量%Bi−1質量%Agはんだを使用することができる。また、該はんだバンプは、めっきあるいははんだペースト印刷により形成することができる。Sn−Bi系はんだバンプの厚みは、逆テーパ形状を有する絶縁層23よりも0.001〜3μmまでの範囲で高くするのが好ましく、0.01〜0.05μmまでの範囲で高くするのが、より好ましい。3μmよりも厚くすると、はんだ接合材料中にSn−Biはんだ層が単独で形成され、はんだ実装信頼性が低下する。0.001μmより薄いと、はんだ中に、目的とするSn−Ag−Cu−Bi層、Sn−Cu−Bi層が得られなくなり、はんだ実装信頼性が低下するため好ましくない。
前記銅めっき層12、Sn−Bi系はんだめっき層14、Sn−Ag−Cu系はんだ層15を順次積層した基板1と、電極層22、Sn−Bi系はんだバンプ層24を順次積層した基板2とを加熱接合する際は、Sn−Bi系はんだの融点以上、かつSn−Ag−Cu系はんだの融点より低い温度で行なう必要がある。Sn−Bi系はんだの融点より低い場合は、はんだが溶融しないため、基板1と基板2を接合することができず、またSn−Ag−Cu系はんだの融点以上で行なった場合は、Sn−Ag−Cu系はんだがSn−Bi系はんだに溶融するため、はんだ中の組織においてCuSn、CuSn、AgSn層が多量に形成されてBi濃縮層が発現し、これによりSn−Bi系はんだめっき層14とSn−Ag−Cu系はんだ層15との界面に目的とするSn−Ag−Cu−Bi層が得られない。
基板1と基板2を加熱接合した際、基板1と基板2の接合界面には、図3に示すようにSn−Cu−Bi系はんだ層31/Sn−Ag−Cu−Bi系はんだ層32/Sn−Ag−Cu系はんだ層33/Sn−Ag−Cu−Bi層34/Sn−Cu−Bi層35が形成される。これは、Sn−Bi系はんだめっき層14がその融点以上で加熱された際に、Sn−Ag−Cu系はんだ層33中に拡散されるためである。なお、銅めっき層14およびSn−Bi系はんだめっき層14はめっきにより、ごく薄く形成するため、加熱時に拡散して消費される。
Sn−Cu−Bi系はんだ層31とSn−Cu−Bi層35、Sn−Ag−Cu−Bi系はんだ層32とSn−Ag−Cu−Bi層34は、Sn−58質量%Bi、Sn−57質量%Bi−1質量%Agよりも延性に優れる。更に、はんだバルク層が、特に延性に優れたSn−Ag−Cu系はんだ層33であるため、低融点でありながらSn−Bi系はんだ
そのものを実装した場合よりも耐衝撃性に優れたはんだ接合材料が得られる。
基板1と基板2を接合した状態で、基板1を剥離することができるのは、基板1における基材11とめっき皮膜12の間の密着性が弱いためであり、基材1と基板2を相反する方向に引っ張るなどして、容易に剥離することが可能である。
実装用基板に基板2からはんだを加熱転写する際は、実装用基板上にはんだの濡れ性を向上させるためのフラックスを塗布するのが望ましい。これにより、実装用基板に基板2からはんだを加熱転写する際の歩留まりを向上させることができる。
基板2上の逆テーパ形状の開口部を持つ絶縁層23は、基板2側の絶縁層に形成された開口の大きさが、絶縁層の表面に向って小さくなり、絶縁層の表面側に形成された開口の大きさより大きい形状であり、Sn−Bi系はんだバンプ24は、絶縁層の開口部から盛り上がって広がるため、開口部が最も小さくなり、一部くびれた構造を有する。これにより、基板1と基板2を加熱接合した後、基板1を剥離した状態の基板2を実装用基板に加熱接合した場合において、基板2の横方向に力を入れると、前記くびれ部に力が加わって、基板2からSn−Bi系はんだバンプ24を容易に剥離することが可能になり、実装用基板にSn−Bi系はんだバンプを転写することが可能になる。更に、Sn−Bi系はんだバンプ24を形成する前に、Sn−Bi系はんだバンプとは異なる組成のはんだを逆テーパ形状の開口部を持つ絶縁層23と同じ高さまで充填し、その後Sn−Bi系はんだバンプ24を形成すると、より簡単に基板2上のSn−Bi系はんだバンプ24を実装用基板に転写することが可能になる。
前記の一部くびれた構造を形成するため、基板2上に形成する感光性樹脂層は、逆テーパ形状となるように形成させるが、逆テーパ形状は積算露光量を多くすることで可能になる。電極層22に対し、逆テーパ形状構造を有する感光性樹脂が開口している割合は、表面の1〜30%が好ましく、より好ましくは、1〜10%である。開口している割合が高くなると、くびれ構造の効果が減少するため、基板2上に形成したはんだ層を実装用基板に加熱転写した後、基板2を実装用基板から剥離するのが困難になる。
実装用基板への加熱転写は、前記Sn−Cu−Bi系はんだ層31/Sn−Ag−Cu−Bi系はんだ層32/Sn−Ag−Cu系はんだ層33/Sn−Ag−Cu−Bi層34/Sn−Cu−Bi層35のはんだ多層構造を維持するため、Sn−Bi系はんだの融点以上、かつSn−Ag−Cu系はんだの融点より低い温度で行う必要がある。
硫酸銅(200g/L)、硫酸(50g/L)、塩素イオン(60ppm)からなる電解銅めっき浴(30℃)中でステンレス(SUS304)上に0.005μm厚の銅めっき皮膜を形成した。
銅めっき皮膜を施したステンレス上に、厚み25μmのドライフィルムソルダーレジストをロールラミネタを使用して貼り合わせた後、露光・現像して、φ100μmのパターンを200μmピッチで施した基板を作製した。
前記基板上の開口部内に、Sn−Biめっき液 PF−05M(石原薬品製)を使用して、厚み0.003μmとなるようにSn−58wt%Biめっきを形成した。次に、Sn−3質量%Ag−0.5質量%Cuはんだめっきを行ない、開口部より1μm厚くなるように、Sn−3質量%Ag−0.5質量%Cuはんだめっき層を形成した。
次に、銅張りポリイミドフィルムに開口径がφ10μm、電極径がφ100μm(ピッチ
:200μm)、テーパ角度が45°になるように、厚み10μmのソルダーレジストを形成した後、該開口中にSn−3質量%Ag−0.5質量%Cuはんだめっきの厚みが9.9μmとなるようにめっきした。次に、Sn−Biめっき液 PF−05M(石原薬品製)を使用して、Sn−58質量%Biめっきバンプ層を0.2μm形成した。
前記Sn−3質量%Ag−0.5質量%Cuはんだを充填したステンレス基板上と、Sn−58質量%Biはんだバンプを形成した銅貼りポリイミドフィルム基板の開口部を合致させ138℃にて加熱、接合し、ステンレス基板を剥離して、ポリイミドフィルム基板上にはんだが接合した状態を形成した。
はんだ接合断面組織をEPMA(Electron−Probe X−ray Micro Analyzer)により、同定したところ、ポリイミド基板側から、Sn−0.1質量%Cu−40質量%Bi/Sn−2質量%Ag−0.5質量%Cu−2質量%Bi/Sn−3質量%Ag−0.5質量%Cu/Sn−2質量%Ag−0.5質量%Cu−2質量%Bi/Sn−0.1質量%Cu−40質量%Biが順次積層されていることを確認した。
次に前記はんだを具備したポリイミドフィルム基板を無電解Ni/Auめっき(Ni:3μm、Au:0.05μm)処理した実装用基板に138℃にて加熱接合し、ポリイミドフィルム基板に対して横方向から10Nの力を加えて、ポリイミドフィルム基板を剥離し、実装用基板にはんだを搭載した状態でシェア試験を行った。また、比較として、Sn−58質量%はんだを前記無電解Ni/Auめっき処理した基板に138℃にて加熱接合し、同様にはんだシェア試験を行った。
前記シェア試験の結果(N=10)、本発明にかかるはんだ層を実装した場合、はんだ破壊率が80%、Sn−58質量%はんだを実装した場合のはんだ破壊率は10%となり、本発明にかかるはんだ接合材料と、該実装方法により高いはんだ実装信頼性が得られる。
11・・・銅めっきが剥離しやすい基材
12・・・銅めっき層
13・・・開口部を持つ絶縁層
14・・・Sn−Bi系はんだめっき層
15・・・Sn−Ag−Cu系はんだ層
21・・・屈曲性を有する基材
22・・・電極層
23・・・逆テーパ形状の開口部を持つ絶縁層
24・・・Sn−Bi系はんだバンプ
31・・・Sn−Cu−Bi系はんだ層
32・・・Sn−Ag−Cu−Bi系はんだ層
33・・・Sn−Ag−Cu系はんだ層
34・・・Sn−Ag−Cu−Bi層
35・・・Sn−Cu−Bi層

Claims (2)

  1. 半導体部品を実装する実装用基板へのはんだ接合材料の実装方法であって、
    基材上に銅めっき層を形成後、開口部を持つ絶縁層をその表面に形成し、前記開口部にSn−Bi系はんだめっき層を形成し、更にその上にSn−Ag−Cu系はんだを備えた基板1を製造する工程と、
    前記基材とは別の基材上に電極層を形成後、逆テーパ形状の開口部を持つ絶縁層を形成し、その開口部にSn−Bi系はんだバンプを形成することにより作製した基板2を製造する工程と、
    前記基板1の絶縁層の開口部と前記基板2の絶縁層の逆テーパ形状の開口部を合致させ、前記Sn−Ag−Cu系はんだの融点より低い温度で前記基板1に設けたSn−Ag−Cu系はんだと前記基板2に設けたSn−Bi系はんだバンプとを加熱接合する工程と、
    前記基板1と前記基板2を剥離することにより、前記基板2に設けたSn−Bi系はんだバンプ上に前記基板1からはんだ層を転移させる工程と、
    前記基板2に転移した前記はんだ層を実装用基板に転写させる工程と、を備えていることを特徴とする実装用基板へのはんだ接合材料の実装方法。
  2. 請求項1に記載のはんだ接合材料の実装方法により、はんだ接合材料を実装した実装用基板。
JP2012240432A 2012-10-31 2012-10-31 実装用基板へのはんだ接合材料の実装方法 Active JP6044271B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012240432A JP6044271B2 (ja) 2012-10-31 2012-10-31 実装用基板へのはんだ接合材料の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012240432A JP6044271B2 (ja) 2012-10-31 2012-10-31 実装用基板へのはんだ接合材料の実装方法

Publications (2)

Publication Number Publication Date
JP2014090129A true JP2014090129A (ja) 2014-05-15
JP6044271B2 JP6044271B2 (ja) 2016-12-14

Family

ID=50791799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012240432A Active JP6044271B2 (ja) 2012-10-31 2012-10-31 実装用基板へのはんだ接合材料の実装方法

Country Status (1)

Country Link
JP (1) JP6044271B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117712035A (zh) * 2024-02-06 2024-03-15 苏州锐杰微科技集团有限公司 一种用于解决基板翘曲问题的复合焊点低温互连方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6345891A (ja) * 1986-08-12 1988-02-26 飯村 恵次 半田転写キャリア.フィルムと、半田転写キャリア、フィルムの再生方法
JPH11243274A (ja) * 1998-02-25 1999-09-07 Senju Metal Ind Co Ltd はんだバンプの形成方法およびはんだバンプ形成用マスク
JP2000307228A (ja) * 1999-04-22 2000-11-02 Mitsubishi Electric Corp 鉛を含まないはんだ接合方法及びこれによって製造された電子モジュール
JP2000340594A (ja) * 1999-05-28 2000-12-08 Sumitomo Bakelite Co Ltd 転写バンプシートとその製造方法
JP2009277777A (ja) * 2008-05-13 2009-11-26 Tamura Seisakusho Co Ltd はんだボール搭載方法及び電子部品実装用部材

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6345891A (ja) * 1986-08-12 1988-02-26 飯村 恵次 半田転写キャリア.フィルムと、半田転写キャリア、フィルムの再生方法
JPH11243274A (ja) * 1998-02-25 1999-09-07 Senju Metal Ind Co Ltd はんだバンプの形成方法およびはんだバンプ形成用マスク
JP2000307228A (ja) * 1999-04-22 2000-11-02 Mitsubishi Electric Corp 鉛を含まないはんだ接合方法及びこれによって製造された電子モジュール
JP2000340594A (ja) * 1999-05-28 2000-12-08 Sumitomo Bakelite Co Ltd 転写バンプシートとその製造方法
JP2009277777A (ja) * 2008-05-13 2009-11-26 Tamura Seisakusho Co Ltd はんだボール搭載方法及び電子部品実装用部材

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117712035A (zh) * 2024-02-06 2024-03-15 苏州锐杰微科技集团有限公司 一种用于解决基板翘曲问题的复合焊点低温互连方法
CN117712035B (zh) * 2024-02-06 2024-04-30 苏州锐杰微科技集团有限公司 一种用于解决基板翘曲问题的复合焊点低温互连方法

Also Published As

Publication number Publication date
JP6044271B2 (ja) 2016-12-14

Similar Documents

Publication Publication Date Title
US8242378B2 (en) Soldering method and related device for improved resistance to brittle fracture with an intermetallic compound region coupling a solder mass to an Ni layer which has a low concentration of P, wherein the amount of P in the underlying Ni layer is controlled as a function of the expected volume of the solder mass
JP3163017B2 (ja) 無鉛はんだを使用する相互接続構造
US20090146316A1 (en) Flip-chip assembly with organic chip carrier having mushroom-plated solder resist opening
JPH05190245A (ja) 接合方法、高密度回路ボード製造方法及び高密度プリント回路ボード
JP6061369B2 (ja) 配線基板およびその製造方法、ならびにはんだ付き配線基板の製造方法
CN104956779B (zh) 布线基板及其制造方法
TW200810646A (en) Method for manufacturing printed wiring board
EP0751847A1 (en) A method for joining metals by soldering
JP6044271B2 (ja) 実装用基板へのはんだ接合材料の実装方法
US8822326B2 (en) Method for manufacturing Sn alloy bump
JP2004241542A (ja) はんだ付け方法およびこのはんだ付け方法により接合される部品および接合された接合構造体
JP4366838B2 (ja) 電子回路モジュールの製造方法
JP5699472B2 (ja) はんだ材料とその作製方法、及びこれを用いた半導体装置の製造方法
JP2008147375A (ja) 半導体装置、回路配線基板及び半導体装置の製造方法
WO1997001866A1 (en) Ball grid array package utilizing solder coated spheres
JP4175858B2 (ja) はんだ被覆ボールの製造方法
US20120280023A1 (en) Soldering method and related device for improved resistance to brittle fracture
JP2005286323A (ja) 配線基板、半田部材付き配線基板及び配線基板の製造方法
JP2013077726A (ja) 半導体パッケージの製造方法
JP2014192494A (ja) 電子デバイス用の端子構造及び電子デバイス
JP6186802B2 (ja) 電子デバイス用の接合構造及び電子デバイス
JP5083000B2 (ja) 電子部品装置及び電子部品装置の製造方法
JP3980473B2 (ja) 電子部品の製造方法
JP2008218483A (ja) 半導体装置及びその製造方法
TW200805606A (en) Surface structure of semiconductor package substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161031

R150 Certificate of patent or registration of utility model

Ref document number: 6044271

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250