JP3980473B2 - 電子部品の製造方法 - Google Patents

電子部品の製造方法 Download PDF

Info

Publication number
JP3980473B2
JP3980473B2 JP2002356825A JP2002356825A JP3980473B2 JP 3980473 B2 JP3980473 B2 JP 3980473B2 JP 2002356825 A JP2002356825 A JP 2002356825A JP 2002356825 A JP2002356825 A JP 2002356825A JP 3980473 B2 JP3980473 B2 JP 3980473B2
Authority
JP
Japan
Prior art keywords
solder
wiring
layer
nickel
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002356825A
Other languages
English (en)
Other versions
JP2004193211A (ja
Inventor
浩之 天明
欣秀 山口
尚哉 諌田
裕之 宝蔵寺
洋 小山
康則 成塚
明 藪下
清治 岸本
勇司 山下
裕一 助川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Maxell Energy Ltd
Original Assignee
Hitachi Ltd
Hitachi Maxell Energy Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Maxell Energy Ltd filed Critical Hitachi Ltd
Priority to JP2002356825A priority Critical patent/JP3980473B2/ja
Publication of JP2004193211A publication Critical patent/JP2004193211A/ja
Application granted granted Critical
Publication of JP3980473B2 publication Critical patent/JP3980473B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Chemically Coating (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、電子部品の製造方法に関するものである。
【0002】
【従来の技術】
従来、導体の上に直接はんだを接続した際に、はんだが拡散することを防止するため、拡散防止層を別途形成することが一般的である。そして、そのはんだ拡散防止層の上には、はんだとはんだ拡散防止層の濡れ性を良くするため、無電解金めっきを行うことが行われている。例えば、非特許文献1には、電気ニッケルめっき上に形成した無電解金めっきの挙動に関する記載がある。また、無電解ニッケル上に無電解金めっきを形成し、はんだを搭載し、接続強度を測定すると接続が得られないとの記述がある。また、同記事には、電気ニッケルめっき上に電気金めっきを形成した場合には接続強度が得られるとの記述がある。しかし、電気ニッケルめっき上に無電解金めっきを形成した際の挙動については、詳細な記述はなく、また、無電解ニッケルめっき上に無電解金めっきを形成することではんだの接続が得られていない記述に関しても、無電解金めっきを廃止すべきとの記述はない。
【0003】
【非特許文献1】
K.Yokomine 他5名、「Development of Electroless Ni/Au Plated Build-Up Flip Chip Package with Highly Reliable Solder Joints」、Proceedings 2001 Electronic Components & Technology Conference、(米国)、IEEE、2001年、p.1384−1392
【0004】
【発明が解決しようとする課題】
無電解金めっきを使用する理由は、はんだ濡れ性を確保できるために長らく用いられてきた。そのため、無電解金めっきを廃止することで、はんだボール接合強度を低下させる懸念がある。しかし、従来の鉛を多く含むはんだにおいては、問題を生じなかった無電解金めっき工程であるが、錫の含有率が高くなった鉛フリーはんだにおいては、はんだボール接合に問題を来すようになった。
【0005】
本発明は、無電解金めっきを行わないことで、はんだの接続性を確保できる方法を提供する。
【0006】
【課題を解決するための手段】
本発明は上記目的を達成するために、特許請求の範囲の通りに構成するものである。すなわち、端子として形成されたニッケルまたはニッケルを含む合金を有する電子部品であって、はんだを用いて他の部材と接続する部分において、前記ニッケルまたはニッケルを含む合金上に無電解金めっきが施されていない電子部品を提供する。また、外部の回路と接続するための端子を有する素子または基板と、該素子または基板の上に形成された絶縁層と、該絶縁層の上に形成され該素子または基板の有する前記端子と外部端子とを電気的に接続する配線と、該配線と一体化して形成されたニッケル層またはニッケル合金層を含有する、はんだ拡散防止層と、前記配線および前記はんだ拡散防止層を外部端子と電気的に接続するためにはんだを搭載するために開口した部分以外を被った絶縁層と、を有する電子部品であって、外部端子と電気的に接続する部分において、無電解金めっきが施されていない電子部品を提供する。配線およびはんだ拡散防止層を外部端子と電気的に接続するためにはんだを搭載するために開口した部分以外を被った絶縁層が、感光性樹脂であることを特徴とする。また、外部の回路と接続するための端子を有する素子または基板は、半導体素子、または、半導体工程が完了したシリコンウエハ、配線が形成されたプリント基板、若しくは配線が形成されたガラスセラミック基板であることを特徴とする。また、はんだの組成が錫の含有率が90%以上100%未満である、はんだを搭載したことを特徴とする。つまり、鉛を多く含むはんだにおいては、無電解金めっきの影響はない。そして、端子として形成したニッケルまたはニッケルを含む合金上に、はんだを用いて他の部材と接続する工程において、前記ニッケルまたはニッケルを含む合金上に無電解金めっきを施さない電子部品の製造方法を提供する。また、外部の回路と接続するための端子を有する基板の上に絶縁層を形成する工程と、該絶縁層の上に形成され該基板の有する前記端子と外部端子とを電気的に接続する配線と、該配線と一体化して形成されたニッケル層またはニッケル合金層を含有する、はんだ拡散防止層とを形成する工程と、前記配線および前記はんだ拡散防止層を外部端子と電気的に接続するためにはんだを搭載するために開口した部分以外を絶縁層で被う工程と、を有する電子部品の製造方法であって、外部端子と電気的に接続する部分において、無電解金めっきを行わない電子部品の製造方法を提供する。はんだと配線およびはんだ拡散防止層を外部端子と電気的に接続するためにはんだを搭載するために開口した部分以外を絶縁層で被う工程において、前記絶縁層として感光性樹脂を用い、前記感光性樹脂を硬化させる温度を200℃〜300℃とすることを特徴とし外部の回路と接続するための端子を有する基板は、半導体工程が完了したシリコンウエハ、配線が形成されたプリント基板、または、配線が形成されたガラスセラミック基板であることを特徴とし、はんだの組成が錫の含有率が90%以上100%未満である、はんだを用いて外部端子と接続することを特徴とする。これらの機能を有する電子部品を搭載する電子機器は、はんだ接続部分の高い信頼性を有する。
【0007】
【発明の実施の形態】
以下、本発明の一実施例について図を併用しつつ説明する。ここでは、電子部品のはんだの接続性を端的に示す例として、ウェハレベルCSP(Chip Scale Package)を例として示す。なお、全ての図において、同一符号は同一部位を示しているため、重複する説明を省いている場合があり、また説明を容易にするため各部の寸法比を実際とは変えてある。
【0008】
本発明に係る実装基板、例えば配線用実装基板の製造方法を第一の実施例として、図1から図3を用いて説明する図1〜図3の(1)〜(10)がそれぞれ工程1〜工程10に対応する。
【0009】
[工程1]
基板として、半導体工程が完了したシリコンウェハ、配線が形成されたプリント基板、配線が形成されたガラスセラミクス基板など、外部の回路と接続するための端子を有する基板を用いることができる。本実施例では、半導体工程が完了したシリコンウェハ1を例として、説明する。半導体工程が完了したシリコンウェハ1上には、端子2が形成されている。この端子2の材料として、アルミが広く一般的に用いられているが、本発明において、この材料が限定されるものではない。
【0010】
[工程2]
半導体工程が完了したシリコンウェハ1上に絶縁膜3を形成する。絶縁膜3は無機材料または有機材料を用いて形成される。また、無機材料の上に有機材料を用いて重ねて形成してもよい。ここで、有機材料を塗布することは、基板の表面凹凸が大きいセラミクス基板の場合に有用である。また、ここに塗布した有機樹脂を厚くすることで、後に形成するはんだボールと実装したときの応力を低減することが可能となる。
【0011】
[工程3]
電気めっきを実施するための給電膜4を半導体ウェーハ全面に形成する。ここでは、蒸着や、無電解銅めっき、CVDなども用いることが可能であるが、ポリイミドとの接着強度が強いためスパッタを用いることとした。スパッタの前処理として、導体の導通を確保するためにスパッタエッチングを行った。
【0012】
本実施例におけるスパッタ膜としては、クロム(75ナノメートル)/銅(0.5マイクロメートル)の多層膜を形成した。ここでのクロムの機能は、その上下に位置する銅と応力緩和層等との接着を確保することにあり、その膜厚はそれらの接着を維持する最低限でかまわない。所要膜厚は、スパッタエッチングおよびスパッタの条件、クロムの膜質などによっても変動する。なお、本実施例で使用したクロム膜に代えてチタン膜やチタン/白金膜、タングステンなどでも代替できる。
【0013】
一方、銅の膜厚は、後の工程で行う電気銅めっき及び電気ニッケルめっきを行ったときに、膜厚分布が生じない最小限度の膜厚が好ましく、めっき前処理として行なう酸洗などでの膜減り量も考慮に入れたうえで膜厚分布を誘発しない膜厚を決定する。銅の膜厚を必要以上に厚くした場合、例えば1マイクロメートルを越える銅厚の場合には、スパッタ時間が長くなって生産効率が低下するという問題に加えて、後の工程で実施する給電膜4のエッチング除去の際に長時間エッチングが避けられず、その結果として再配線用配線6のサイドエッチングが大きくなる。
【0014】
[工程4]
ホトリソグラフィー技術を用い、再配線用配線6を形成する部分のみが開口した配線の逆パターン5をレジストで形成する。
【0015】
[工程5]
工程5〜7で再配線用配線を形成する。まず、給電膜4および配線の逆パターン5を利用して電気めっきを行い、配線7を形成する。配線7は、硫酸・硫酸銅めっき液を用い、界面活性剤による洗浄、水洗、希硫酸による洗浄、水洗を行った後、給電膜4を陰極に接続し、リンを含有する銅板を陽極に接続して電気銅めっき膜を形成した。配線7は銅以外に、金または銀を包含するものであってもよい。
【0016】
[工程6]
配線7上に、はんだ拡散防止膜8として、給電膜4を陰極に接続し、ニッケル板を陽極に接続して電気ニッケル膜を形成した。電気ニッケルめっき前に、界面活性剤による洗浄、水洗、希硫酸による洗浄、水洗を行うと良好な膜質の電気ニッケルめっき膜が得られる場合がある。なお、銅、ニッケルとも電気めっきを用いて導体を形成する方法を示したが、無電解めっきを用いることも可能である。また、はんだ拡散防止膜8はニッケル合金であってもよい。
【0017】
[工程7]
電気銅めっきおよび電気ニッケルめっきを行ったのちにレジストを使用した配線の逆パターン5を除去する。再配線用配線6は配線7とその上に形成されたはんだ拡散防止膜8からなる。
【0018】
[工程8]
エッチング処理をすることで予め成膜した給電膜4を除去する。銅のエッチングには、塩化鉄、アルカリ系エッチング液等の種類があるが、本実施例では硫酸/過酸化水素水を主成分とするエッチング液を用いた。10秒以上のエッチング時間がないと制御が困難となって実用的観点では不利であるが、あまりに長い時間エッチングを行なうと、例えば5分を越えてエッチングするような場合には、サイドエッチングが大きくなったりタクトが長くなるという問題も生じるため、エッチング液およびエッチング条件は、適宜実験により求めるのがよい。引き続いて実施する給電膜4のクロム部分のエッチングには、本願発明では過マンガン酸カリウムとメタケイ酸を主成分とするエッチング液を用いた。
【0019】
[工程9]
有機材料を用い表面保護膜9を形成する。この有機材料としては、感光性を有する樹脂が好ましく、感光性ポリイミドが最も好ましい。感光性ポリイミドの硬化条件は、200℃以上300℃以下とすることが好ましい。これは、300℃以上の温度となった場合、感光性ポリイミドの感光基が分解し、その残渣がバンプパッド10の上に付着することを防止する。そして、このパターンを利用してバンプパッド10を形成する。従来は、表面保護膜9(感光性ポリイミド)を形成してベークした後に、開口部分の最表面に無電解金めっきを行っていたが、本発明では無電解メッキを施さない。
【0020】
[工程10]
バンプパッド10上にフラックスと共にはんだボールを搭載し、加熱することでバンプパッド10にはんだボールを接続し、はんだバンプ11を形成する。はんだバンプは半導体装置側に形成することが一般的であるが、実装基板側に形成することも可能である。例えば、はんだボール搭載装置とリフロー炉を使用しバンプを形成する。つまり、はんだボール搭載装置を利用することで、バンプパッド10上に所定量のフラックスとはんだボールを搭載する。この際、はんだボールはフラックスの粘着力によりバンプパッド上に仮固定される。はんだボールが搭載された実装基板または半導体ウェーハをリフロー炉に投入することではんだボールは一旦溶融し、その後再び固体化することで、はんだバンプ11となる。このほかにも印刷機を用いてはんだペーストをバンプパッド10上に印刷塗布し、これをリフローすることではんだバンプ11を形成する方法もある。何れの方法においてもはんだ材料は様々なものを選択することが可能であるが、本工程を用いた場合、錫含有率が90%以上の時、本工程における効果を最大限発揮する。
【0021】
はんだボール搭載時のリフロー条件は、ベルト式のリフロー炉を用い、最大温度245℃、230℃以上で30秒保持される時間でリフローを行った。また、用いたはんだボールは、SnとCuを主成分とし、第三成分として、Bi、Agを添加したものを用いた。
【0022】
第1工程から第10工程までの工程を経ることではんだ拡散防止層を有する実装基板を形成することが出来る。
【0023】
これらの工程は、全て、半導体工程が完了したシリコンウェハ上で形成できる。図4に、図1から3までに部分的に記した半導体チップ1個分の概略を示し、図5に示す、網目1個1個が図4に示す半導体チップ1個分である。
【0024】
[実験結果]
従来は第9工程において、はんだ拡散防止層である電気ニッケルめっき8上に無電解メッキを行っていたが、本発明者は詳細な実験を行うことによって電気ニッケルめっき8上に無電解メッキを施さない方がよいことを発見した。実験は第9工程において表面保護膜9(感光性ポリイミド)のベークを、(a)雰囲気制御炉(酸素濃度ppmオーダー)、(b)通常ベーク炉(酸素濃度%オーダー)、(c)通常ベーク炉(酸素濃度20%)で行った試料について測定した。
【0025】
(a)雰囲気制御炉(酸素濃度ppmオーダー)
感光性ポリイミドをベークする際に、電気ニッケルめっき表面の酸化を抑制するため、低酸素濃度でベークすることが可能な雰囲気制御炉を用いた。検討は、無電解金めっきの有無、スパッタエッチングの有無の3水準で行った。
【0026】
はんだボール剪断荷重とはんだ濡れ性の結果を図6に示す。図6において、No.欄の5、6、7は試料番号であり、Ni欄の「生研」は出願人の生産技術研究所で通常用いている電気ニッケルめっき液で電気ニッケル膜8を形成したことを示しており、使用炉欄の「雰囲気」、酸素濃度欄の「ppm」、ベーク時間欄の「2時間」は雰囲気制御炉(酸素濃度ppmオーダー)で2時間ベークしたことを示し、スパッタエッチ欄の「なし」はスパッタエッチを行っていないこと、「15分」は、はんだボールを搭載する直前に15分間スパッタエッチを行ったことを示している。また、右側の1〜9欄は、各試料番号の9個のはんだ接合部分(開口部分)に1〜9の番号を付け、9個のはんだボールについて剪断強度と濡れ率を示したものである。平均欄はその平均値であり、σ欄は標準偏差、3σ欄は標準偏差×3を示している。濡れ率とは全体面積に対し、どのくらい濡れていたかを百分率で示したものであり、100%が最もよく、0%は濡れていないことを示す。
【0027】
試料番号5は、低酸素濃度でベークできる雰囲気制御炉を用いているため電気ニッケル表面の酸化が抑えられ、かつ無電解金めっきを行っているため、はんだの濡れ性も良好であり、はんだ剪断荷重を得ることができると考えられたが、本結果では、はんだボール剪断荷重が弱かった。一方、無電解金めっきなし(試料番号6)およびスパッタエッチングを行った(試料番号7)試料については、はんだボール剪断荷重を得ることができた。
【0028】
ここで、電気ニッケル表面に無電解金めっきを行った場合(試料番号5、従来技術)と、行わなかった場合(試料番号6、本発明の実施例)を比較すると、行った場合は、はんだボールの剪断強度が平均で174.1g/個であり、パッドとはんだが接触していた面積(濡れ率)は平均で30.0%であった。特に、1番〜3番、7番のはんだ接合部分は濡れ率0%である。一方、無電解金めっきを行わない場合は、はんだボールの剪断強度が平均で239.4g/個であり、パッドとはんだが接触していた面積(濡れ率)は平均で91.1%である。この結果は、電気ニッケル表面に無電解金めっきを行うよりも、無電解金めっきを行わない方がよいことを示している。
【0029】
なお、試料番号7は、はんだボールを搭載する直前に15分間のスパッタエッチを行ったものである。これは、電気ニッケルめっき表面の酸化による影響を調べるために行った実験であるが、実験結果を見ると、試料番号6との差はほとんどなく、電気ニッケルめっき表面の酸化は特に影響がないことがわかる。
【0030】
(b)通常ベーク炉(酸素濃度%オーダー)
通常ベーク炉(酸素濃度%オーダー、窒素中)を用いた、はんだボール剪断荷重とはんだ濡れ性の結果を図7に示す。図7の各欄の説明は図6と同様であるので省略する。
【0031】
感光性ポリイミドのベークに広く用いられているオーブン式ベーク炉(窒素25SCCM)を用いた検討では、ベーク1時間(試料番号8、9)では、無電解金めっきを形成したものについて、一部に濡れ性が劣るもの(試料番号8−8)が見られたが、概ね接合強度が得られていた。ベーク2時間では、何れの試料においてもはんだボール濡れ広がりが確保されており、はんだボール剪断荷重も得られていた(試料番号10、11)。
【0032】
(c)通常ベーク炉(酸素濃度20%)
電気ニッケルめっきの酸化による影響を確認するため、最も酸化が進む条件である大気中(酸素濃度20%)でベークを行った。検討は、無電解金めっき、スパッタエッチングの4水準で行った。はんだボール剪断荷重とはんだ濡れ性の結果を図8に示す。図8の各欄の説明は図6と同様であるので省略する。
【0033】
何れの試料においても、はんだボール剪断荷重、はんだ濡れ性の差は認められなかった。しかし、大気でベークしたものに無電解金めっきを行うと目視観察で金が析出していない部分もあったことより、無電解金めっきは、析出している部分においてもその析出量は少ないものと考えられた(無電解金めっきが良好に析出していると前面均一に金色になるが、一部のみ金色になっていたことにより析出量が少ないと判断した)。また、ベーク炉(酸素濃度%オーダー)においても、酸素濃度がパーセントオーダーで入っていることより、ppmオーダーでベークしたものと比較し、電気ニッケルめっきの表面酸化は進んでいると考えられる。無電解金めっき膜厚については、蛍光エックス線を用いた膜厚測定器で測定を試みたが、測定限界以下であり、測定できなかった。
なお、試料番号13−6〜13−9は測定できなかったため、空欄となっている。
【0034】
[無電解金めっきによる、はんだ剪断加重低下の原因]
以上の結果より、無電解金めっきによる、はんだ剪断荷重低下の原因は、下記のメカニズムで発生していると考えられる。
【0035】
通常炉(酸素濃度%オーダー)でベークを行った場合(前記(b)、図7参照)は、▲1▼はんだパッド材である電気ニッケルめっき表面に酸化膜が形成される。▲2▼はんだパッド材である電気ニッケルめっき表面に形成された酸化膜によって、無電解金めっきが析出し難しい状況になることがある。ここで形成された酸化膜は、フラックスで除去することが可能であり、はんだ接続できる。▲3▼酸化膜が少ない場合(ベーク時間1時間の試料番号8の場合はベーク時間2時間の試料番号10よりも酸化膜が少ないと考えられる)、無電解金めっきの析出が促進され、はんだ剪断荷重に悪影響を及ぼす。▲4▼試作において、はんだボール剪断荷重に差が出た原因として、はんだパッド材である電気ニッケルめっき表面の酸化と無電解金めっきの析出状況のばらつきと考えられる。
【0036】
雰囲気制御炉(酸素濃度ppmオーダー)でベークを行った場合(前記(a)、図6参照)は、▲5▼ppmオーダーの酸素濃度でベークを行っているため、はんだパッド材である電気ニッケルめっき表面の酸化膜の形成は少ない。▲6▼無電解金めっきを行うと、▲4▼の現象が著しく現れ、はんだボール剪断荷重を低下させている。
【0037】
通常ベーク炉(酸素濃度20%)でベークを行った場合(前記(c)、図8参照)は、▲7▼はんだパッド材である電気ニッケルめっき表面に酸化膜が多く形成される。▲8▼酸化膜が多いため、無電解金めっき工程を行っても、無電解金めっきの析出がわずかで、結果的にはんだボール剪断荷重に差がでなかったものと考えられる。
【0038】
[結論]
実際の電子部品の製造工程においては、表面保護膜9(感光性ポリイミド)のベークは雰囲気制御炉(酸素濃度ppmオーダー)で行うため、前記(a)および図6の結果から、ニッケルまたはニッケルを含む合金上に無電解金めっきを施さない方がよいと結論できる。
【0039】
また、酸素濃度%オーダー〜酸素濃度20%の通常ベーク炉でベークを行う場合であっても、無電解金めっきを施すことは、はんだボール剪断加重、濡れ性に悪影響を及ぼすだけであるから、ニッケルまたはニッケルを含む合金上に無電解金めっきを施す工程を省略することによって、信頼性の高い電子部品を得ることができる。
【0040】
また、本発明により、従来必要と考えられてきた無電解金めっき工程を省略することができるので、製造コストを低下させることもできる。
【0041】
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【0042】
【発明の効果】
本発明によれば、はんだの拡散を防止し、信頼性の高い配線基板または半導体装置を低コストで提供することができる。
【図面の簡単な説明】
【図1】本発明の実施例の配線基板の製造工程を示す図(1)である。
【図2】本発明の実施例の配線基板の製造工程を示す図(2)である。
【図3】本発明の実施例の配線基板の製造工程を示す図(3)である。
【図4】半導体チップ概観図(図1〜3の拡大図)である。
【図5】ウェハ上に形成された半導体チップ概観図(図4の拡大図)である。
【図6】雰囲気制御炉を用いた実験結果を示す図である。
【図7】ベーク炉(窒素中)を用いた実験結果を示す図である。
【図8】ベーク炉(大気中)を用いた実験結果を示す図である。
【符号の説明】
1…シリコンウェハ、2…端子、3…絶縁膜、4…給電膜、5…配線の逆パターン、6…再配線用配線、7…配線、8…はんだ拡散防止膜(電気ニッケルめっき)、9…表面保護膜、10…バンプパッド、11…はんだバンプ

Claims (3)

  1. 外部の回路と接続するための端子を有する基板の上に絶縁層を形成する工程と、該絶縁層の上に形成され該基板の有する前記端子と外部端子とを電気的に接続する配線と、該配線と一体化して形成されたニッケル層またはニッケル合金層を含有する、はんだ拡散防止層とを形成する工程と、前記配線および前記はんだ拡散防止層を外部端子と電気的に接続するためにはんだを搭載するために開口した部分以外を絶縁層で被う工程と、を有する電子部品の製造方法であって、前記開口した部分以外を被う絶縁層は有機材料をベークして形成された表面保護膜であり、前記表面保護膜が開口した部分である外部端子と電気的に接続する部分において、無電解金めっきを施さず、無電解金めっきが施されていない前記ニッケルまたはニッケルを含む合金を含有する、はんだ拡散防止層の表面に、はんだの組成が錫の含有率が90%以上100%未満である、はんだバンプをベルト式のリフロー炉を用いて形成し、外部端子を接続することを特徴とする電子部品の製造方法。
  2. はんだと配線およびはんだ拡散防止層を外部端子と電気的に接続するためにはんだを搭載するために開口した部分以外を絶縁層で被う工程において、前記絶縁層として感光性樹脂を用い、前記感光性樹脂を硬化させる温度を200℃〜300℃とすることを特徴とする請求項記載の電子部品の製造方法。
  3. 外部の回路と接続するための端子を有する基板は、半導体工程が完了したシリコンウエハ、配線が形成されたプリント基板、または、配線が形成されたガラスセラミック基板であることを特徴とする請求項または記載の電子部品の製造方法。
JP2002356825A 2002-12-09 2002-12-09 電子部品の製造方法 Expired - Fee Related JP3980473B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002356825A JP3980473B2 (ja) 2002-12-09 2002-12-09 電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002356825A JP3980473B2 (ja) 2002-12-09 2002-12-09 電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2004193211A JP2004193211A (ja) 2004-07-08
JP3980473B2 true JP3980473B2 (ja) 2007-09-26

Family

ID=32757051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002356825A Expired - Fee Related JP3980473B2 (ja) 2002-12-09 2002-12-09 電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP3980473B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006070452A1 (ja) * 2004-12-28 2006-07-06 Renesas Technology Corp. 半導体装置の製造方法
CN112687570B (zh) * 2020-12-28 2023-02-28 中国电子科技集团公司第十三研究所 用于陶瓷外壳焊盘焊接性能检验的试验方法

Also Published As

Publication number Publication date
JP2004193211A (ja) 2004-07-08

Similar Documents

Publication Publication Date Title
KR100514230B1 (ko) 범프의 형성방법 및 반도체장치의 제조방법
US6476494B1 (en) Silver-tin alloy solder bumps
TWI452657B (zh) 用於改良耐脆裂性之焊接方法及相關裝置
TWI451822B (zh) 電路板、半導體裝置及製造半導體裝置的方法
JP3444245B2 (ja) 無電解ニッケル/金メッキへのはんだ付け方法、配線構造体、回路装置及びその製造方法
CN103123916B (zh) 半导体器件、电子器件以及半导体器件制造方法
KR101345940B1 (ko) 땜납, 납땜 방법 및 반도체 장치
US20040121267A1 (en) Method of fabricating lead-free solder bumps
JP2009239278A (ja) 電子部品搭載用基板、及び、その製造方法
US7727781B2 (en) Manufacture of devices including solder bumps
US20060209497A1 (en) Pad structure of wiring board and wiring board
TWI242866B (en) Process of forming lead-free bumps on electronic component
US6494361B1 (en) Semiconductor module package substrate fabrication method
KR20100126584A (ko) 배선 기판 및 그 제조 방법, 전자 장치의 제조 방법
US7721425B2 (en) Method for connecting electronic parts
US6445075B1 (en) Semiconductor module package substrate
JP2002280407A (ja) 半導体チップ及び半導体装置、回路基板並びに電子機器
JP3980473B2 (ja) 電子部品の製造方法
US20040065949A1 (en) [solder bump]
JP2000349111A (ja) はんだ接合用電極
JP3916850B2 (ja) 半導体装置
JP4175858B2 (ja) はんだ被覆ボールの製造方法
JP2008147375A (ja) 半導体装置、回路配線基板及び半導体装置の製造方法
JP4667637B2 (ja) 電子部品の接合方法
KR100534108B1 (ko) 무연 솔더범프 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061017

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070315

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070627

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130706

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130706

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees