JP2009239278A - 電子部品搭載用基板、及び、その製造方法 - Google Patents
電子部品搭載用基板、及び、その製造方法 Download PDFInfo
- Publication number
- JP2009239278A JP2009239278A JP2009052876A JP2009052876A JP2009239278A JP 2009239278 A JP2009239278 A JP 2009239278A JP 2009052876 A JP2009052876 A JP 2009052876A JP 2009052876 A JP2009052876 A JP 2009052876A JP 2009239278 A JP2009239278 A JP 2009239278A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- bump
- metal
- metal film
- component mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/1182—Applying permanent coating, e.g. in-situ coating
- H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13018—Shape in side view comprising protrusions or indentations
- H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01051—Antimony [Sb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/0435—Metal coated solder, e.g. for passivation of solder balls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/072—Electroless plating, e.g. finish plating or initial plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/073—Displacement plating, substitution plating or immersion plating, e.g. for finish plating
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】 金スタッドバンプを用い半田バンプとのリフローの際にカーケンダルボイドの発生しないフリップチップ接続用基板を提供する。
【解決手段】 プリント配線板10では、スズから成る半田バンプ14の表面に、金スタッドバンプ24を構成する金よりも拡散速度の遅いパラジューム膜16が被覆されている。このため、リフローの際に、パラジュームにより金スタッドバンプの金が半田バンプのスズ中に拡散する速度を低下させ、カーケンダルボイドが発生しない。これにより、カーケンダルボイドによる内部クラックの発生を抑え、半導体チップ20の発熱時における内部クラックの拡大による抵抗値の上昇、内部クラック内の空気の熱膨張による接続信頼性の低下を防ぐことができる。
【選択図】 図1
【解決手段】 プリント配線板10では、スズから成る半田バンプ14の表面に、金スタッドバンプ24を構成する金よりも拡散速度の遅いパラジューム膜16が被覆されている。このため、リフローの際に、パラジュームにより金スタッドバンプの金が半田バンプのスズ中に拡散する速度を低下させ、カーケンダルボイドが発生しない。これにより、カーケンダルボイドによる内部クラックの発生を抑え、半導体チップ20の発熱時における内部クラックの拡大による抵抗値の上昇、内部クラック内の空気の熱膨張による接続信頼性の低下を防ぐことができる。
【選択図】 図1
Description
本発明は、電子部品搭載用基板、及び、その製造方法に関し、特に、Auバンプと半田バンプとによるフリップチップ実装を行う電子部品搭載用基板、及び、その製造方法に関するものである。
電子機器の高機能化にともない、電子部品搭載用基板に搭載される半導体チップの高集積化、狭ピッチ化が求められている。狭ピッチ化された半導体チップを実装する技術として、ベアチップをパッケージ基板に接続するフリップチップ実装がある。フリップチップ実装では、半導体チップに形成されたバンプ電極を、基板上のランドに対向させて接続している。このフリップチップ実装の一つとして、特許文献1に開示されているように、ベアチップのAuバンプと基板の銅パッドとをフリップ接続する方法が採用されている。
しかしながら、Auバンプを有する電子部品と半田バンプを有する電子部品搭載用基板とをフリップチップ接続した電子装置をヒートサイクル試験すると、Auバンプと半田バンプとを介する接続抵抗値が増大することがあった。また、ヒートサイクルによって、接合部が破損することがあった。
この抵抗値の増大、接合部の破損の原因を解析するため、本発明者は、図7(A)に示すように、半導体チップ20のアルミニウム端子22上に設けたAuバンプ24と電子部品搭載用基板100の銅パッド12上に設けた半田バンプ14とを、リフロー接続し、図7(B)に示す半導体装置を製造した。そして、半導体チップとプリント配線板との間の接合部を解析すると、Auバンプと半田バンプとの界面にボイドが存在していることが判明した。
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、Auバンプを有する電子部品を信頼性高く実装できる電子部品搭載用基板、及び、その製造方法を提供することである。
上記目的を達成するため、本願発明の電子部品搭載用基板は、絶縁層と、
前記絶縁層の表面に形成され、Auバンプを有する電子部品を搭載するためのパッドと、前記パッド上に形成され、前記パッドと前記Auバンプとを接続するための半田バンプと、
前記半田バンプの表面に形成されている金属膜、とからなり、
前記金属膜は前記半田バンプの主成分とは異なる金属からなることを技術的特徴とする。
前記絶縁層の表面に形成され、Auバンプを有する電子部品を搭載するためのパッドと、前記パッド上に形成され、前記パッドと前記Auバンプとを接続するための半田バンプと、
前記半田バンプの表面に形成されている金属膜、とからなり、
前記金属膜は前記半田バンプの主成分とは異なる金属からなることを技術的特徴とする。
上記目的を達成するため、本願発明の電子部品搭載用基板の製造方法は、
絶縁層の表面にAuバンプを有する電子部品を搭載するためのパッドを形成する工程と、
前記パッド上に、前記Auバンプと接続するための半田バンプを形成する工程と、
前記半田バンプの表面に、前記半田バンプの主成分とは異なる金属からなる金属膜を形成する工程、とからなる。
絶縁層の表面にAuバンプを有する電子部品を搭載するためのパッドを形成する工程と、
前記パッド上に、前記Auバンプと接続するための半田バンプを形成する工程と、
前記半田バンプの表面に、前記半田バンプの主成分とは異なる金属からなる金属膜を形成する工程、とからなる。
上記目的を達成するため、本願発明の電子装置の製造方法は、
絶縁層の表面にAuバンプを有する電子部品を搭載するためのパッドを形成する工程と、
前記パッド上に、前記Auバンプと接続するための半田バンプを形成する工程と、
前記Auバンプの表面に前記半田バンプの主成分以外の金属からなる金属膜を形成する工程と、
前記Auバンプと前記半田バンプとをフリップチップ接続して、前記パッド上に電子部品を搭載する工程、とからなることを技術的特徴とする。
絶縁層の表面にAuバンプを有する電子部品を搭載するためのパッドを形成する工程と、
前記パッド上に、前記Auバンプと接続するための半田バンプを形成する工程と、
前記Auバンプの表面に前記半田バンプの主成分以外の金属からなる金属膜を形成する工程と、
前記Auバンプと前記半田バンプとをフリップチップ接続して、前記パッド上に電子部品を搭載する工程、とからなることを技術的特徴とする。
本願発明の電子部品搭載用基板は、半田バンプの表面に金属膜が形成されている。金属膜は半田バンプの主成分以外の金属からなっている。そのため、Auバンプと半田バンプ間の接続信頼性が向上する。それ故、本願発明によれば、Auバンプを有する電子部品を、信頼性高く搭載できる電子部品搭載用基板を提供できる。
[第1実施形態]
図1及び図2を参照して本発明の第1実施形態に係るフリップチップ接続用基板について説明する。
図1(A)に示すように、第1実施形態の電子部品搭載用基板100は、絶縁層10と、絶縁層10上に形成されているパッド12と、パッド上に形成されている半田バンプ14と、半田バンプ14の表面に形成されている金属膜16とからなる。また、図1(B)に示すように、半田バンプ14は、電子部品20のAuバンプ24と電子部品搭載用パッド12とを接続(フリップチップ接続)している。Auバンプ24は、図1(B)に示すように、円筒形状の基部24aと円錐形状のスタッド部24bとから成るAuバンプが好ましい。
図1及び図2を参照して本発明の第1実施形態に係るフリップチップ接続用基板について説明する。
図1(A)に示すように、第1実施形態の電子部品搭載用基板100は、絶縁層10と、絶縁層10上に形成されているパッド12と、パッド上に形成されている半田バンプ14と、半田バンプ14の表面に形成されている金属膜16とからなる。また、図1(B)に示すように、半田バンプ14は、電子部品20のAuバンプ24と電子部品搭載用パッド12とを接続(フリップチップ接続)している。Auバンプ24は、図1(B)に示すように、円筒形状の基部24aと円錐形状のスタッド部24bとから成るAuバンプが好ましい。
金属膜16は、半田バンプの主成分以外の金属からなっている。このため、Auバンプと半田バンプの主成分とからなる合金層が形成され難くなる。そのため、バンプ内にボイドが発生し難くなる。その結果、電子部品と電子部品搭載用基板間の接続信頼性を低下させるクラックの発生が抑えられる。ICチップの発熱時、バンプ内のクラックの拡大による抵抗値の上昇を抑えることができる。ボイドの熱膨張により、バンプ内にクラックが発生することを防ぐことができる。それ故、第1実施形態の電子部品搭載用基板100は、Auバンプを有する電子部品を搭載するための基板として好適である。
ここで、半田バンプの主成分の金属とは、半田バンプを構成する複数の金属の中で、wt%が最も多い金属のことである。
半田バンプはSn系の半田バンプであって、金属膜はSn以外の金属からなることが好ましい。ここで、Sn系の半田バンプは、主成分がSnである半田バンプのことである。Sn系の半田バンプは融点が低いので、リフローによるフリップチップ接続時、合金層が形成され難い。Sn系の半田バンプの具体例としては、Sn/Pb、Sn/Ag、Sn/Cu、Sn/Ag/Cu、Sn等がある。
半田バンプはSn系の半田バンプであって、金属膜はSn以外の金属からなることが好ましい。ここで、Sn系の半田バンプは、主成分がSnである半田バンプのことである。Sn系の半田バンプは融点が低いので、リフローによるフリップチップ接続時、合金層が形成され難い。Sn系の半田バンプの具体例としては、Sn/Pb、Sn/Ag、Sn/Cu、Sn/Ag/Cu、Sn等がある。
金属膜を構成する金属と半田バンプの主成分の金属とから形成される合金の成長速度は、Auと半田バンプの主成分の金属とから形成される合金の成長速度より遅いことが好ましい。
金属膜を構成する金属と金とから形成される合金の成長速度は、Auと上記半田バンプの主成分の金属とから形成される合金の成長速度より遅いことが好ましい。
金属膜を構成する金属と半田バンプの主成分の金属とから形成される合金の成長速度と金属膜を構成する金属と金とから形成される合金の成長速度は、Auと上記半田バンプの主成分の金属とから形成される合金の成長速度より遅いことが好ましい。合金の成長速度の関係が、以上のような関係の場合、金が半田バンプ内や金属膜内に拡散する速度が遅くなる。もしくは、半田バンプを構成する金属(特に、主成分の金属)が、Auバンプ内や金属膜内へ拡散する速度が遅くなる。あるいは、金属膜の金属が、半田バンプ内やAuバンプ内へ拡散する速度が遅くなる。そのため、バンプ内や金属膜内にボイドが発生し難くなる。
半田バンプがSn系の半田バンプであって、金属膜は、銅、銀、Pd、白金、鉛、ニッケル、カドミウム、亜鉛のいずれかから選ばれる1つの金属からなることが好ましい。Auバンプ内の金が、金属膜もしくは半田バンプ内へ拡散することを防止できる。もしくは、半田バンプ内の金属(特に主成分の金属)が金属膜もしくはAuバンプ内へ拡散することを防止できる。その結果、バンプ内や金属膜内にボイドが発生しがたくなる。
金属膜は、貴金属から選ばれる1つの金属からなっていることが好ましい。金と半田バンプの主成分とからなる合金層の形成が抑制される。Auバンプ内の金が、金属膜もしくは半田バンプ内へ拡散することを防止できる。もしくは、半田バンプ内の金属(特に主成分の金属)が金属膜もしくはAuバンプ内へ拡散することを防止できる。その結果、バンプ内や金属膜内にボイドが発生しがたくなる。
金属膜を構成する金属と金とから形成される合金の成長速度は、Auと上記半田バンプの主成分の金属とから形成される合金の成長速度より遅いことが好ましい。
金属膜を構成する金属と半田バンプの主成分の金属とから形成される合金の成長速度と金属膜を構成する金属と金とから形成される合金の成長速度は、Auと上記半田バンプの主成分の金属とから形成される合金の成長速度より遅いことが好ましい。合金の成長速度の関係が、以上のような関係の場合、金が半田バンプ内や金属膜内に拡散する速度が遅くなる。もしくは、半田バンプを構成する金属(特に、主成分の金属)が、Auバンプ内や金属膜内へ拡散する速度が遅くなる。あるいは、金属膜の金属が、半田バンプ内やAuバンプ内へ拡散する速度が遅くなる。そのため、バンプ内や金属膜内にボイドが発生し難くなる。
半田バンプがSn系の半田バンプであって、金属膜は、銅、銀、Pd、白金、鉛、ニッケル、カドミウム、亜鉛のいずれかから選ばれる1つの金属からなることが好ましい。Auバンプ内の金が、金属膜もしくは半田バンプ内へ拡散することを防止できる。もしくは、半田バンプ内の金属(特に主成分の金属)が金属膜もしくはAuバンプ内へ拡散することを防止できる。その結果、バンプ内や金属膜内にボイドが発生しがたくなる。
金属膜は、貴金属から選ばれる1つの金属からなっていることが好ましい。金と半田バンプの主成分とからなる合金層の形成が抑制される。Auバンプ内の金が、金属膜もしくは半田バンプ内へ拡散することを防止できる。もしくは、半田バンプ内の金属(特に主成分の金属)が金属膜もしくはAuバンプ内へ拡散することを防止できる。その結果、バンプ内や金属膜内にボイドが発生しがたくなる。
金属膜と半田バンプの組み合わせとしては、金属膜がPdであって、半田バンプがSnであることが好ましい。この組み合わせの場合、合金層が形成されがたいので、Auバンプと半田バンプ間の接続信頼性が高くなる。
図1(B)は、電子部品搭載用基板100に半導体チップ20をフリップチップ実装する状態を示す。フリップチップ接続の際には、上述した半田バンプが溶融するように、スズ、または、スズ合金の溶融温度(例えば、スズの場合230℃)よりも20〜30℃高い温度で半導体チップ20と電子部品搭載用基板とを接続する。電子部品と電子部品搭載用基板は、Auバンプと半田バンプを介して接続される。
ここで、第1実施形態のプリント配線板10では、スズから成る半田バンプ14の表面に、パラジウム膜16が被覆されている。パラジウムは、金に比べSnと合金層を形成し難い。このため、リフローやICチップの発熱の際に、パラジウムによりAuバンプの金が半田バンプ14のスズと合金を形成し難くなる。その結果、Auバンプ内や半田バンプ内でのボイドの発生が抑制される。これにより、ボイドによるバンプ内のクラックの発生が抑えられる。半導体チップ20の発熱時におけるバンプ内のクラックの拡大による抵抗値の上昇が抑えられる。バンプ内のボイドの熱膨張による接続部(半田バンプとAuバンプ間の接続部)の破損が抑えられる。そのため、Auバンプと半田バンプ間の接続信頼性が高くなる。
第1実施形態では、半田バンプ14にパラジウム膜16を被覆したが、パラジウム以外でも、Auバンプを構成する金よりも拡散速度の遅い金属を用いることができる。例えば、銀、インジウム、白金等が金属膜として好適である。Snへの拡散速度は、ほぼイオン化傾向と同様な傾向にあるため、スズよりもイオン化傾向が小さく金よりも大きい金属を用いることができる。アンチモン(Sb)、ビスマス(Bi)、銅(Cu)等の金属も理論的には使用可能である。しかしながら、それらの金属は表面に酸化被膜が生じるため貴金属であることが望ましい。ここで、銀は、めっきにより半田バンプの表面に被覆することができる。白金は、プリント配線板の半田バンプ以外にマスクを設け、半田バンプにスパッタ等により被覆することができる。
引き続き、第1実施形態の電子部品搭載用基板100の製造方法について図2を参照して説明する。まず、絶縁層10上にパッド12を形成する。続いて、パッド12上にスズ半田を搭載しリフローを行うことで、図2(A)に示すように、パッド12上に半田バンプ14を形成する。次に、半田バンプ上にパラジウムを置換めっきで析出させる。即ち、スズバンプが形成されたプリント配線板10をパラジウム(Pd)の溶解している溶液中に浸漬すると、次式の化学反応が起き、イオンに成り易いSnが溶液中に溶解し、Snよりイオン化傾向が低いPdが半田表面に析出する。
[数1]
Sn+Pd(2+) → Sn(2+)+Pd
[数1]
Sn+Pd(2+) → Sn(2+)+Pd
この置換めっきは、図2(A)に示す電子部品搭載用基板100を、上村工業(株)製、前処理薬品(KAT−450)に浸漬し、下記条件でSnとPdを置換することによって半田バンプ14の表面にパラジウムからなる置換めっき膜16aを形成する(図2(B))。
〔置換めっき液〕
Pd濃度 8〜16mg/L
硫酸(62.5%) 17〜36g/L
温度 20〜30℃
浸漬時間 1.5分
〔置換めっき液〕
Pd濃度 8〜16mg/L
硫酸(62.5%) 17〜36g/L
温度 20〜30℃
浸漬時間 1.5分
置換めっきでは、析出したPdの厚みが薄く十分ではなく、金の拡散を抑えるバリアメタル層として作用し難い。バリアメタル層として作用し得る厚さ(例えば、0.03〜0.07μm)以上にするため、無電解Pdめっきを行う。即ち、この無電解Pdめっきは、半田バンプ表面に析出したPd(パラジウムからなる置換めっき膜)を核(触媒)として、その表面にPdを析出させる方法である。この無電解Pdめっきを用いて、半田バンプの表面に所定の厚さの無電解めっき膜(無電解Pdめっき膜)を形成する。このように、置換めっきと無電解めっきを行うことで、置換めっき膜と置換めっき膜上の無電解めっき膜とからなる金属膜が半田バンプ表面に形成される。
この無電解Pdめっきは、図2(B)に示す電子部品搭載用基板100を、日本エレクトロプレイティング・エンジニヤース(EEJA)製の無電解Pdめっきに浸漬し、下記条件で半田バンプ14に所定厚さのパラジウムめっき膜16bを形成し、金属膜16を完成する(図2(C))。
〔置換めっき液〕
Pd濃度 0.4〜0.8g/L
析出速度 0.5〜0.9μm/hr
浸漬時間 4.0分
〔置換めっき液〕
Pd濃度 0.4〜0.8g/L
析出速度 0.5〜0.9μm/hr
浸漬時間 4.0分
第1実施形態のプリント配線板の製造方法では、半田バンプ14の表面に、置換めっきによりパラジウム置換めっき膜16aを形成し、該パラジウム置換めっき膜の上に、無電解めっきにより所定厚さのパラジウム無電解めっき膜16bを形成する。このため、スズから成る半田バンプ14の表面にパラジウムを被覆することができる。そのため、リフロー時や半導体の発熱の際に、金よりも拡散速度の遅いパラジウムにより金がスズ中に拡散すること抑制できる。その結果、Auバンプや半田バンプ内にボイドが発生することを防ぐことができる。
[第2実施形態]
図3及び図4を参照して本発明の第2実施形態に係るフリップチップ接続半導体装置について説明する。
図3(A)は、第2実施形態の係る電子部品搭載用基板100及び、該電子部品搭載用基板100にフリップチップ接続される半導体チップ(電子装置)20を示している。電子部品搭載用基板100は、銅製のランド12を備え、該ランド12上にはSn(60wt%)/Pb(40wt%)から成る半田バンプ14が形成されている。一方、半導体チップ20には、アルミニウムのパッド22が形成されていて、該パッド22上にAuバンプ24が設けられ、該Auバンプ24表面には白金膜26が形成されている。
図3及び図4を参照して本発明の第2実施形態に係るフリップチップ接続半導体装置について説明する。
図3(A)は、第2実施形態の係る電子部品搭載用基板100及び、該電子部品搭載用基板100にフリップチップ接続される半導体チップ(電子装置)20を示している。電子部品搭載用基板100は、銅製のランド12を備え、該ランド12上にはSn(60wt%)/Pb(40wt%)から成る半田バンプ14が形成されている。一方、半導体チップ20には、アルミニウムのパッド22が形成されていて、該パッド22上にAuバンプ24が設けられ、該Auバンプ24表面には白金膜26が形成されている。
図3(B)は、電子部品搭載用基板100に半導体チップ20をフリップチップ実装する状態を示す。
ここで、第2実施形態の半導体チップ20では、Auバンプの表面に、白金膜(金属膜)が形成されAuバンプ内や半田バンプ内や金属膜中にボイドが発生し難くなる。これにより、Auバンプと半田バンプを介して接続された電子部品と電子部品搭載装置間の接続信頼性が高くなる。
第2実施形態では、Auバンプ24に白金膜26を被覆した。金属膜としては、白金以外に、Auバンプを構成する金よりもSnと合金を形成し難い金属からなる金属膜を用いることができる。例えば、銀、インジウム、パラジウム等を用いることができる。
引き続き、第2実施形態の半導体チップ20の製造方法について図4を参照して説明する。
図4(A)に示すように、フラットテーブル32上に白金を分散させたフラックス34を載置し、スキージ36によりフラックス34を延ばす。これにより、白金が分散されたフラックスは、図4(B)に示すように厚さを10μmに調整する。その後、図4(C)に示すように、半導体チップ20のAuバンプ24をフラックス34内に差し入れ、Auバンプ24の表面に白金膜26を被覆させる。
図4(A)に示すように、フラットテーブル32上に白金を分散させたフラックス34を載置し、スキージ36によりフラックス34を延ばす。これにより、白金が分散されたフラックスは、図4(B)に示すように厚さを10μmに調整する。その後、図4(C)に示すように、半導体チップ20のAuバンプ24をフラックス34内に差し入れ、Auバンプ24の表面に白金膜26を被覆させる。
第2実施形態の半導体チップの製造方法では、白金を分散させたフラックス中に浸漬させることで、Auバンプ24の表面に白金膜26を被覆する。このため、Auバンプ24の表面に白金を被覆することができ、リフロー時や半導体の発熱の際に、バンプ内にボイドの発生を防ぐことができる。
上述した実施形態では、プリント配線板上に半導体チップをフリップチップ実装する例を挙げたが、本発明の構成は、Auバンプとスズ半田バンプとを用いるフリップチップ実装であれば、いかなるフリップチップ実装にも用いることができる。電子部品搭載用基板100として、図5や図6に示す基板を用いることができる。図5の基板は、パッド12が絶縁層内10内に埋め込まれている。そして、パッドの表面と絶縁層の表面は、実質的に同一レベルである。図6の基板は図1の電子部品搭載用基板上に、パッドを露出させる開口部18aを備えるソルダーレジスト層18が形成されている。
10 絶縁層
12 パッド
14 半田バンプ
16 金属膜
18 ソルダーレジスト層
20 半導体チップ
22 パッド
24 Auバンプ
26 白金膜
100 電子部品搭載用基板
12 パッド
14 半田バンプ
16 金属膜
18 ソルダーレジスト層
20 半導体チップ
22 パッド
24 Auバンプ
26 白金膜
100 電子部品搭載用基板
Claims (19)
- 絶縁層と、
前記絶縁層の表面に形成され、Auバンプを有する電子部品を搭載するためのパッドと、前記パッド上に形成され、前記パッドと前記Auバンプとを接続するための半田バンプと、
前記半田バンプの表面に形成されている金属膜と、からなる電子部品搭載用基板であって、
前記金属膜は前記半田バンプの主成分とは異なる金属からなる電子部品搭載用基板。 - 前記半田バンプはSn系の半田バンプであって、前記金属膜は前記半田バンプの主成分のSnとは異なる金属からなる請求項1に記載の電子部品搭載用基板。
- 前記金属膜の金属と前記半田バンプの主成分の金属とから形成される合金の成長速度は、Auと前記半田バンプの主成分の金属とから形成される合金の成長速度より遅い請求項1の電子部品搭載用基板。
- 前記金属膜の金属とAuとから形成される合金の成長速度は、Auと前記半田バンプの主成分の金属とから形成される合金の成長速度より遅い請求項1の電子部品搭載用基板。
- 前記金属膜は、銅、銀、Pd、白金、鉛、ニッケル、カドミウム、亜鉛のいずれかから選ばれる1つの金属からなる請求項2の電子部品搭載用基板。
- 前記金属膜は、少なくとも貴金属から選ばれる1つの金属からなる請求項2の電子部品搭載用基板。
- 前記電子部品搭載用基板上に、前記パッドを露出させる開口部を有するソルダーレジスト層が形成されている請求項1の電子部品搭載用基板。
- 前記金属膜は少なくともPdからなる請求項1の電子部品搭載用基板。
- 前記半田バンプはSnからなる請求項7の電子部品搭載用基板。
- 前記パッドの表面は前記絶縁層の表面から突出している請求項1の電子部品搭載用基板。
- 前記パッドの表面と前記絶縁層の表面とは同一レベルに位置している請求項1の電子部品搭載用基板。
- 前記金属膜は前記半田バンプの表面全体を被覆している請求項1の電子部品搭載用基板。
- 前記金属膜は、貴金属から選ばれる少なくとも1つの金属のみからなる請求項2の電子部品搭載用基板。
- 前記金属膜はPdのみからなる請求項1の電子部品搭載用基板。
- 絶縁層の表面にAuバンプを有する電子部品を搭載するためのパッドを形成する工程と、
前記パッド上に、前記Auバンプと接続するための半田バンプを形成する工程と、
前記半田バンプの表面に、前記半田バンプの主成分とは異なる金属からなる金属膜を形成する工程、とからなる電子部品搭載用基板の製造方法。 - 前記金属膜は置換めっきにより形成されている請求項11の電子部品搭載用基板の製造方法。
- 前記金属膜は置換めっきと無電解めっきにより形成されている請求項11の電子部品搭載用基板の製造方法。
- 置換めっきと無電解めっきはPdめっきである請求項11の電子部品搭載用基板の製造方法。
- 絶縁層の表面にAuバンプを有する電子部品を搭載するためのパッドを形成する工程と、
前記パッド上に、前記Auバンプと接続するための半田バンプを形成する工程と、
前記Auバンプの表面に半田バンプの主成分とは異なる金属からなる金属膜を形成する工程と、
前記Auバンプと前記半田バンプとをフリップチップ接続して、前記基板上に電子部品を搭載する工程、とからなる電子装置の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US4007208P | 2008-03-27 | 2008-03-27 | |
US12/325,897 US20090246911A1 (en) | 2008-03-27 | 2008-12-01 | Substrate for mounting electronic components and its method of manufacture |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009239278A true JP2009239278A (ja) | 2009-10-15 |
Family
ID=41117864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009052876A Pending JP2009239278A (ja) | 2008-03-27 | 2009-03-06 | 電子部品搭載用基板、及び、その製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20090246911A1 (ja) |
JP (1) | JP2009239278A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130020565A (ko) | 2011-08-17 | 2013-02-27 | 소니 주식회사 | 반도체 장치, 반도체 장치의 제조 방법 및 전자 기기 |
JP2014143305A (ja) * | 2013-01-24 | 2014-08-07 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の実装構造および半導体装置の製造方法 |
JP2018112561A (ja) * | 2012-06-06 | 2018-07-19 | 株式会社エンプラス | 電気接触子及び電気部品用ソケット |
KR20220046106A (ko) * | 2020-10-07 | 2022-04-14 | 성균관대학교산학협력단 | 전기화학적 마이그레이션 방지를 위해 솔더를 무전해 팔라듐 및 니켈 도금 방법 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8844125B2 (en) * | 2011-01-14 | 2014-09-30 | Harris Corporation | Method of making an electronic device having a liquid crystal polymer solder mask and related devices |
CN102605359A (zh) * | 2011-01-25 | 2012-07-25 | 台湾上村股份有限公司 | 化学钯金镀膜结构及其制作方法、铜线或钯铜线接合的钯金镀膜封装结构及其封装工艺 |
US20130043573A1 (en) * | 2011-08-15 | 2013-02-21 | Advanced Analogic Technologies (Hong Kong) Limited | Solder Bump Bonding In Semiconductor Package Using Solder Balls Having High-Temperature Cores |
JP5475077B2 (ja) * | 2012-09-07 | 2014-04-16 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
JP2014072372A (ja) * | 2012-09-28 | 2014-04-21 | Ibiden Co Ltd | プリント配線板の製造方法及びプリント配線板 |
US9418953B2 (en) * | 2014-01-13 | 2016-08-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging through pre-formed metal pins |
US20190148325A1 (en) * | 2017-11-10 | 2019-05-16 | Advanced Semiconductor Engineering, Inc. | Electronic device and method for manufacturing the same |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04266037A (ja) * | 1991-02-20 | 1992-09-22 | Matsushita Electric Ind Co Ltd | 半導体素子の実装構造体 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6127731A (en) * | 1999-03-11 | 2000-10-03 | International Business Machines Corporation | Capped solder bumps which form an interconnection with a tailored reflow melting point |
JP2000311921A (ja) * | 1999-04-27 | 2000-11-07 | Sony Corp | 半導体装置およびその製造方法 |
JP3829325B2 (ja) * | 2002-02-07 | 2006-10-04 | 日本電気株式会社 | 半導体素子およびその製造方法並びに半導体装置の製造方法 |
US7939939B1 (en) * | 2007-06-11 | 2011-05-10 | Texas Instruments Incorporated | Stable gold bump solder connections |
US8269345B2 (en) * | 2007-10-11 | 2012-09-18 | Maxim Integrated Products, Inc. | Bump I/O contact for semiconductor device |
-
2008
- 2008-12-01 US US12/325,897 patent/US20090246911A1/en not_active Abandoned
-
2009
- 2009-03-06 JP JP2009052876A patent/JP2009239278A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04266037A (ja) * | 1991-02-20 | 1992-09-22 | Matsushita Electric Ind Co Ltd | 半導体素子の実装構造体 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130020565A (ko) | 2011-08-17 | 2013-02-27 | 소니 주식회사 | 반도체 장치, 반도체 장치의 제조 방법 및 전자 기기 |
US9105625B2 (en) | 2011-08-17 | 2015-08-11 | Sony Corporation | Semiconductor apparatus, method of manufacturing semiconductor apparatus, and electronic apparatus |
JP2018112561A (ja) * | 2012-06-06 | 2018-07-19 | 株式会社エンプラス | 電気接触子及び電気部品用ソケット |
JP2014143305A (ja) * | 2013-01-24 | 2014-08-07 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の実装構造および半導体装置の製造方法 |
KR20220046106A (ko) * | 2020-10-07 | 2022-04-14 | 성균관대학교산학협력단 | 전기화학적 마이그레이션 방지를 위해 솔더를 무전해 팔라듐 및 니켈 도금 방법 |
KR102408109B1 (ko) * | 2020-10-07 | 2022-06-10 | 성균관대학교산학협력단 | 전기화학적 마이그레이션 방지를 위해 솔더를 무전해 팔라듐 및 니켈 도금 방법 |
Also Published As
Publication number | Publication date |
---|---|
US20090246911A1 (en) | 2009-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009239278A (ja) | 電子部品搭載用基板、及び、その製造方法 | |
KR101317019B1 (ko) | 전자 디바이스 및 납땜 방법 | |
JP5808403B2 (ja) | はんだ堆積物を基板上に形成する方法 | |
US20060276022A1 (en) | Capping copper bumps | |
JP2007123883A (ja) | プリント回路基板のメッキ層形成方法およびこれから製造されたプリント回路基板 | |
JP2007031826A (ja) | 接続用端子、およびこれを有する半導体搭載用基板 | |
TW201322394A (zh) | 半導體裝置、電子裝置及半導體裝置之製造方法 | |
JP5067481B2 (ja) | 配線基板およびその製造方法、電子装置の製造方法 | |
JP2009004454A (ja) | 電極構造体及びその形成方法と電子部品及び実装基板 | |
JP4185892B2 (ja) | 半導体装置の製造方法 | |
JP2004047510A (ja) | 電極構造体およびその形成方法 | |
JP2002280407A (ja) | 半導体チップ及び半導体装置、回路基板並びに電子機器 | |
CN101159253A (zh) | 凸块下金属层结构、晶圆结构与该晶圆结构的形成方法 | |
JP2013012739A (ja) | 電気接続端子構造体及びその製造方法 | |
JP6212901B2 (ja) | 電子デバイス用の接合構造及び電子デバイス | |
JP6702108B2 (ja) | 端子構造、半導体装置、電子装置及び端子の形成方法 | |
JP5680342B2 (ja) | めっき膜、プリント配線板及びモジュール基板 | |
JP2008147375A (ja) | 半導体装置、回路配線基板及び半導体装置の製造方法 | |
JP2005317729A (ja) | 接続端子、その接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法 | |
JP2008028069A (ja) | 外部接合電極付き基板およびその製造方法 | |
JP3916850B2 (ja) | 半導体装置 | |
JP2003152007A (ja) | バンプ形成方法および半導体装置の実装構造体 | |
JP5552957B2 (ja) | 端子構造、プリント配線板、モジュール基板及び電子デバイス | |
JP5625510B2 (ja) | 端子構造、プリント配線板、モジュール基板及び電子デバイス | |
JP3980473B2 (ja) | 電子部品の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121225 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130430 |