JP5680342B2 - めっき膜、プリント配線板及びモジュール基板 - Google Patents

めっき膜、プリント配線板及びモジュール基板 Download PDF

Info

Publication number
JP5680342B2
JP5680342B2 JP2010130996A JP2010130996A JP5680342B2 JP 5680342 B2 JP5680342 B2 JP 5680342B2 JP 2010130996 A JP2010130996 A JP 2010130996A JP 2010130996 A JP2010130996 A JP 2010130996A JP 5680342 B2 JP5680342 B2 JP 5680342B2
Authority
JP
Japan
Prior art keywords
plating layer
nickel plating
substrate
nickel
phosphorus concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010130996A
Other languages
English (en)
Other versions
JP2011074484A (ja
Inventor
佐藤 淳
佐藤  淳
阿部 寿之
寿之 阿部
尚志 太田
尚志 太田
みゆき 柳田
みゆき 柳田
真清 亀田
真清 亀田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2010130996A priority Critical patent/JP5680342B2/ja
Priority to US12/869,095 priority patent/US8183463B2/en
Priority to EP10174785A priority patent/EP2309830B1/en
Publication of JP2011074484A publication Critical patent/JP2011074484A/ja
Application granted granted Critical
Publication of JP5680342B2 publication Critical patent/JP5680342B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12458All metal or with adjacent metals having composition, density, or hardness gradient
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771Transition metal-base component
    • Y10T428/12861Group VIII or IB metal-base component
    • Y10T428/12889Au-base component

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemically Coating (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、めっき膜、並びにそれを備えるプリント配線板及びモジュール基板に関する。
電子機器には、種々の電子部品を搭載したモジュール基板をマザーボード等に接続することによって作製されるパッケージ基板が用いられている。通常、このようなモジュール基板は、その表面の電極端子をマザーボードの導体部とはんだ接合することによって、マザーボードと接続されて、モジュール基板に搭載される電子部品が機能するようになっている。
上述のような電子機器の信頼性を確保する観点から、モジュール基板とマザーボードとの接続や電子部品とモジュール基板との接続は、容易に破断しないことが求められている。このため、マザーボードとの接続に用いられるモジュール基板等の電極端子は、はんだ付け性やはんだボールプル試験によって評価されるはんだ接合強度に優れることが求められている。このような要請に応じて、接続端子の表面に設けられるめっき膜の組成や厚みを調整することが提案されている(例えば、特許文献1参照)。
特開2008−177261号公報
ところで、電子機器に内蔵されるモジュール基板や電子部品には、その電子機器の用途に応じて様々な特性を有することが求められる。このため、上述のようなモジュール基板の電極端子に設けられるめっき膜も、電子機器の用途に応じて、求められる特性が異なる。例えば、携帯電話など日常的に持ち運びされる電子機器に内蔵されるモジュール基板やその電極端子に設けられるめっき膜は、落下に伴う衝撃に対して耐久性を有することが必要である。
しかしながら、本発明者らの検討によれば、従来のめっき膜を有する電極端子を用いてモジュール基板等をマザーボードにはんだ接合して搭載した場合、当該電極端子がたとえ優れたはんだ接合強度を有していても、落下等に伴う衝撃に対しては、容易に破断してしまうことが分かった。
本発明は、上記事情に鑑みてなされたものであり、はんだ等によって接続された場合に、十分に優れた落下強度を実現することが可能なめっき膜を提供することを目的とする。また、そのようなめっき膜を電極端子に備えることによって、落下等の衝撃が加わっても、電気的接続が容易に破断しないプリント配線板及びモジュール基板を提供することを目的とする。
上記目的を達成するため、本発明では、リンを含むニッケルめっき層と、該ニッケルめっき層上に金めっき層と、を有するめっき膜であって、ニッケルめっき層におけるリン濃度が11〜16質量%であり、ニッケルめっき層の金めっき層側の面におけるリン濃度の平均値及び標準偏差をそれぞれX及びσとしたときに、(3×σ×100)/Xの値が10以下であるめっき膜を提供する。
本発明のめっき膜を表面に有する電極端子を、はんだ等によって接続したプリント配線板及びモジュール基板は、十分に優れた落下強度を有する。このような効果が得られる理由は必ずしも明らかではないが、本発明者らは以下の通り推察する。すなわち、ニッケルめっき層中のリン濃度が11質量%未満であると、金めっき層の形成時やはんだを用いた接合の際に、ニッケルめっき層からのニッケルの拡散速度が速くなってしまうため、ニッケルが不足する領域が生じて、接続部分にボイドが発生してしまう。また、はんだ接合時にニッケルめっき層上に形成される金属間化合物の結晶粒が粗大になってしまう。一方、ニッケルめっき層中のリン濃度が16質量%を超えるとニッケルめっき層が脆くなり落下強度が低下してしまう。つまり、リン濃度が11〜16質量%であるニッケルめっき層は、それ自体が脆くない上に、金めっき層の形成時やはんだを用いた接合の際にニッケルめっき層からのニッケルの拡散速度が遅いため、ニッケルめっき層が腐食され難くなり、ボイドの発生を抑制することができる。また、はんだ接合時にニッケルめっき層上に形成される金属間化合物の結晶粒を微細なものにすることができる。
また、本発明のめっき膜におけるニッケルめっき層の金めっき層側の面は、(3×σ×100)/Xの値が十分に小さいために、局部的なニッケルめっき層の腐食を抑制することができる。なお、この(3×σ×100)/Xの値が大きくなっても、はんだボールプル強度は殆ど変化がないものの、落下強度は大幅に低下する。これは、落下強度がはんだボールプル強度とは異なり、接合界面における微細構造の影響を受け易いことに起因しているものと考えられる。
すなわち、本発明は、落下強度向上のためには、リン濃度のみならず(3×σ×100)/Xの値を小さくすることが必要であるという本発明者らの独自の知見に基づくものである。かかる知見に基づいて、ニッケルめっき層中におけるリン濃度を特定範囲にするとともに、(3×σ×100)/Xの値を特定値以下にすることによって、ニッケルめっき層の腐食が抑制されるとともに金属間化合物の結晶粒が微細化され、十分に優れた落下強度を有するめっき膜とすることができる。このような落下強度の向上効果は、Sn−Pb系はんだに代えて、はんだが固くなり落下等の衝撃によって破断し易い鉛フリーのSn−Ag−Cu系はんだを用いた場合に特に顕著に得られる。
また、本発明のめっき膜におけるニッケルめっき層におけるリン濃度は、金めっき層に近接するにつれて高くなることが好ましい。これによって、はんだ接合時にニッケルめっき層からニッケルが一層拡散し難くなり、接続部分におけるボイドの発生を十分に抑制することができる。これによって、はんだ等によって接合された場合に、一層優れた落下強度を有するめっき膜とすることができる。
本発明ではまた、上述のめっき膜を有する接続端子を備えるプリント配線板を提供する。本発明のプリント配線板は、上述の特徴を有するめっき膜を備える接続端子を有していることから、優れた落下強度を有する。
本発明では、さらに、上述のめっき膜を有する接続端子と、該接続端子と電気的に接続した電子機器と、を備えるモジュール基板を提供する。このようなモジュール基板は、上記特徴を有するめっき膜を有する接続端子を備えるため、電子デバイスに搭載された場合に、落下等の衝撃が加わってもマザーボード等との電気的接続が容易に破断せず、優れた落下強度を有する。
本発明によれば、はんだ等によって接続された場合に、十分に優れた落下強度を実現することが可能なめっき膜を提供することができる。また、そのようなめっき膜を電極端子に備えることによって、落下等の衝撃が加わっても、電気的接続が容易に破断しないプリント配線板及びモジュール基板を提供することができる。このようなめっき膜、プリント配線板及びモジュール基板は、携帯電話など持ち運びされる電子機器に特に有用である。
本発明のモジュール基板の好適な実施形態を模式的に示す断面図である。 本発明の好適な実施形態であるモジュール基板の電極端子の断面構造を模式的に示す断面図である。 本発明の一実施形態であるモジュール基板を、マザーボードに接続する方法の前半部分を模式的に示す工程図である。 本発明の一実施形態であるモジュール基板を、マザーボードに接続する方法の後半部分を模式的に示す工程図である。 本発明の一実施形態であるモジュール基板をマザーボードに接続する方法における、第1のはんだリフロー工程後のモジュール基板の電極端子とマザーボードの電極端子との接続状態を模式的に示す断面図である。 実施例1のめっき膜の断面を示すTEM写真である。 実施例1のめっき膜の断面を示すTEM写真である。 実施例及び比較例の評価用実装基板の落下回数と累積不良率との関係を示すグラフである。 実施例の評価用実装基板の落下回数と累積不良率との関係を示すグラフである。
以下、場合により図面を参照して、本発明の好適な実施形態について説明する。なお、各図面において、同一又は同等の要素には同一の符号を付与し、重複する説明を省略する。
図1は、本発明のモジュール基板の好適な実施形態を模式的に示す断面図である。
モジュール基板100は、基板10の一方面上にチップコンデンサ20を備えており、当該チップコンデンサ20は、電極端子42に接続されている。また、基板10の内部には、コンデンサ22及びICチップ24が埋め込まれており、これらの電子部品は、銅配線によって接続されている。
モジュール基板100は、基板10の他方面上に接続端子である電極端子12を有している。電極端子12は、銅端子40上にめっき膜50を有している。めっき膜50は、銅端子40側から、ニッケルめっき層及び金めっき層が順次積層された構造を有している。
図2は、モジュール基板100の電極端子12の断面構造を模式的に示す断面図である。電極端子12は、銅端子40上に、銅端子40側からニッケルめっき層52及び金めっき層54が順次積層しためっき膜50を有している。
ニッケルめっき層52は、主成分としてニッケルとリンとを含有しており、ニッケルめっき層52全体におけるリン濃度は11〜16質量%、好ましくは12〜15質量%である。なお、ニッケルめっき層52は、上述の主成分以外の成分(例えば、パラジウム、金及び銅)を含んでいてもよいが、ニッケルめっき層52中における上記主成分の含有率は、好ましくは95質量%以上であり、より好ましくは99質量%以上であり、さらに好ましくは99.5質量%以上である。
ニッケルめっき層52は、厚さ方向にリン濃度及びニッケル濃度が変化していてもよい。例えば、リン濃度が、金めっき層54に近接するにつれて、高くなっていることが好ましい。具体的には、ニッケルめっき層52の銅端子40との接触面52bにおけるリン濃度をP1(質量%)、ニッケルめっき層52の金めっき層54との接触面52aにおけるリン濃度をP2(質量%)とした場合、P2/P1は、好ましくは1.05〜1.8であり、より好ましくは1.1〜1.5であり、さらに好ましくは、1.2〜1.4である。P2/P1が1.05未満であると、銅端子40と接触するニッケルめっき層でボイドが発生し易くなる傾向がある。一方、P2/P1が1.8を超えると、はんだ付け時にニッケルがはんだ中に拡散しにくくなるため合金層が形成され難くなり接合強度が低下する傾向にある。
ニッケルめっき層52の各元素の濃度は、めっき膜50の断面におけるニッケルめっき層52を、市販のエネルギー分散型X線分散(EDS)装置を用いて分析することによって測定することができる。また、ニッケルめっき層52の厚み方向におけるリン(ニッケル)濃度の変化率は、XPS装置を用いて、厚み方向に沿って各元素の濃度を測定することによって求めることができる。
ニッケルめっき層52は、接触面52aにおいて、下記式(1)によって測定される値Yが、10以下であり、好ましくは9以下であり、より好ましくは8以下である。Yが9以下であると、はんだ等によって接続した場合にボイドの発生が一層抑制され、一層優れた落下強度を有するモジュール基板とすることができる。Yが8以下であると、はんだ等によって接続した場合にボイドの発生がより一層抑制され、より一層優れた落下強度を有するモジュール基板とすることができる。一方、Yの値の下限としては、製造上の観点から好ましくは1以上である。Yの値が1未満であると、はんだ付け時に形成される合金層の表面が平滑になるため、優れた接合性が損なわれる傾向にある。また、Yの値を1より小さくすることは、製造上コストアップに繋がる傾向にある。なお、下記式(1)におけるσ(標準偏差)及びX(平均値、質量%)は、ニッケルめっき層52の断面において、7ヶ所以上の異なる位置を選択し、XPS分析によって、それぞれの位置におけるリン濃度(質量%)を求め、求められた値の平均値及び標準偏差を計算することによって求めることができる。
Y=3×σ×100/X (1)
ニッケルめっき層52の厚みは、良好な接合強度と落下強度とを両立する観点から、好ましくは1〜20μm、より好ましくは2〜10μm、さらに好ましくは2〜6μmである。
金めっき層54は、主成分として金を含有しており、少量のニッケルを含んでいてもよい。また、その他の微量成分として、パラジウムを含んでいてもよい。金めっき層54の厚みは、経済性とはんだの付着性を両立させる観点から、好ましくは0.01〜1μm、より好ましくは0.03〜0.5μm、さらに好ましくは0.05〜0.2μmである。
上述のモジュール基板100における基板10は、エポキシ樹脂などの樹脂性基板であってもよく、ガラスセラミックス基板であってもよい。樹脂製基板である場合は、市販のプリント配線板に、必要に応じて銅スルーホールめっきを施して、基板10を形成することができる。ガラスセラミックス基板の場合は、以下のようにして作製することができる。まず、ガラス粉末、結合剤、溶剤、可塑剤及び分散剤等を含む誘電体ペーストを用い、ドクターブレード法等によってグリーンシートを形成する。そして、当該グリーンシート上にAg、Ag−Pd合金、Cu、Ni等の各種導電性金属や合金からなる導電材料と有機ビヒクルを含む導体ペーストを塗布したりビアホールを形成したりして所定の形状の導体パターンを形成する。その後、必要に応じて導体パターンが形成された複数のグリーンシートを積層し、プレスして焼成することによって、多層であるガラスセラミックス基板を得ることができる。なお、単層のガラスセラミックス基板は、上述の積層を行わずに焼成することによって得ることができる。
基板10に設けられる電子部品としては、フィルタ、IC及びコンデンサなどの各種電子部品が挙げられる。これらの電子部品を、基板10の電極端子にはんだ等を用いて接続することにより、モジュール基板100が得られる。
次に、モジュール基板100の銅端子40上に、めっき膜50を形成する方法について説明する。めっき膜50を形成する方法は、銅端子40の表面を脱脂する脱脂工程と、プレディップ工程と、活性化工程と、ポストディップ工程と、無電解ニッケルめっき工程と、無電解パラジウムめっき工程と、無電解金めっき工程と、を有する。各工程の詳細を以下に説明する。
脱脂工程は市販の脱脂液を用いて行うことができる。モジュール基板100の銅端子40を脱脂液に浸漬した後、取り出して水洗いすることが好ましい。
プレディップ工程は、後続の活性化工程で用いる活性化処理液と同じものを用いることができる。このプレディップ工程を行うことによって、活性化工程における活性化処理液の有効成分の濃度が変動することを抑制することができる。
活性化工程は、市販の活性化処理液を用いて行うことができる。ポストディップ工程も、市販のポストディップ液を用いて行うことができる。ポストディップ工程によって、前工程で不導体部に付着したパラジウム成分等を除去することができる。
無電解ニッケルめっき工程では、市販の無電解ニッケルめっき液に、銅端子40を浸漬して無電解ニッケルめっき膜を形成する。この際、無電解ニッケルめっき液の温度は50〜95℃、好ましくは60〜90℃にすることが好ましい。無電解ニッケルめっき液におけるリン濃度は、好ましくは10〜13質量%である。無電解ニッケルめっき液のpHは、5.0〜6.0に、例えば希硫酸やアンモニア水等を用いて調整することが好ましい。
無電解パラジウムめっき工程では、市販の無電解パラジウムめっき液を用いて、厚さ0.01〜0.2μmの無電解パラジウムめっきを、無電解ニッケルめっき膜の表面に形成する。このように無電解パラジウムめっきを形成することによって、置換型金めっきを行う際に、無電解ニッケルめっき膜の侵食を抑制することができる。
無電解金めっき工程では、市販の無電解金めっき液を用いて、金めっき膜を形成する。この際、ニッケルめっき膜におけるリン濃度が高いため、ニッケルの溶出が抑制され、無電解ニッケルめっき膜の腐食を十分に抑制することができる。
以上の工程によって、銅端子40上に、無電解ニッケルめっき膜からなるニッケルめっき層52及び無電解金めっき膜からなる金めっき層54が順次積層しためっき膜50を形成することができる。
次に、本発明の一実施形態に係るモジュール基板を、はんだを用いてマザーボードに接続する方法について以下に説明する。
図3及び図4は、本発明の一実施形態であるモジュール基板200を、マザーボード80に接続する方法を模式的に示す工程図である。この接続方法は、第1のはんだ塗布工程[図3(a)]と、基板搭載工程[図3(b)]と、第1のはんだリフロー工程[図3(c)]と、第2のはんだ塗布工程[図4(d)]と、部品載置工程[図4(e)]と、第2のはんだリフロー工程[図4(f)]と、を有する。以下、図3及び図4を参照しながら、モジュール基板200を、マザーボード80に接続する方法について説明する。
図3(a)に示す第1のはんだ塗布工程では、電極端子81及び82を有するマザーボード80を準備する。このめっき膜の表面にクリームはんだSを塗布する。このクリームはんだSの塗布は、メタルマスクを用いた印刷により塗布してもよい。クリームはんだSの種類は特に限定されず、Sn−Pb系やSn−Ag−Cu系のはんだを含むものを用いることができる。
図3(b)に示す基板搭載工程では、電極端子12を有するモジュール基板200の裏面と、マザーボード80の表面とを向かい合わせて、電極端子12と対応する電極端子82とがクリームはんだSを介して接触するように位置合わせを行い、マザーボード80上にモジュール基板200を載置する。
図3(c)に示す第1のはんだリフロー工程では、マザーボード80と当該マザーボード80に載置されたモジュール基板200とをはんだリフロー炉に入れて加熱し、その後冷却する。加熱によりクリームはんだSが融解し、冷却により固形化して、電極端子12と電極端子82とが接続される。これによって、モジュール基板200とマザーボード80とが接続されて一体化される。
図5は、第1のはんだリフロー工程後における、モジュール基板200の電極端子12とマザーボード80の電極端子82との接続状態を模式的に示す断面図である。第1のはんだリフロー工程では、電極端子12の表面部にあるめっき膜のニッケルめっき層51から、ニッケルがはんだ接続層70に向けて拡散する。ここで、クリームはんだSがSn−Ag−Cu系のはんだを含む場合、はんだ接続層70のめっき膜12側には、(Cu,Ni)Sn等を含む金属間化合物71が生成する。一方、はんだ接続層70の電極端子82側には、CuSn等の金属間化合物73が生成する。なお、はんだ層72は、例えばSn−3Ag−0.5Cuの組成を有する。
ここで、電極端子12は、リン濃度の高いニッケルめっき層52を有するめっき膜50を有していたことから、クリームはんだSを介して電極端子82と接合される際に、ニッケルめっき層からはんだ接続層70へのニッケルの拡散量を低減することができる。また、ニッケルめっき層のはんだ接続層70側の面におけるリン濃度のばらつきが十分に低減されていたため、接続時におけるニッケルの拡散量のばらつきが十分に低減されている。したがって、接続部分、例えば金属間化合物71とめっき膜50との界面部分に、ボイドが発生することを抑制することができる。これによって、Sn−Ag−Cu系のはんだを含むクリームはんだSを用いても、十分に優れた落下強度を実現することができる。
図4(d)に示す第2のはんだ塗布工程では、一体化された状態のマザーボード80及びモジュール基板200の電極端子81及び電極端子12の上に、クリームはんだSを塗布する。このクリームはんだSの塗布は、メタルマスクを用いた印刷で塗布してもよい。ここで、電極端子81は、電極端子12と同様のめっき膜50を表面部に有していてもよい。
図4(e)に示す部品載置工程では、クリームはんだSが塗布された電極端子81,12の上に、電極端子81,12と電子部品26,28の端子とがそれぞれ対向するようにして、電子部品26,28を載置する。
図4(f)に示す第2のはんだリフロー工程では、電子部品26,28が載置されたマザーボード80及びモジュール基板200をはんだリフロー炉に入れて加熱し、その後冷却する。加熱によりクリームはんだSが融解し、冷却により固形化して、電極端子81,12と電子部品26,28とがそれぞれ接続される。なお、表面部にめっき膜50を有する電極端子81,12と電子部品26,28との接続部には、図5に示すような接続部分が形成される。
上述の通り、本実施形態のモジュール基板をマザーボードに接続した場合、モジュール基板の電極端子が、その表面部分にリン濃度及び(3×σ×100)/Xの値が特定の範囲にあるめっき膜を有している。したがって、接続部分におけるボイドの発生が抑制されるとともに、接続時に生成する金属間化合物の結晶粒を微細化することができる。このため、落下等の衝撃に対して、高い信頼性を有するモジュール基板及び電子機器とすることができる。
以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態に何ら限定されるものではない。例えば、本発明のめっき膜は、モジュール基板のみならず、電子機器が搭載されていない単層のプリント配線板や多層のプリント配線板に設けてもよい。
以下、本発明の内容を実施例及び比較例を用いてより詳細に説明するが、本発明は以下の実施例に限定されるものではない。
(実施例1)
[めっき膜の形成]
パッケージ用基板である高耐熱基板(日立化成工業株式会社製、製品名:FR4、厚み:3mm)を準備した。この基板にNCドリルを用いてスルーホールを形成し、スルーホールめっきを行った。その後、所定形状のエッチングレジストを形成し、不要な銅配線をエッチングにより除去してデイジーチェーン回路パターンを形成した。その後、不要な箇所にめっきが析出しないようにするために、ソルダーレジストで基板の表面の一部をオーバーコートして、はんだボール接続用の銅端子(銅パッド、φ0.6mm)を形成した。
上記基板の一方面に、厚み0.3mmのシリコンダミーウエハを接着剤で貼り付けた。その後、樹脂封止を行って、総厚みが1.1mmの基板を得た。この基板に、以下に説明する工程を順次行って、基板の銅端子上にめっき膜を形成した。
(脱脂工程)
上記基板を、脱脂液(奥野製薬工業株式会社製、商品名:エースクリーン850)に、40℃で3分間浸漬した後、基板を取り出して、1分間水洗した。
(プレディップ工程)
基板を、NNPアクセラB(奥野製薬工業株式会社製、商品名)に、25℃で30秒間浸漬した。本工程は、次の工程で用いるめっき浴の各成分の濃度が低くなるのを抑制するために実施した。
(活性化工程)
基板を、めっき活性化処理液(奥野製薬工業株式会社製、商品名:NNPアクセラ)に、35℃で5分間浸漬した。その後、めっき活性化処理液から基板を取り出して、1分間水洗した。
(ポストディップ工程)
基板を、NNPポストディップ401(奥野製薬工業株式会社製、商品名)に、25℃で2分間浸漬して、基板の不導体部分に付着したPd成分を除去した。
(無電解ニッケルめっき工程)
無電解ニッケルめっき液(奥野製薬工業株式会社製、商品名:SOF浴、リン濃度:12質量%)を、アンモニア水を用いてpH:5.4に調整し、基板を、調整した無電解ニッケルめっき液に85℃で20分間浸漬した。なお、当該無電解ニッケルめっき液におけるニッケルとリンの合計を基準とするリン濃度は12質量%である。その後、無電解ニッケルめっき浴から基板を取り出して1分間水洗した。
(無電解パラジウムめっき工程)
基板を、無電解Pdめっき液(奥野製薬工業株式会社製、商品名:パラトップN浴)に、60℃で3分間浸漬した。その後、無電解Pdめっき液から基板を取り出して1分間水洗した。
(無電解金めっき工程)
基板を、無電解金めっき液(奥野製薬工業株式会社製、商品名:フラッシュゴールド330浴)に、85℃で25分間浸漬し、1分間水洗した。その後、無電解金めっき液から基板を取り出して、1分間水洗した。
以上の工程によって、基板の銅端子上に、銅端子側からリン濃度が12質量%であるニッケルめっき層及び金めっき層を有するめっき膜を形成した。
[めっき膜の評価]
めっき膜の断面を鏡面研磨して、当該断面を走査型電子顕微鏡(SEM)や透過型電子顕微鏡(TEM)によって観察した。そして、SEMに装着されているEDS装置(日本電子(株)製、装置名:JXA−8500F)によって分析して、ニッケルめっき層のニッケルめっき層全体におけるリン濃度を測定した。その結果、リン濃度は12質量%であった。
図6は、実施例1のめっき膜の断面を示すTEM写真である。図6のTEM写真では、ニッケルめっき層52と金めっき層54との接触面が拡大して示されている。この拡大された断面画像を用いて、ニッケルめっき層52の金めっき層54との接触面52aにおけるリン濃度及びニッケル濃度を測定した。具体的には、X線光電子分光(XPS)装置((株)島津製作所製、装置名:AXIS−HSX)を用いて、図6中の点1〜7における、リン濃度及びニッケル濃度を測定した。その結果を表1に示す。なお、表中、Yは、上記式(1)によって計算される値である。
図7は、実施例1のめっき膜の断面を示すTEM写真である。図7のTEM写真では、ニッケルめっき層52と金めっき層54との接触面が拡大して示されている。この拡大された断面画像を用いて、ニッケルめっき層52の金めっき層54との接触面に垂直な方向に沿って、リン濃度及びニッケル濃度を測定した。具体的には、XPS装置((株)島津製作所製、商品名:AXIS−HSX)を用いて、図7中の点a,b,c,d,eにおける、リン濃度、ニッケル濃度及びリン濃度を測定した。その結果を表2に示す。なお、表2中の値は、リン、ニッケル及び金の合計値を基準とした各元素の濃度を示す。
表2の結果から明らかなように、ニッケルめっき層52におけるリン濃度は、金めっき層54に近接するにつれて高くなっていることが確認された。
(比較例1)
実施例1の無電解ニッケルめっき工程で用いた無電解ニッケルめっき液にアンモニア水を加えてpH及びリン濃度を調整した。調整後の無電解ニッケルめっき液のpHは6.5であり、ニッケルとリンの合計を基準とするリン濃度は2質量%であった。無電解ニッケルめっき工程において、リン濃度が12質量%である無電解ニッケルめっき液に代えて、上述の通り調製したリン濃度が2質量%である無電解ニッケルめっき液を用いたこと、及びパラジウムめっき工程を行わなかったこと以外は、実施例1と同様にして、基板の銅端子上に銅端子側からニッケルめっき層及び金めっき層を有するめっき膜を形成した。そして、実施例1と同様にして、ニッケルめっき層のリン濃度を測定した。その結果、ニッケルめっき層全体におけるリン濃度は2質量%であった。
実施例1と同様にして、ニッケルめっき層の金めっき層との接触面におけるリン濃度及びニッケル濃度を測定した。その結果を表3に示す。
(比較例2)
実施例1の無電解ニッケルめっき工程で用いた無電解ニッケルめっき液にアンモニア水を加えてpH及びリン濃度を調整した。調整後の無電解ニッケルめっき液のpHは4.5であり、ニッケルとリンの合計を基準とするリン濃度は7質量%であった。無電解ニッケルめっき工程において、リン濃度が12質量%である無電解ニッケルめっき液に代えて、上述の通り調製したリン濃度が7質量%である無電解ニッケルめっき液を用いたこと以外は、実施例1と同様にして、基板の銅端子上に、銅端子側からニッケルめっき層及び金めっき層を有するめっき膜を形成した。そして、実施例1と同様にして、ニッケルめっき層のニッケルめっき層全体のリン濃度を測定した。その結果、ニッケルめっき層全体におけるリン濃度は7質量%であった。
実施例1と同様にして、ニッケルめっき層の金めっき層との接触面におけるリン濃度及びニッケル濃度を測定した。その結果を表3に示す。
(比較例3)
実施例1の無電解ニッケルめっき工程で用いた無電解ニッケルめっき液にアンモニア水を加えてpH及びリン濃度を調整した。調整後の無電解ニッケルめっき液のpHは4.4であり、ニッケルとリンの合計を基準とするリン濃度は8質量%であった。無電解ニッケルめっき工程におけるリン濃度が12質量%である無電解ニッケルめっき液に代えて、リン濃度が8質量%である無電解ニッケルめっき液を用いたこと以外は、実施例1と同様にして、基板の銅端子上に、銅端子側からニッケルめっき層及び金めっき層を有するめっき膜を形成した。そして、実施例1と同様にして、ニッケルめっき層のニッケルめっき層全体のリン濃度を測定した。その結果、ニッケルめっき層全体におけるリン濃度は8質量%であった。
実施例1と同様にして、ニッケルめっき層の金めっき層との接触面におけるリン濃度及びニッケル濃度を測定した。その結果を表3に示す。
比較例1〜3のニッケルめっき層の金めっき層との接触面におけるリン濃度は、実施例1に比べてYが大きく、ばらつきが大きいことが確認された。
(比較例4)
実施例1の無電解ニッケルめっき工程で用いた無電解ニッケルめっき液にアンモニア水を加えてpH及びリン濃度を調整した。調整後の無電解ニッケルめっき液のpHは6.5であり、ニッケルとリンの合計を基準とするリン濃度は2質量%であった。無電解ニッケルめっき工程におけるリン濃度が12質量%である無電解ニッケルめっき液に代えて、リン濃度が2質量%である無電解ニッケルめっき液を用いたこと以外は、実施例1と同様にして、基板の銅端子上に、銅端子側からニッケルめっき層及び金めっき層を有するめっき膜を形成した。そして、実施例1と同様にして、ニッケルめっき層のリン濃度を測定した。その結果、ニッケルめっき層全体におけるリン濃度は2質量%であった。
(実施例2)
実施例1の無電解ニッケルめっき工程で用いた無電解ニッケルめっき液にアンモニア水を加えてpH及びリン濃度を調整した。調整後の無電解ニッケルめっき液のpHは5.6であり、ニッケルとリンの合計を基準とするリン濃度は11質量%であった。無電解ニッケルめっき工程において、この無電解ニッケルめっき液に基板を85℃で18分間浸漬したこと以外は、実施例1と同様にして基板の銅端子上に銅端子側からニッケルめっき層及び金めっき層を有するめっき膜を形成した。そして、実施例1と同様にして、ニッケルめっき層のリン濃度を測定した。その結果、ニッケルめっき層全体におけるリン濃度は11質量%であった。
実施例1と同様にしてニッケルめっき層の金めっき層との接触面におけるリン濃度及びニッケル濃度を測定した。その結果を表4に示す。
(実施例3)
実施例1の無電解ニッケルめっき工程で用いた無電解ニッケルめっき液にアンモニア水を加えてpH及びリン濃度を調整した。調整後の無電解ニッケルめっき液のpHは5.8であり、ニッケルとリンの合計を基準とするリン濃度は10質量%であった。無電解ニッケルめっき工程において、この無電解ニッケルめっき液に基板を85℃で16分間浸漬したこと以外は、実施例1と同様にして基板の銅端子上に銅端子側からニッケルめっき層及び金めっき層を有するめっき膜を形成した。そして、実施例1と同様にして、ニッケルめっき層のリン濃度を測定した。その結果、ニッケルめっき層全体におけるリン濃度は10質量%であった。
実施例1と同様にしてニッケルめっき層の金めっき層との接触面におけるリン濃度及びニッケル濃度を測定した。その結果を表4に示す。
実施例2,3は比較例1〜3よりもYが小さかった。このことから、実施例2,3のニッケルめっき層の金めっき層との接触面におけるリン濃度のばらつきは、比較例1〜3よりも小さいことが確認された。
[落下強度の評価]
実施例1〜3、比較例1、比較例3、比較例4で作製しためっき膜を有する基板を、それぞれ12個ずつ準備した。そして、以下の通り、実施例及び比較例毎に12個の評価用実装基板を作製して落下強度を評価した。
まず、めっき膜を形成した実施例及び各比較例で形成しためっき膜を有する電極端子に、千住金属工業社製のスパークルフラックスを印刷し、千住金属工業社製φ0.76mmのはんだボール(商品名:M705)を付着させた後、リフローを通炉させパッケージ基板を作製した。リフロー条件は、プリヒート時間:80秒間、220℃以上の時間:30〜40秒間、ピーク温度:230〜255℃とした。上述のパッケージ基板を、10mmサイズにダイサーカットした。
上記パッケージ基板とは別に、デイジーチェーン回路パターンが形成された、長さ30mm×幅120mm×厚み0.8mmの基板を準備した。この基板の電極端子に、千住金属工業社製のクリームはんだペースト(商品名:M705−GRN360−MZ)を印刷した。この電極端子とダイサーカットしたパッケージ基板の電極端子とが、はんだボールを介して向かい合うようにしてパッケージ基板を上記基板に載せ、リフローを通炉させて、基板上にパッケージ基板を実装して評価用実装基板を得た。
落下試験装置を用いて、この評価用実装基板の落下試験を行った。具体的には、衝撃加速度14700m/sとして、評価用実装基板の落下を繰り返して行い、パッケージ基板の電極端子と基板の電極端子との間の抵抗値を落下毎に測定した。そして、抵抗値が初期抵抗の1.2倍以上となったものを不良と判定した。このようにして、落下回数と累積不良率との関係を求めた。その結果を表5、図8及び図9に示す。図8は、実施例1、及び比較例1,3,4の落下強度の評価結果を示すグラフであり、図9は、実施例2,3の落下強度の評価結果を示すグラフである。
表5、図8及び図9に示す結果から明らかなように、実施例1〜3のめっき膜を有する基板を用いることによって、落下強度が向上することが確認された。
本発明によれば、はんだ等によって接続された場合に、十分に優れた落下強度を実現することが可能なめっき膜を提供することができる。また、そのようなめっき膜を電極端子に備えることによって、落下等の衝撃が加わっても、電気的接続が容易に破断しないプリント配線板及びモジュール基板を提供することができる。このようなめっき膜、プリント配線板及びモジュール基板は、携帯電話など持ち運びされる電子機器に特に有用である。
10…基板、12,81…電極端子、20…チップコンデンサ、22…コンデンサ、24…ICチップ、26,28…電子部品、40…銅端子、42…電極端子、50…めっき膜50、51,52…ニッケルめっき層、54…金めっき層、70…はんだ接続層、71,73…金属間化合物、72…はんだ層、80…マザーボード、81,82…電極端子、100,200…モジュール基板。

Claims (4)

  1. リンを含むニッケルめっき層と、該ニッケルめっき層上に金めっき層と、を有するめっき膜であって、
    前記ニッケルめっき層全体におけるリン濃度が10〜12質量%であり、
    前記ニッケルめっき層は、pH5.4〜5.8の無電解ニッケルめっき液を用いて形成され、
    前記ニッケルめっき層の前記金めっき層側の面におけるリン濃度の平均値及び標準偏差をそれぞれX及びσとしたときに、(3×σ×100)/Xの値が10以下である、プリント配線板またはモジュール基板の接続端子用めっき膜。
  2. 前記ニッケルめっき層におけるリン濃度は、前記金めっき層に近接するにつれて高くなる、請求項1に記載のめっき膜。
  3. 請求項1又は2に記載のめっき膜を有する接続端子を備えるプリント配線板。
  4. 請求項1又は2に記載のめっき膜を有する接続端子と、前記接続端子と電気的に接続した電子機器と、を備えるモジュール基板。
JP2010130996A 2009-09-02 2010-06-08 めっき膜、プリント配線板及びモジュール基板 Active JP5680342B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010130996A JP5680342B2 (ja) 2009-09-02 2010-06-08 めっき膜、プリント配線板及びモジュール基板
US12/869,095 US8183463B2 (en) 2009-09-02 2010-08-26 Plating film, printed wiring board, and module substrate
EP10174785A EP2309830B1 (en) 2009-09-02 2010-09-01 Plating film, printed wiring board, and module substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009202761 2009-09-02
JP2009202761 2009-09-02
JP2010130996A JP5680342B2 (ja) 2009-09-02 2010-06-08 めっき膜、プリント配線板及びモジュール基板

Publications (2)

Publication Number Publication Date
JP2011074484A JP2011074484A (ja) 2011-04-14
JP5680342B2 true JP5680342B2 (ja) 2015-03-04

Family

ID=43607698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010130996A Active JP5680342B2 (ja) 2009-09-02 2010-06-08 めっき膜、プリント配線板及びモジュール基板

Country Status (3)

Country Link
US (1) US8183463B2 (ja)
EP (1) EP2309830B1 (ja)
JP (1) JP5680342B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9125333B2 (en) * 2011-07-15 2015-09-01 Tessera, Inc. Electrical barrier layers
US11088308B2 (en) 2019-02-25 2021-08-10 Tdk Corporation Junction structure
SG11202113245YA (en) 2019-09-13 2021-12-30 Showa Denko Kk Laminate and method for producing same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0684546B2 (ja) * 1984-10-26 1994-10-26 京セラ株式会社 電子部品
US5235139A (en) 1990-09-12 1993-08-10 Macdermid, Incorprated Method for fabricating printed circuits
JP2785102B2 (ja) * 1994-03-31 1998-08-13 株式会社ジャパンエナジー 無電解金めっき方法
DE69838586T2 (de) 1997-06-04 2008-07-24 Ibiden Co., Ltd., Ogaki Lötelement für gedruckte leiterplatten
JP2000252380A (ja) * 1999-02-25 2000-09-14 Mitsui Chemicals Inc はんだ接続用パッドおよびそのはんだ接続用パッドを用いた半導体搭載用基板
JP3444245B2 (ja) 1999-09-03 2003-09-08 日本電気株式会社 無電解ニッケル/金メッキへのはんだ付け方法、配線構造体、回路装置及びその製造方法
JP4613271B2 (ja) * 2000-02-29 2011-01-12 シャープ株式会社 金属配線およびその製造方法およびその金属配線を用いた薄膜トランジスタおよび表示装置
JP3910363B2 (ja) * 2000-12-28 2007-04-25 富士通株式会社 外部接続端子
JP2003110209A (ja) * 2001-10-02 2003-04-11 Matsushita Electric Ind Co Ltd 電子部品
US6838009B2 (en) * 2001-10-30 2005-01-04 International Business Machines Corporation Rework method for finishing metallurgy on chip carriers
KR100442519B1 (ko) * 2002-04-09 2004-07-30 삼성전기주식회사 모듈화 인쇄회로기판의 표면처리용 합금 도금액
US6974776B2 (en) * 2003-07-01 2005-12-13 Freescale Semiconductor, Inc. Activation plate for electroless and immersion plating of integrated circuits
US20060209497A1 (en) * 2003-10-03 2006-09-21 Kazuhiko Ooi Pad structure of wiring board and wiring board
US7122894B2 (en) * 2004-03-05 2006-10-17 Ngk Spark Plug Co., Ltd. Wiring substrate and process for manufacturing the same
US20060147683A1 (en) * 2004-12-30 2006-07-06 Harima Chemicals, Inc. Flux for soldering and circuit board
JP4926053B2 (ja) 2005-04-01 2012-05-09 Jx日鉱日石金属株式会社 めっき基材
KR100688833B1 (ko) * 2005-10-25 2007-03-02 삼성전기주식회사 인쇄회로기판의 도금층 형성방법 및 이로부터 제조된인쇄회로기판
JP5288362B2 (ja) * 2007-01-17 2013-09-11 奥野製薬工業株式会社 多層めっき皮膜及びプリント配線板
US8242378B2 (en) * 2007-09-21 2012-08-14 Agere Systems Inc. Soldering method and related device for improved resistance to brittle fracture with an intermetallic compound region coupling a solder mass to an Ni layer which has a low concentration of P, wherein the amount of P in the underlying Ni layer is controlled as a function of the expected volume of the solder mass

Also Published As

Publication number Publication date
EP2309830A1 (en) 2011-04-13
US20110048774A1 (en) 2011-03-03
US8183463B2 (en) 2012-05-22
EP2309830B1 (en) 2012-07-11
JP2011074484A (ja) 2011-04-14

Similar Documents

Publication Publication Date Title
JP5552958B2 (ja) 端子構造、プリント配線板、モジュール基板及び電子デバイス
WO2012111711A1 (ja) 多層配線基板およびその製造方法
JP2007123883A (ja) プリント回路基板のメッキ層形成方法およびこれから製造されたプリント回路基板
JP5293185B2 (ja) 電子部品の製造方法
JP2007031826A (ja) 接続用端子、およびこれを有する半導体搭載用基板
JP2009239278A (ja) 電子部品搭載用基板、及び、その製造方法
JP6061369B2 (ja) 配線基板およびその製造方法、ならびにはんだ付き配線基板の製造方法
US20150334828A1 (en) Wiring substrate and method for manufacturing same
US8759986B2 (en) Substrate structure and method of manufacturing the same
JP5680342B2 (ja) めっき膜、プリント配線板及びモジュール基板
US8787028B2 (en) Terminal structure, printed circuit board, module board, electronic device, and method for manufacturing terminal structure
KR101184875B1 (ko) 전기 접속단자 구조체 및 이의 제조방법
JP5625510B2 (ja) 端子構造、プリント配線板、モジュール基板及び電子デバイス
JP6212901B2 (ja) 電子デバイス用の接合構造及び電子デバイス
JP5552957B2 (ja) 端子構造、プリント配線板、モジュール基板及び電子デバイス
JP2007063042A (ja) セラミクス基板およびセラミクス基板を用いた電子部品
JP4520665B2 (ja) プリント配線板及びその製造方法並びに部品実装構造
JP2005286323A (ja) 配線基板、半田部材付き配線基板及び配線基板の製造方法
JP2014192494A (ja) 電子デバイス用の端子構造及び電子デバイス
JP6087061B2 (ja) バンプ及びバンプ形成方法
JP2003258161A (ja) 電子部品実装用配線基板
KR101514529B1 (ko) 인쇄회로기판 및 그 제조방법
JP4853751B2 (ja) めっき膜厚均一性に優れた電子部品の製造方法
JP2001007492A (ja) 半田接合用パッド部を有するボンディング用プリント配線板
JP2007063633A (ja) 電気的接続構造、配線付き絶縁部材およびその製造方法、ならびに電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130716

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130913

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130919

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130930

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140130

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140206

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140307

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150107

R150 Certificate of patent or registration of utility model

Ref document number: 5680342

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150