JP2005286323A - 配線基板、半田部材付き配線基板及び配線基板の製造方法 - Google Patents
配線基板、半田部材付き配線基板及び配線基板の製造方法 Download PDFInfo
- Publication number
- JP2005286323A JP2005286323A JP2005061107A JP2005061107A JP2005286323A JP 2005286323 A JP2005286323 A JP 2005286323A JP 2005061107 A JP2005061107 A JP 2005061107A JP 2005061107 A JP2005061107 A JP 2005061107A JP 2005286323 A JP2005286323 A JP 2005286323A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- plating layer
- electroless
- wiring board
- mass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【課題】 Pを含有したNiメッキ層を金属端子パッドに採用しつつも、半田との界面剥離による強度低下を生じにくい配線基板を提供する。
【解決手段】 配線基板1において、金属端子パッド17は、P含有率が8.5質量%以上15質量%以下にて含有する無電解Niメッキ層53を有し、該無電解Niメッキ層53がAu系メッキ層54にて覆われてなる。
【選択図】 図6
【解決手段】 配線基板1において、金属端子パッド17は、P含有率が8.5質量%以上15質量%以下にて含有する無電解Niメッキ層53を有し、該無電解Niメッキ層53がAu系メッキ層54にて覆われてなる。
【選択図】 図6
Description
この発明は配線基板、半田部材付き配線基板及び配線基板の製造方法に関する。
ICあるいはLSI等のチップ接続用として使用される多層配線基板のうち、オーガニックパッケージ基板と称されるものは、高分子材料からなる誘電体層と導体層とが交互に積層された配線積層部を有し、該配線積層部の一方の主表面上に、フリップチップ接続用あるいはマザーボード接続用(例えばBGAあるいはPGAによる)の複数の金属端子パッドが配置される。これら金属端子パッドは、配線積層部内に位置する内層導体層にビアを介して導通する。内層導体層及びビアは導電率の良好なCu系金属で構成されるのが一般的であり、金属端子パッドも、これらと接続する本体部分がCuメッキ層として形成される。しかし、金属端子パッドにはチップやマザーボードと接続するための半田が接触するので、半田との結合力及びぬれ性を向上させるため、Auメッキが施される。
配線基板のパッド用メッキ構造においては、上記のAuメッキ層はNiメッキ層上に形成される。パッド用メッキとして一般に使用されている無電解Niメッキ浴には、還元剤として次亜リン酸ナトリウムなどのリン酸化合物が使用されるため、得られる無電解Niメッキ層に4〜8質量%もの多量のPが必然的に含有される。半田リフロー時には最表層部のAuメッキ層は半田に溶融吸収され、下地の無電解Niメッキ層と半田とが直接接触する。このとき、無電解Niメッキ層中にPが多量に含まれていると、Pの濃化したPリッチ層が半田と無電解Niメッキ層との間に形成されることが知られている(非特許文献1)。Snを主体とした半田においては、非特許文献2には、Pが混入すると半田の流れ性が減少することが知られているが、これは、溶融半田の表面にPが集まって表面張力を増加させるためであると考えられ、Pリッチ層形成の一因になっている可能性がある。
Pを含有した無電解Niメッキ層上に半田接続した場合、基板の反りや落下衝撃等を受けた際の、半田接合部での界面剥離による強度低下が従来しばしば問題とされてきた。特に、半田側のSnとNiとの反応により脆いNi−Sn合金層が形成されると、半田側での延性破壊が進みにくくなり、接合強度はより低下しやすくなる。また、近年、環境汚染の問題から、従来のSn−Pb共晶半田に代えて、Pbを含有しない、いわゆるPbフリー半田が使用されるようになってきた。Pbフリー半田の多くは従来の共晶半田と同様にSnを主成分に構成されているが、共晶半田で使用されているPbに代え、Ag、Cu、Zn、Biなどを副成分として含有する。副成分の主体をこれら元素で構成しつつも、多少のPbの含有を残した折衷的な半田も使用されている。Pbフリー半田は、Sn−Pb共晶半田と比較して延性に乏しいので、半田接合部における界面剥離をより生じやすい。
非特許文献1などに開示されている実験結果を見れば、上記Pリッチ層の形成が界面剥離の直接の要因であると考えられても何ら不思議ではないし、事実、Ni−B系無電解Niメッキや電解Niメッキなど、Pを含有しないNiメッキを採用すれば、半田接合部での界面剥離を大幅に抑制することができる。しかし、電解Niメッキを用いたパッド形成工程では、パッドが形成される誘電体層面(パッド形成面)上に、パッドに接続するメッキ用の導通路(タイバー)を複雑に入り組んだ形で形成する必要がある。この方式では、パッド間にメッキタイバー挿入用のスペースを確保しなければならないので、パッドの配列間隔を一定以上には縮小できなくなり、基板面積の増大を引き起こしやすくなるとともに、設計上の制約も非常に大きくなる問題がある。他方、Ni−B系無電解Niメッキは、還元剤として水素化ホウ素化合物を用いるので、Ni析出の還元反応時に多量の水素ガスが発生し、この水素ガスが無電解Niメッキ層中に取り込まれて気泡や膨れといった不良を生じやすい問題がある。
本発明の課題は、Pを含有した無電解Niメッキ層を金属端子パッドに採用しつつも、半田との界面剥離による強度低下を生じにくい配線基板と、それを用いた半田部材付き配線基板及び配線基板の製造方法を提供することにある。
上記の課題を解決するために、本発明の配線基板は、誘電体層と導体層とが交互に積層された配線積層部を有し、該積層体の一方の主表面上に複数の金属端子パッドが配置され、
前記金属端子パッドは、P含有率が8.5質量%以上15質量%以下にて含有する無電解Niメッキ層を有し、該無電解Niメッキ層の半田接合側の主表面がAuメッキ層にて覆われてなることを特徴とする。
前記金属端子パッドは、P含有率が8.5質量%以上15質量%以下にて含有する無電解Niメッキ層を有し、該無電解Niメッキ層の半田接合側の主表面がAuメッキ層にて覆われてなることを特徴とする。
また、本発明の半田部材付き配線基板は、上記本発明の配線基板の金属端子パッドに、Snを主成分(Sn含有量が50質量%以上)とする半田合金からなる半田部材を接合して製造されたことを特徴とする。
さらに、本発明の配線基板の製造方法は、上記本発明の配線基板の製造方法であって、
配線積層部の一方の主表面上にP含有率が8.5質量%以上15質量%以下にて含有する無電解Niメッキ層を形成する工程と、
無電解Niメッキ層の第一主表面上にAuメッキ層を形成する工程とを有することを特徴とする。なお、本明細書においてAuメッキ層は、Au以外の副成分含有量が10質量%以下のAu合金メッキ層を概念として含む。
配線積層部の一方の主表面上にP含有率が8.5質量%以上15質量%以下にて含有する無電解Niメッキ層を形成する工程と、
無電解Niメッキ層の第一主表面上にAuメッキ層を形成する工程とを有することを特徴とする。なお、本明細書においてAuメッキ層は、Au以外の副成分含有量が10質量%以下のAu合金メッキ層を概念として含む。
また、本発明の半田部材付き配線基板の製造方法は、上記本発明の半田部材付き配線基板の製造方法であって、本発明の配線基板の前記金属端子パッドに、Snを主成分とする半田合金からなる半田部材を接合することを特徴とする。
既に説明したごとく、従来の配線基板の金属端子パッドに使用されている無電解Niメッキ層のP含有率は4〜8質量%であり、半田との接触時におけるPリッチ層の形成が、界面剥離の主因と考えられてきた。従って、当業者であれば、Pリッチ層の形成抑制を図るには、無電解Niメッキ層中のP含有量を削減する(あるいはPの含有を排除する)、というのが通常の発想である。しかし、リン酸化合物を無電解Niメッキの還元剤として使用している以上、過度にPを削減することはメッキ効率の低下に直結する問題がある。他方、Ni−B系無電解Niメッキや電解Niメッキの問題点は既に説明済みである。
本発明者らは、上記とは全く異なる発想として、無電解Niメッキ層のP含有率を、敢えて従来よりも高い8.5質量%以上15.0質量%以下にシフトさせて評価を行なったところ、意外にも半田との界面剥離が抑制され、半田との接合強度が大幅に改善されることを見出して、本発明を完成させるに至ったのである。
無電解Niメッキ層中のP含有率は、無電解Niメッキ浴への、還元剤をなすリン酸化合物(例えば次亜リン酸ナトリウムやピロリン酸ナトリウム)の配合量によって調整が可能である。P含有率が8.5質量%未満では、金属端子パッドに対する半田部材の接合強度向上効果に乏しい。他方、P含有率が15.0質量%を超えると、メッキ浴の不安定化を招きやすくなり、安定したNiメッキの形成が困難となる。無電解Niメッキ層中のP含有率は、より望ましくは9.0質量%以上10.0質量%以下であるのがよい。
Auメッキ層は電解Auメッキ層や非置換型の無電解Auメッキ層であってもよいが、本発明の効果は、Auメッキ層が、無電解Niメッキ層の表層部を置換する形で形成された置換メッキ層(無電解メッキ層である)として構成されている場合に、とりわけ顕著に発揮される。無電解Auメッキは、水素化ホウ素カリウムやジメチルアミンボランを還元剤に用いるとともに、少なくとも反応初期においては、被メッキ側の下地金属との置換反応によりメッキ金属を析出させる。該置換反応を進行させるには、下地金属であるNiがメッキ浴中に溶出する必要があるが、この溶出は、メッキ金属に覆われていない下地金属の露出部にメッキ浴が接触することにより起こる。このとき、下地金属の表面には水系のメッキ浴との接触により酸化皮膜が形成される。他方、周囲に析出するメッキ金属は該酸化皮膜上にも回り込んで成長するため、形成されるメッキ層と下地金属との界面に酸化皮膜が残留しやすくなるのである。本発明を採用すれば、置換メッキにより酸化皮膜が形成されやすいにもかかわらず、半田との界面剥離を大幅に抑制することができる。
近年、配線基板用に使用される半田においては、環境保護の観点から、Pbの使用量をなるべく削減しようとする傾向がある。一般に多用されているSn−Pb共晶半田は、Sn−38質量%Pbの共晶組成を有し、融点は183℃である。この組成からPbリッチ側にシフトしても、Snリッチ側にシフトしても合金の融点(液相線)は上昇する。単体のSn金属は、共晶半田から単純に全てのPbを削減したものに相当するが、融点が232℃と共晶半田の融点よりも50℃近くも高く、そのままでは代替半田としての採用は難しい。
そこで、本発明にて採用する半田部材については、Snをベースとして、Pb以外の共晶形成成分を模索することになる。その条件としては、融点低下効果がなるべく大きいことに加え、価格が安価であるか、多少高価であっても添加量が少なくて済むこと、半田付け性や流れ性が良好であること、耐食性に優れていること、などがある。しかし、これらをバランスよく具備した副成分の種類は案外限られており、Zn、Bi、Ag及びCuなど数元素に過ぎない。Sn−Zn系は15質量%Zn付近に共晶点を有し、該組成で195℃程度まで融点が下がる。しかし、Znは耐食性に難点があり、通常は7〜10質量%前後の添加量が留められるが、該組成付近の二元系では215℃前後までしか融点が下がらない。そこで、1〜5質量%のBiを添加して融点調整を行なうが、最終的に200℃未満の融点を得ることは難しい。さらに、Biは高価であり、戦略物質でもあるため供給の安定性にも難がある。
一方、AgやCuは、単独ではSnよりもはるかに高融点であるが、Sn−Ag系については5質量%Ag付近の、Sn−Cu系については2質量%Cu付近の、いずれもSnリッチ側に共晶点が存在する。また、Ag−Cu系も共晶系であり、Sn−Ag−Cuの三元共晶を利用することでさらに融点を下げることができる。しかし、Sn−Ag系もSn−Cu系も、いずれも二元共晶温度は220℃前後であり、3元共晶系を採用しても200℃以下に融点を下げることは不可能である。なお、Sn−Ag系合金の場合、低融点化の観点からの推奨組成は、Snに対しAg含有率が3質量%以上6質量%以下である。同様に、Sn−Cu系合金の場合、Snに対しCu含有率が1質量%以上3質量%以下である。さらに、Sn−Ag−Cu合金の場合は、Ag+Cuが3質量%以上6質量%以下であり、Cu/(Ag+Cu)が質量比にて0.1以上0.5以下である。
以上の議論からも明らかなように、Sn−Pb共晶半田からPb含有率を大幅に下げたSn合金により半田部材を構成しようとした場合、半田の融点は200℃を超える高温半田部材となることがほぼ不可避となる(上限は、Sn単体の232℃である)。例えば、非特許文献2の表1に列挙されている各種組成のPbフリー半田においても、融点(液相線温度)Tsは全て200℃以上である。環境保護の観点からは、上記高温半田部材を構成するSn合金は、Pb含有率が5質量%以下であること(より望ましくは1質量%以下であること、さらに望ましくは、不可避的不純物レベルのものを除き、Pbが可及的に含有されていないこと)がよい、ということになる。
この場合、半田接合温度が高くなる分、SnとNiとの化合物形成もより進みやすくなり、半田接合強度の観点からは不利となる。しかし、本発明を採用すれば、Pによる接合強度低下の影響をあまり心配しなくてもよいので、化合物形成による強度低下のマージンを広げることができ、信頼性の高い半田接合構造を得ることができる。該効果は、高温半田部材は金属端子パッドに直接接合されている場合に、特に顕著である。
なお、高温半田部材をなす半田ボールを介して、マザーボード側の端子パッドに接続される金属端子パッド(例えばBGA用の金属端子パッド)は、パッド面積が大きく熱応力も付加されやすいため、上記本発明を適用した場合の効果が特に顕著である。
なお、本発明において誘電体層は高分子材料で構成してもよいし、アルミナ等のセラミックで構成してもよい。
以下、本発明の実施の形態を、図面を用いて説明する。
図3は本発明の一実施形態に係る配線基板1の断面構造を模式的に示すものである。該配線基板は、耐熱性樹脂板(例えばビスマレイミド−トリアジン樹脂板)や、繊維強化樹脂板(例えばガラス繊維強化エポキシ樹脂)等で構成された板状コア2の両表面に、所定のパターンに配線金属層をなすコア導体層M1,M11がそれぞれ形成される。これらコア導体層M1,M11は板状コア2の表面の大部分を被覆する面導体パターンとして形成され、電源層又は接地層として用いられるものである。他方、板状コア2には、ドリル等により穿設されたスルーホール12が形成され、その内壁面にはコア導体層M1,M11を互いに導通させるスルーホール導体30が形成されている。また、スルーホール12は、エポキシ樹脂等の樹脂製穴埋め材31により充填されている。
図3は本発明の一実施形態に係る配線基板1の断面構造を模式的に示すものである。該配線基板は、耐熱性樹脂板(例えばビスマレイミド−トリアジン樹脂板)や、繊維強化樹脂板(例えばガラス繊維強化エポキシ樹脂)等で構成された板状コア2の両表面に、所定のパターンに配線金属層をなすコア導体層M1,M11がそれぞれ形成される。これらコア導体層M1,M11は板状コア2の表面の大部分を被覆する面導体パターンとして形成され、電源層又は接地層として用いられるものである。他方、板状コア2には、ドリル等により穿設されたスルーホール12が形成され、その内壁面にはコア導体層M1,M11を互いに導通させるスルーホール導体30が形成されている。また、スルーホール12は、エポキシ樹脂等の樹脂製穴埋め材31により充填されている。
また、コア導体層M1,M11の上層には、感光性樹脂組成物6にて構成された第一ビア層(ビルドアップ樹脂絶縁層:誘電体層、一つの誘電体層が複数の樹脂シート等を積層して形成してもよい)V1,V11がそれぞれ形成されている。さらに、その表面にはそれぞれ金属配線7を有する第一導体層M2,M12がCuメッキにより形成されている。なお、コア導体層M1,M11と第一導体層M2,M12とは、それぞれビア34により層間接続がなされている。同様に、第一導体層M2,M12の上層には、感光性樹脂組成物6を用いた第二ビア層(ビルドアップ樹脂絶縁層:誘電体層)V2,V12がそれぞれ形成されている。その表面には、金属端子パッド8,18を有する第二導体層M3,M13が形成されている。これら第一導体層M2,M12と第二導体層M3,M13とは、それぞれビア34により層間接続がなされている。 ビア34は、図7に示すように、ビアホール34hとその内周面に設けられたビア導体34sと、底面側にてビア導体34sと導通するように設けられたビアパッド34pと、ビアパッド34pと反対側にてビア導体34hの開口周縁から外向きに張り出すビアパッド34lとを有している。
板状コア2のおもて面側においては、コア導体層M1、第一ビア層V1、第一導体層M2及び第二ビア層V2が第一の配線積層部L1を形成している。また、板状コア2の裏面側においては、コア導体層M11、第一ビア層V11、第一導体層M12及び第二ビア層V12が第二の配線積層部L2を形成している。いずれも、誘電体層と導体層とが交互に積層されたものであり、いずれも板状コア2から遠い側の主表面には、複数の金属端子パッド10ないし17がそれぞれ形成されている。第一配線積層部L1側の金属端子パッド10は、集積回路チップなどをフリップチップ接続するためのパッドである半田パッドを構成する。また、第二配線積層部L2側の金属端子パッド17は、配線基板自体をマザーボード等にピングリッドアレイ(PGA)あるいはボールグリッドアレイ(BGA)により接続するための裏面パッドとして利用されるものである。
図1に示すように、第一側パッド10は配線基板1のおもて面の略中央部分に格子状に配列し、各々その上に形成された半田バンプ11(図3)とともにチップ搭載部40を形成している。また、図2に示すように、第二導体層M13内の第二側パッド17も、格子状に配列形成されている。そして、各第二導体層M3,M13上には、それぞれ、感光性樹脂組成物よりなるソルダーレジスト層8,18(SR1,SR11)が形成されている。いずれも第一側パッド10あるいは第二側パッド17を露出させるために、各パッドに一対一に対応する形で開口部8a,18aが形成されている。
ビア層V1,V11,V2,V12、及びソルダーレジスト層8,18は例えば以下のようにして製造されたものである。すなわち、感光性樹脂組成物ワニスをフィルム化した感光性接着フィルムをラミネート(貼り合わせ)し、ビアホール34hに対応したパターンを有する透明マスク(例えばガラスマスクである)を重ねて露光する。ビアホール34h以外のフィルム部分は、この露光により硬化する一方、ビアホール34h部分は未硬化のまま残留するので、これを溶剤に溶かして除去すれば、所期のパターンにてビアホール34hを簡単に形成することができる(いわゆるフォトビアプロセス)。
図4は、本発明に係る配線基板の、第二側パッド17側の構造の具体例を示すものである(ただし、パッド構造自体は第一側パッド10においても同じである)。第二側パッド17は、板状コア2に近い側からCuメッキ層52及び無電解Niメッキ層53(厚さ:2μm以上7μm以下)がこの順序で積層されている。無電解Niメッキ層53の半田接合側の主表面には、半田部材としての半田ボール140が直接接合されている。該半田ボール140は、Sn−Ag−Cu合金(例えばSn−3質量%Ag−0.5質量%Cu)、Sn−Cu合金(例えばSn−2質量%Cu)、Sn−Zn合金(例えばSn−10質量%Zn)、Sn−Zn−Bi合金(例えばSn−8質量%Zn−3質量%Bi)などのSn合金からなる、融点(液相線温度)が200℃以上の高温半田ボールである。
上記のような半田ボール140つきのバッド接続構造は、図6のようにして形成されたものである。すなわち、工程3に示すように、上記の無電解Niメッキ層53の表面を覆うようにAuメッキ層54(例えばAuメッキ層:厚さ0.03μm以上0.1μm以下)を形成してパッド17とし、さらに半田ボール140を該パッド17上に載置する。その状態で、工程4に示すように、半田ボール140を、ボールを構成しているSn合金の融点以上に加熱して溶融させ、パッド17に接合する。このとき、最表層部のAuメッキ層54は半田に溶融吸収され、下地の無電解Niメッキ層53と半田ボール140とが直接接触する。
無電解Niメッキ層53は、Ni−P系無電解Niメッキ層とされている。メッキ金属源として硫酸Niが配合され、還元剤として次亜リン酸ナトリウムやピロリン酸ナトリウムなどのリン酸化合物を添加した浴が使用される。無電解Niメッキ層53のP含有率は8.5質量%以上15質量%以下である。P含有率の高い無電解Niメッキ層53を得るには、リン酸化合物の添加量を増した酸性メッキ浴の採用が望ましい。具体的な浴組成の例を以下に示す。
硫酸ニッケル 21g/リットル
乳酸 28g/リットル
プロピオン酸 28g/リットル
次亜リン酸ナトリウム 21g/リットル
硫酸ニッケル 21g/リットル
乳酸 28g/リットル
プロピオン酸 28g/リットル
次亜リン酸ナトリウム 21g/リットル
また、図6のAuメッキ層54は、図5の工程1及び工程2に示すように、無電解Niメッキ層53の半田接合側の主表面表層部を置換する形で形成された置換メッキ層である。該置換メッキは、水素化ホウ素カリウムやジメチルアミンボランを還元剤として使用する無電解メッキにて行なわれ、メッキ金属源としては1価又は3価のAuシアン錯体塩が使用される。浴組成の一例を以下に示す。
ジシアノ金(I)酸カリウム 5.8g/リットル
ジシアン化カリウム 13g/リットル
水酸化カリウム 11.3g/リットル
水素化ホウ素カリウム 21.6g/リットル
ジシアノ金(I)酸カリウム 5.8g/リットル
ジシアン化カリウム 13g/リットル
水酸化カリウム 11.3g/リットル
水素化ホウ素カリウム 21.6g/リットル
なお、各配線積層部L1,L2はソルダーレジスト層8,18にて覆われてなり、それらソルダーレジスト層8,18の開口8a,18aの内周縁が、金属端子パッド10,17の主表面外周縁よりも内側に張り出して位置している。そして、金属端子パッド10,17は、Cuメッキ層52の外周縁部52pがソルダーレジスト層8,18と直接接し、ここに面粗し処理が施されている。また、金属端子パッド10,17の電解Niメッキ層53は、ソルダーレジスト層8,18の開口8a,18aの内側に位置する領域のみAuメッキ層(図6:符号54)にて覆われている。
無電解Niメッキ層53のP含有率を前述の組成範囲に調整することで、パッド17に対する半田ボール140の接合強度を著しく高めることができる。
本発明の効果を確認するため、次のような実験を行なった。すなわち、図4に示す無電解Ni−Pメッキ層52として、P組成を6質量%〜15質量%(実施例)の各水準にて調整したものを厚さ7μmにて形成し、さらに厚さ50nmのAuメッキ層を無電解Auメッキにより形成したパッド(直径450μm)を有する基板サンプルを用意した。格子状に配列したパッドの総数は1600個とし、それぞれ組成Sn−4質量%Ag−0.5質量%CuのSn系高温半田(融点221℃)からなる直径600μmの半田ボールをパッド上に配置した。その状態で基板を大気中にてピーク温度260℃で1分加熱を5サイクル行い、半田ボールをパッドに接続した。その状態で所定の試験機により、リフロー後の各半田ボールを把持して、パッド平面に対して直角方向に引張力が加わるように荷重を付加し、端子が破壊するときの破壊モードを調査した。半田ボールが下地の基板ごと引き抜かれて破壊したものを良好、半田ボールとパッドとの界面に破断面が生じたものを不良として判定した(この2つの破壊モード以外は観察されなかった)。以上の結果を図7に示す。これによると、P組成が本発明の範囲内にあるものは、良好の結果比率が高いことがわかる。また、図8は、各組成における半田ボール/パッド界面の状態を示すSEM観察画像である(倍率7000倍)。Niを主体とするパッドとSnを主体とする半田ボールとの界面には、Ni−Sn合金層が形成されているが、該合金層中に形成される針状の結晶粒が、パッド側のP濃度が高くなるにつれて微細化し、密着強度の向上に寄与している可能性がある。また、該合金層に対し半田ボール側に隣接する領域に形成されるPリッチ層は、パッド側のP濃度が高くなるにつれて不明瞭となることも確認できた。
1 配線基板
6 誘電体層
7 内層導体層
8,18 ソルダーレジスト層
8a,18a 開口
L1,L2 配線積層部
10,17 金属端子パッド
52 Cuメッキ層
53 無電解Niメッキ層
54 Auメッキ層
140 半田ボール(半田部材)
6 誘電体層
7 内層導体層
8,18 ソルダーレジスト層
8a,18a 開口
L1,L2 配線積層部
10,17 金属端子パッド
52 Cuメッキ層
53 無電解Niメッキ層
54 Auメッキ層
140 半田ボール(半田部材)
Claims (6)
- 誘電体層と導体層を有する配線積層部を有し、該積層体の一方の主表面上に複数の金属端子パッドが配置され、
前記金属端子パッドは、P含有率が8.5質量%以上15質量%以下にて含有する無電解Niメッキ層を有し、該無電解Niメッキ層の半田接合側の主表面がAuメッキ層にて覆われてなることを特徴とする配線基板。 - 前記Auメッキ層は、前記無電解Niメッキ層の表層部を置換する形で形成された置換メッキ層である請求項1記載の配線基板。
- 請求項1又は請求項2に記載の配線基板の前記金属端子パッドに、Snを主成分とする半田合金からなる半田部材を接合して製造されたことを特徴とする半田部材付き配線基板。
- 前記半田部材に前記Auメッキ層が溶融拡散してなる請求項3記載の半田部材付き配線基板。
- 請求項1又は請求項2に記載の配線基板の製造方法であって、
前記配線積層部の一方の主表面上にP含有率が8.5質量%以上15質量%以下にて含有する無電解Niメッキ層を形成する工程と、
前記無電解Niメッキ層の第一主表面上にAuメッキ層を形成する工程とを有することを特徴とする配線基板の製造方法。 - 請求項3又は請求項4に記載の半田部材付き配線基板の製造方法であって、請求項1又は請求項2に記載の配線基板の前記金属端子パッドに、Snを主成分とする半田合金からなる半田部材を接合することを特徴とする半田部材付き配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005061107A JP2005286323A (ja) | 2004-03-05 | 2005-03-04 | 配線基板、半田部材付き配線基板及び配線基板の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004063022 | 2004-03-05 | ||
JP2005061107A JP2005286323A (ja) | 2004-03-05 | 2005-03-04 | 配線基板、半田部材付き配線基板及び配線基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005286323A true JP2005286323A (ja) | 2005-10-13 |
Family
ID=35184306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005061107A Pending JP2005286323A (ja) | 2004-03-05 | 2005-03-04 | 配線基板、半田部材付き配線基板及び配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005286323A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009267351A (ja) * | 2008-04-02 | 2009-11-12 | Hitachi Metals Ltd | 多層セラミック基板、電子部品、及び多層セラミック基板の製造方法 |
JP2010153700A (ja) * | 2008-12-26 | 2010-07-08 | Hitachi Metals Ltd | 多層セラミック基板および電子部品 |
KR20210069379A (ko) * | 2019-12-03 | 2021-06-11 | 현대모비스 주식회사 | 전력 반도체 칩 및 전력 반도체 모듈 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001144392A (ja) * | 1999-11-17 | 2001-05-25 | Kyocera Corp | 配線基板 |
JP2002203925A (ja) * | 2000-12-28 | 2002-07-19 | Fujitsu Ltd | 外部接続端子及び半導体装置 |
JP2004039897A (ja) * | 2002-07-04 | 2004-02-05 | Toshiba Corp | 電子デバイスの接続方法 |
-
2005
- 2005-03-04 JP JP2005061107A patent/JP2005286323A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001144392A (ja) * | 1999-11-17 | 2001-05-25 | Kyocera Corp | 配線基板 |
JP2002203925A (ja) * | 2000-12-28 | 2002-07-19 | Fujitsu Ltd | 外部接続端子及び半導体装置 |
JP2004039897A (ja) * | 2002-07-04 | 2004-02-05 | Toshiba Corp | 電子デバイスの接続方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009267351A (ja) * | 2008-04-02 | 2009-11-12 | Hitachi Metals Ltd | 多層セラミック基板、電子部品、及び多層セラミック基板の製造方法 |
JP2010153700A (ja) * | 2008-12-26 | 2010-07-08 | Hitachi Metals Ltd | 多層セラミック基板および電子部品 |
KR20210069379A (ko) * | 2019-12-03 | 2021-06-11 | 현대모비스 주식회사 | 전력 반도체 칩 및 전력 반도체 모듈 |
KR102264850B1 (ko) | 2019-12-03 | 2021-06-15 | 현대모비스 주식회사 | 전력 반도체 칩 및 전력 반도체 모듈 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7122894B2 (en) | Wiring substrate and process for manufacturing the same | |
TWI233684B (en) | Electronic device | |
US7067918B2 (en) | Wiring board | |
WO2012133598A1 (ja) | 鉛フリーはんだボール | |
US9205513B2 (en) | Bi—Sn based high-temperature solder alloy | |
WO2014115858A1 (ja) | 配線基板およびその製造方法 | |
JP6061369B2 (ja) | 配線基板およびその製造方法、ならびにはんだ付き配線基板の製造方法 | |
KR100567611B1 (ko) | 무전해 도금에 의해 니켈 코팅된 표면에 사용되는 땜납 | |
US20100127047A1 (en) | Method of inhibiting a formation of palladium-nickel-tin intermetallic in solder joints | |
JP4699704B2 (ja) | 配線基板 | |
JP2005286323A (ja) | 配線基板、半田部材付き配線基板及び配線基板の製造方法 | |
JP4339723B2 (ja) | 半導体装置およびその製造方法、電子装置ならびに実装構造体 | |
JP2011216813A (ja) | はんだ接合方法、半導体装置及びその製造方法 | |
JP4639607B2 (ja) | 鉛フリー半田材料およびPbフリー半田材料の製造方法 | |
KR102579478B1 (ko) | 전기접속용 금속핀 | |
KR102579479B1 (ko) | 접속핀 | |
JP2005252109A (ja) | 配線基板及び半田部材付き配線基板 | |
JP2011211057A (ja) | 鉛フリーはんだ用プリント配線基板およびその製造方法 | |
KR20240033889A (ko) | 접속핀 | |
JP2013076135A (ja) | はんだ接続用通電部材、配線用基板及びめっき皮膜の形成方法 | |
KR20240033887A (ko) | 접속핀의 접속방법 | |
JP2007141973A (ja) | 半導体部品付き配線基板 | |
KR20240033886A (ko) | 접속핀 이송카트리지 | |
JP2003347716A (ja) | 配線基板 | |
JP2002146548A (ja) | 無電解ニッケルめっき皮膜およびそれを用いたプリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100709 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101130 |