JP2010153700A - 多層セラミック基板および電子部品 - Google Patents
多層セラミック基板および電子部品 Download PDFInfo
- Publication number
- JP2010153700A JP2010153700A JP2008332256A JP2008332256A JP2010153700A JP 2010153700 A JP2010153700 A JP 2010153700A JP 2008332256 A JP2008332256 A JP 2008332256A JP 2008332256 A JP2008332256 A JP 2008332256A JP 2010153700 A JP2010153700 A JP 2010153700A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- layer
- electrode
- via hole
- multilayer ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【解決手段】一方側の最表面に能動素子および受動素子を表面実装する多層セラミック基板であって、前記多層セラミック基板は、複数のセラミック基板層を積層してなり、少なくとも一方側の最表面のセラミック基板層のビア孔に設けられた、表層ビア電極とその端面に被着する金属めっき層とからなる表層端子電極と、前記表層端子電極と内部のセラミック基板層上の配線とを接続するビア配線と、を含み、前記能動素子を接続する表層端子電極のビア孔径は、前記受動素子を接続する表層端子電極のビア孔径よりも小さいことを特徴とする多層セラミック基板。
【選択図】図15
Description
多層セラミック基板の表面には、能動素子からなる半導体パッケージ部品(ICチップ等)や受動素子からなるチップ部品(チップコンデンサ等)が夫々表面実装されるが、小型化に伴い高密度且つ高精度の実装が求められている。
一方、チップ部品の場合は電極数がもともと少ないこともあり、接続強度の確保を優先して丸型、角型のパッド状表面電極やLGAを用いる場合も選択的に用いられる。しかしながら、より高密度で高強度の電極であることが望ましいことに変わりはない。
以上のことより、電極間隔を狭くでき、且つ接続強度が高い端子電極構造を持ったセラミック基板が課題となっている。
また、本発明の電子部品においては、前記受動素子を接続するための前記金属めっき層の表面の高さは、前記能動素子を接続するための金属めっき層の表面の高さよりも高くなっている。
請求項2乃至6の何れかの発明によると、金属めっき層の端部に破壊の起点が生じることがなく、さらにビア孔内壁とのアンカー効果により接合強度が向上する。
請求項7または8の発明によると、BGA接続とLGA接続が混在した電子部品の接合強度をより向上できる。
本実施の形態の多層セラミック基板を形成する工程では、まず、セラミックグリーンシートを複数生成する。このために有機キャリアフィルム(例えばPETフィルム)上に、低温焼成可能なセラミック材料の粉末とガラス成分の粉末及び有機バインダ、可塑剤、溶剤の混合物からなるスラリーをドクターブレード法により所定厚の膜状に形成し、乾燥させる(S1)。このスラリーの乾燥後の厚みは、目的によって異なるが、ここでの例ではおよそ20〜200μmとしておく。
本実施の形態では、ここで表層ビア電極(ここではAg)を溶解させる作用を有するエッチング液へ浸漬し、表層ビア電極の一部を除去する(S11)。つまり、この段階でビア孔の断面では図2の(b)に例示するように、表層ビア電極の表面(F)が、ビア孔内部であって、最表面のセラミック基板層表面(S)に対して凹となる位置までエッチングされる。なお、以下の説明において、この表層ビア電極上にめっき層が形成された後ではここでの表面を端面と呼んで区別する。ここでエッチング溶液は、硝酸、王水、あるいは過酸化水素のいずれかを含む混合液を用いることができる。使用する導体材料が銅または銅を主とする合金などの場合には過硫酸アンモニウムをエッチング液として用いることも可能である。それにより表層ビア電極の表面を、最表面のセラミック基板層表面に対して凹ませ、また、好ましい表面性状を得ることができる。これにより後工程で電極上にNiめっき、Auめっき等が高品質に成膜され得る。すなわちエッチング液を用いることにより、ビア孔内壁の凹凸にこびりついたAgも溶解除去することが出来て、食いつき強度(アンカー効果)向上に寄与できる。また、このエッチング処理を行うことにより、ビア孔表面が十分に濡れて微小な気泡が除去されるので、その後のめっき工程での微小な析出欠陥による不良を防止することができる。
さて、エッチング処理の後には十分なすすぎを行い(S12)、続いてめっきを行う(S13)。このめっきの工程では、複雑な回路構造の部品でも均等にめっきが形成されるよう、無電解めっきを行うことが一般的である。一例としては、Ni下地めっき3〜10μm、続いてAuめっき0.03〜0.5μmを被着せしめる。ここでNi下地めっき層が製品として使用される時に不所望な拡散など化学反応を起こすことを防止するために、Auめっきとの間にはバッファー層をめっきすることとしてもよい。
なお、工程S9、分割溝の形成後に、焼成中に基板が収縮しないよう拘束する拘束用グリーンシートを未焼結多層セラミック体表面に配して、いわゆる無収縮工法を用いてもよい。ここで拘束用グリーンシートは、未焼結多層セラミック体の焼成温度では焼結しない無機材料に有機バインダ、可塑剤、溶剤を加えたセラミックスラリーを作製し、これをドクターブレード法でキャリアフィルム上に所定厚(例えば100〜200μm)に成膜して形成する。
さて、処理S3のビア孔を形成するにあたっては、図3に例示するように、そのビア孔を、最表面Sに向かって広がるテーパ孔状に形成してもよい。
ビア孔がテーパ状になっていることによって金属めっき層と接触するセラミックの側面距離が増大し、ひいては金属めっき層がビア孔内壁と接触する面積が増大し、アンカー効果が増すために強度が大きくなることに寄与する。特にビア孔内壁面は現実には互いに入り組んだ凹凸状となっているためその効果は大きい。他方、ビア孔が深いストレートの凹みであると金属めっき層が凹みの底部から上に向かって密接に析出し難いことがあり、途中でめっき液などがビア内壁の微小な凹凸内に取り込まれ残される傾向があった。
図13、図14に本実施の形態の多層セラミック基板における表層端子電極4の断面を例示したが、図17に示す従来一般的な基板では、ビア配線を最表面側へ延長して、ビア配線に連続的につながる表層ビア電極2の端面が、最表面セラミック基板の表面Sと略同一面となっていたり、あるいは、最表面セラミック基板表面Sから突起している。このような従来例の場合、ビア孔の表面側開口部の角部分(R)では表層端子電極が強く密着する状態にあり、シア強度試験におけるように横方向から外力がかかった時、応力が集中しやすいこの角部分が破壊の起点になりやすい。
f=−0.0747×(d/φ)+0.006
であり、半田ボール径が300μmの場合、
f=−0.0713×(d/φ)+0.0028
となる。なお、ここでは最表面セラミック基板の表面を基準(±0)として、突起する場合に正、凹となる場合に負となるよう、dの値をとっている(以下の説明も同様)。
なお、あまりにdが深い場合は、不良の原因となるし製造上も好ましくない。小型化の要請にも反するので、深さは15μm未満程度の深さとしておくことが好ましい。小型かつ高密度部品の場合には最表面層を含めたセラミック基板の各層の厚みは15μm以下になる場合があり、層の厚みを超える深さになってしまうからである。つまり表層端子電極の直径が100μmの場合には、深さdは0.5μmの凹みかそれより深くすることでd/φ<−0.005を満たすことができ、また高集積なセラミック基板を想定した時に深さdは薄く高密度なセラミック基板の層厚みと比較して、実用的に最大15μm程度の凹みであるため表層端子電極の直径が125μmの場合にはd/φ≧−0.12程度であることが望ましい。また、表層ビア電極の深さが15μm未満(d>−15μm)であり、金属めっき層(Ni+Au)の厚みは4〜8.5μmに調整されているので、金属めっき層の表面は、基板表面から10μm未満の深さにあるものとなる。突起したときには3μm以下としておくことで、半田ボールを載せたときに自然にすわりのよい位置へ収まるセルフアラインメント効果が得られると言う側面もあり、またそれによって半田ボールのすわりが比較的よくなるので、好ましい。
なお、本実施の形態の効果は、上述したシア試験だけではなく他の評価方法でも確認できた。例えば図7に示すように半田ボールをチャッキング機構などで側面から力(Fpush)を加えて挟持し、鉛直上方(基板面上方)へ力(Fpull)で引き上げるときの破壊試験、すなわちプル試験での強度も評価した。プル試験の結果を表3に示す。この場合はシア試験と異なり尖端形状部分での応力集中は起きないので、金属めっき層、特に強度の高いニッケルがビア孔の内壁に密着していることによる強度向上効果だけを評価可能と考えられる。そのため本実施の形態の強度向上効果はシア試験の時と比べて半分以下であったが、やはり同様に2%から30%程度、高い強度を得られることが確認された。なお、プル試験の場合には機械的に半田ボールを把持しなければならないため、φ500μmの大きい半田ボールを使用して評価を行った。
次に、上記プル試験で用いた多層セラミック基板について表層端子電極の形態を観察した。試料は多層セラミック基板の断面を研磨し観察面を形成し、走査型電子顕微鏡(倍率:3000倍)を用いて表層端子電極付近を写真撮影した。その一例を図13に、トレースを図14に示す。ビア孔内壁には微小の凹凸が形成されているので、この凹凸と金属めっき層との境界面を測定した。測定は図14に示すように境界面の始点dsと終点deとの間をセラミック基板の深さ(厚さ)方向に仮想中心線を引いて境界面の密着長さLを測定した。また、始点と終点との間に最大凸(ビア孔中心に最も近い点)の点を通る仮想線と、当該仮想線に平行な平行仮想線であって、最小凹境界面にある最大凸を通る仮想線とを引いて両線の間隔を凹凸幅wとして測定した。シア強度は上記実施例と同様、半田ボール径125μmでは0.0064gf/μm2以上、半田ボール径300μmで0.0028gf/μm2以上とし、プル強度は半田ボール径500μmにおいて0.046gf/μm2以上を基準としている。測定結果を表4に示す。
上記第1の製造方法による実施の形態において用いたビア導体用の導体ペーストは、平均粒径3.0μm未満の銀(Ag)粉末が88〜94質量%のものである。Ag粉末の平均粒径が3.0μm以上であると、印刷時直径φ80μm未満の小径ビアへの充填性が悪くなる。Ag粉末が88質量%未満ではペーストの収縮量が大きくなり、後述するように、上記実施例の形態であるエッチングを用いなくても、表層電極端子の表面が焼成直後に凹形状となりやすい。また、Ag粉末が95質量%より多いと、粘度が高くなりペースト化が困難となる。また、ビア導体ペーストには、焼成後のビア充填性をより高めるために、Pd粉末を添加してもよい。Pdが含有されていることで、Agの焼結を抑制し、セラミックよりも先に収縮することを防ぐ効果がある。
また、次に、本実施の形態に係る多層セラミック基板の製造方法の別の例を示す。この例では、未焼結多層セラミック体の最表面側に位置することとなる第1のセラミックグリーンシートにビア孔を設ける。このビア孔は、レーザ加工によって形成され、セラミックグリーンシートを貫通している。ビア孔の開口部の形状は平面視でほぼ円形をなすが、セラミックグリーンシート内では、レーザ光の入射側から出射側へ向かうに従い直径が小さくなり、立体的にはテーパ形状をなしている。開口部のレーザ光入射側直径は略60μmとしている。なお、セラミックグリーンシートは、支持フィルム上に形成されており、支持フィルムは、化学的に安定で可塑性が高いPET(ポリエチレンテレフタレート)フィルムを用いればよい。
また、拘束グリーンシートを用いる製造方法の場合も、セラミック基板表面において面内の収縮は阻止されるものの、厚み方向には拘束力が弱いため、ビア電極が収縮する時にわずかな凹みが形成される。
このような多層セラミック基板を用いるときには、金属めっき層3表面に、半田ボールを用いて表面実装部品を搭載して電子部品を構成する。この電子部品は、例えば携帯電話機などの電子機器に用いることができる。
Claims (8)
- 一方側の最表面に能動素子および受動素子を表面実装する多層セラミック基板であって、
前記多層セラミック基板は、複数のセラミック基板層を積層してなり、
少なくとも一方側の最表面のセラミック基板層のビア孔に設けられた、表層ビア電極とその端面に被着する金属めっき層とからなる表層端子電極と、
前記表層端子電極と内部のセラミック基板層上の配線とを接続するビア配線と、
を含み、
前記能動素子を接続する表層端子電極のビア孔径は、前記受動素子を接続する表層端子電極のビア孔径よりも小さいことを特徴とする多層セラミック基板。 - 前記能動素子を接続する表層端子電極は、前記表層ビア電極の表面が、前記最表面のセラミック基板層に設けられたビア孔内部であって、最表面のセラミック基板層表面よりも凹んだ位置にあり、当該表層ビア電極の端面に被着した前記金属めっき層の表面が、前記最表面のセラミック基板層表面と略同一平面ないし、前記最表面のセラミック基板層表面よりも凹んだ位置にあることを特徴とする請求項1に記載の多層セラミック基板。
- 前記能動素子を接続する表層端子電極について、前記最表面のセラミック基板層表面を±0基準としたときの前記表層ビア電極の表面の深さ(d、基板内方を負とする)と、ビア孔の直径(φ)との比(d/φ)が、0から−0.12の間の負の値であることを特徴とする請求項2に記載の多層セラミック基板。
- 前記金属めっき層は、前記ビア孔の内壁と接触する境界面は隙間なく一致しており、当該境界面を深さ方向の断面でみたとき、前記境界面の密着長さ(L)が2μm以上であることを特徴とする請求項1〜3の何れか1項に記載の多層セラミック基板。
- 前記金属めっき層は、前記ビア孔の内壁と接触する境界面は隙間なく一致しており、当該境界面を深さ方向の断面でみたとき、前記境界面は凹凸の最大と最小の凹凸幅(w)が0.6μm以上であることを特徴とする請求項1〜4の何れか1項に記載の多層セラミック基板。
- 前記一方側の最表面のセラミック基板層の能動素子および受動素子用のビア孔は、焼結時の体積収縮率が比較的大きい導体ペーストを充填して表層ビア電極を形成し、さらに少なくとも前記受動素子用のビア孔については、焼結時の体積収縮率が比較的小さい導体ペーストを用いて2重の導体を有する表層パッド電極を形成することを特徴とする請求項1〜5の何れか1項に記載の多層セラミック基板。
- 請求項1〜6の何れか1項に記載の多層セラミック基板を用いて能動素子および受動素子を表面実装したものであって、前記能動素子を接続する表層端子電極は、ビア孔内部の金属めっき層に半田ボール(バンプ)を用いて接続し、前記受動素子を接続する表層端子電極については、ビア孔外部の前記表層パッド電極に被着した金属めっき層表面上で半田ペーストを用いて接続したことを特徴とする電子部品。
- 前記受動素子を接続するための前記金属めっき層の表面の高さは、前記能動素子を接続するための金属めっき層の表面の高さよりも高いことを特徴とする請求項7に記載の電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008332256A JP5397742B2 (ja) | 2008-12-26 | 2008-12-26 | 多層セラミック基板および電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008332256A JP5397742B2 (ja) | 2008-12-26 | 2008-12-26 | 多層セラミック基板および電子部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010153700A true JP2010153700A (ja) | 2010-07-08 |
JP5397742B2 JP5397742B2 (ja) | 2014-01-22 |
Family
ID=42572457
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008332256A Active JP5397742B2 (ja) | 2008-12-26 | 2008-12-26 | 多層セラミック基板および電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5397742B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014122813A1 (ja) * | 2013-02-08 | 2014-08-14 | 株式会社村田製作所 | 積層型インダクタ素子およびdc-dcコンバータモジュール |
CN112805871A (zh) * | 2018-10-10 | 2021-05-14 | 株式会社村田制作所 | 发电元件安装基板、电池组、电子设备以及电动车辆 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10173296A (ja) * | 1996-12-11 | 1998-06-26 | Kyocera Corp | プリント配線基板の製造方法 |
JP2000012736A (ja) * | 1998-06-26 | 2000-01-14 | Ngk Spark Plug Co Ltd | フリップチップ用セラミック多層配線基板 |
JP2000286555A (ja) * | 1999-03-30 | 2000-10-13 | Sumitomo Metal Electronics Devices Inc | セラミック基板及びその製造方法 |
JP2001189550A (ja) * | 1999-12-28 | 2001-07-10 | Kyocera Corp | 回路基板 |
JP2002204049A (ja) * | 2000-02-09 | 2002-07-19 | Matsushita Electric Ind Co Ltd | 転写材及びその製造方法並びにこれを用いて製造される配線基板 |
JP2003008216A (ja) * | 2001-06-27 | 2003-01-10 | Sumitomo Metal Electronics Devices Inc | セラミック多層基板の製造方法 |
JP2005119264A (ja) * | 2003-09-25 | 2005-05-12 | Kyocera Corp | 樹脂フィルム付き金属箔及び配線基板並びにその製造方法 |
JP2005286323A (ja) * | 2004-03-05 | 2005-10-13 | Ngk Spark Plug Co Ltd | 配線基板、半田部材付き配線基板及び配線基板の製造方法 |
WO2007007451A1 (ja) * | 2005-07-12 | 2007-01-18 | Murata Manufacturing Co., Ltd. | 多層配線基板及びその製造方法 |
WO2007094123A1 (ja) * | 2006-02-14 | 2007-08-23 | Murata Manufacturing Co., Ltd. | 多層セラミック電子部品、多層セラミック基板、および多層セラミック電子部品の製造方法 |
-
2008
- 2008-12-26 JP JP2008332256A patent/JP5397742B2/ja active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10173296A (ja) * | 1996-12-11 | 1998-06-26 | Kyocera Corp | プリント配線基板の製造方法 |
JP2000012736A (ja) * | 1998-06-26 | 2000-01-14 | Ngk Spark Plug Co Ltd | フリップチップ用セラミック多層配線基板 |
JP2000286555A (ja) * | 1999-03-30 | 2000-10-13 | Sumitomo Metal Electronics Devices Inc | セラミック基板及びその製造方法 |
JP2001189550A (ja) * | 1999-12-28 | 2001-07-10 | Kyocera Corp | 回路基板 |
JP2002204049A (ja) * | 2000-02-09 | 2002-07-19 | Matsushita Electric Ind Co Ltd | 転写材及びその製造方法並びにこれを用いて製造される配線基板 |
JP2003008216A (ja) * | 2001-06-27 | 2003-01-10 | Sumitomo Metal Electronics Devices Inc | セラミック多層基板の製造方法 |
JP2005119264A (ja) * | 2003-09-25 | 2005-05-12 | Kyocera Corp | 樹脂フィルム付き金属箔及び配線基板並びにその製造方法 |
JP2005286323A (ja) * | 2004-03-05 | 2005-10-13 | Ngk Spark Plug Co Ltd | 配線基板、半田部材付き配線基板及び配線基板の製造方法 |
WO2007007451A1 (ja) * | 2005-07-12 | 2007-01-18 | Murata Manufacturing Co., Ltd. | 多層配線基板及びその製造方法 |
WO2007094123A1 (ja) * | 2006-02-14 | 2007-08-23 | Murata Manufacturing Co., Ltd. | 多層セラミック電子部品、多層セラミック基板、および多層セラミック電子部品の製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014122813A1 (ja) * | 2013-02-08 | 2014-08-14 | 株式会社村田製作所 | 積層型インダクタ素子およびdc-dcコンバータモジュール |
JPWO2014122813A1 (ja) * | 2013-02-08 | 2017-01-26 | 株式会社村田製作所 | 積層型インダクタ素子およびdc−dcコンバータモジュール |
CN112805871A (zh) * | 2018-10-10 | 2021-05-14 | 株式会社村田制作所 | 发电元件安装基板、电池组、电子设备以及电动车辆 |
CN112805871B (zh) * | 2018-10-10 | 2023-07-07 | 株式会社村田制作所 | 发电元件安装基板、电池组、电子设备以及电动车辆 |
Also Published As
Publication number | Publication date |
---|---|
JP5397742B2 (ja) | 2014-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5233637B2 (ja) | 多層セラミック基板、及び電子部品 | |
JP4748161B2 (ja) | 多層配線基板及びその製造方法 | |
KR20090021090A (ko) | 다층 와이어링 기판 및 그의 제조 방법, 및 ic 검사 장치에 사용하기 위한 기판 및 그의 제조 방법 | |
JP4597585B2 (ja) | 積層電子部品及びその製造方法 | |
JPWO2009069398A1 (ja) | セラミック複合多層基板及びその製造方法並びに電子部品 | |
US8168288B2 (en) | Multilayer ceramic substrate and method for manufacturing the same | |
JP5397744B2 (ja) | 多層セラミック基板およびこれを用いた電子部品並びに多層セラミック基板の製造方法 | |
JP2010087266A (ja) | 複合基板及びその製造方法 | |
JP5397742B2 (ja) | 多層セラミック基板および電子部品 | |
JP2007273914A (ja) | 配線基板および配線基板の製造方法 | |
US20230144181A1 (en) | Ceramic laminated substrate, module, and method of manufacturing ceramic laminated substrate | |
JP4426805B2 (ja) | 配線基板およびその製造方法 | |
JP2002204045A (ja) | 配線基板の製造方法 | |
JP4029408B2 (ja) | 難焼結性拘束用グリーンシート及び多層セラミック基板の製造方法 | |
JP2006032747A (ja) | 積層電子部品及びその製造方法 | |
JP2006100422A (ja) | 積層コンデンサ及びその製造方法 | |
JP4535801B2 (ja) | セラミック配線基板 | |
JP4683891B2 (ja) | 導体形成用シートおよび導体の形成方法ならびに電子部品の製造方法 | |
JP2010087232A (ja) | 電子部品および電子部品用基板ならびにそれらの製造方法 | |
JPWO2009151006A1 (ja) | セラミック成形体の製造方法 | |
JP4804110B2 (ja) | 配線基板の製造方法 | |
JP5289874B2 (ja) | セラミック部品の製造方法 | |
JP2006024722A (ja) | 積層コンデンサ及びその製造方法 | |
JP2005277162A (ja) | 電子部品の製造方法 | |
JP2005317602A (ja) | 配線基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130508 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130927 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131010 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5397742 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |