JP2005317602A - 配線基板およびその製造方法 - Google Patents

配線基板およびその製造方法 Download PDF

Info

Publication number
JP2005317602A
JP2005317602A JP2004130935A JP2004130935A JP2005317602A JP 2005317602 A JP2005317602 A JP 2005317602A JP 2004130935 A JP2004130935 A JP 2004130935A JP 2004130935 A JP2004130935 A JP 2004130935A JP 2005317602 A JP2005317602 A JP 2005317602A
Authority
JP
Japan
Prior art keywords
connection pads
wiring board
insulating base
insulating substrate
lead terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004130935A
Other languages
English (en)
Inventor
Masahiro Onishi
正浩 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004130935A priority Critical patent/JP2005317602A/ja
Publication of JP2005317602A publication Critical patent/JP2005317602A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】 隣接するリード端子同士の間で電気的短絡等の不具合を生じることのない、電気的特性に優れた配線基板およびその製造方法を提供すること。
【解決手段】 上面に電子部品の搭載部1aを有する絶縁基体1と、絶縁基体1の表面および内部の少なくとも一方に形成された配線導体2と、絶縁基体1の上面、側面および下面の少なくとも1つの面に形成され、配線導体2に電気的に接続された複数の接続パッド3と、接続パッド3に一端部が接合されたリード端子4と、接続パッド3およびリード端子4を被覆する半田めっき層とを具備し、絶縁基体1は、接続パッド3同士の間の部位に表面が除去されて形成された凹部5が設けられている。
【選択図】 図1

Description

本発明は、IC,LSI等の半導体集積回路素子や半導体レーザ(LD),フォトダイオード(PD)等の光半導体素子等の半導体素子、圧電振動子、容量素子等の電子部品を搭載するための配線基板およびその製造方法に関する。
従来、IC,LSI等の半導体集積回路素子や半導体レーザ(LD),フォトダイオード(PD)等の光半導体素子等の半導体素子、圧電振動子、容量素子等の電子部品を搭載するための配線基板として、上面に電子部品の搭載部を有するセラミックス等から成る絶縁基体と、絶縁基体の表面および内部の少なくとも一方に形成された配線導体と、絶縁基体の上面、側面および下面の少なくとも1つの面に形成され、配線導体と電気的に接続された複数の接続パッドと、接続パッドに一端部が接合されたリード端子とを具備するものが一般に用いられている。なお、配線導体は一部が搭載部またはその周辺に露出している。
そして、絶縁基体の搭載部に電子部品を搭載するとともに電子部品の電極をボンディングワイヤや半田等の導電性接続材を介して配線導体に電気的に接続し、必要に応じて電子部品を蓋体や封止用樹脂で封止することにより電子装置となる。
この電子装置について、リード端子の他端部を外部電気回路基板の回路配線等の所定位置に半田等を介して電気的,機械的に接続することにより、電子装置の外部電気回路基板への実装が行われ、電子部品の電極が配線導体およびリード端子を介して外部電気回路基板の回路配線に電気的に接続される。
この場合、リード端子およびリード端子が接続されている接続パッドの表面には、予め半田めっき層が被着され、外部電気回路基板の回路配線に半田等を介して接続する際の半田の濡れ性を良好なものとしている。半田めっき層は、錫−鉛合金半田等の半田から成り、錫や鉛等の半田を構成する金属を含有する周知の電解めっき用の半田めっき液中に配線基板を浸漬し、リード端子や接続パッド等にめっき用の電流を所定の電流密度、時間で通電、供給することにより形成される。
特開2000−164760号公報 特開2000−183535号公報 特開2002−232262号公報
しかしながら、上記従来の配線基板および電子装置においては、隣り合うリード端子の間で電気的短絡等の電気的特性の不具合が生じやすいという問題があった。この場合、隣り合うリード端子同士の間や、リード端子が接合されている接続パッドの間には、通常の目視や低倍率の双眼顕微鏡等による観察では、両者間を電気的に短絡させるような金属成分等の導電性の異物の存在、いわゆる半田ブリッジやめっき広がり等は検知されていない。
しかしながら、隣り合う接続パッド同士の間、リード端子同士の間、または絶縁基体の表面に、目視や、通常の低倍率(10〜40倍程度)の双眼顕微鏡による観察では検知できない程度の極めて微細な幅のヒゲ状のめっき液中の半田成分が付着し、このヒゲ状の半田成分により上記の電気的短絡等の問題が生じていることを、本発明者は見出した。
本発明は、上記問題点に鑑みて完成されたものであり、その目的は、隣り合うリード端子の間で電気的短絡等の不具合を生じることのない、電気的特性に優れた配線基板およびその製造方法を提供することにある。
本発明の配線基板は、上面に電子部品の搭載部を有する絶縁基体と、該絶縁基体の表面および内部の少なくとも一方に形成された配線導体と、前記絶縁基体の上面、側面および下面の少なくとも1つの面に形成され、前記配線導体に電気的に接続された複数の接続パッドと、該接続パッドに一端部が接合されたリード端子と、前記接続パッドおよび前記リード端子を被覆する半田めっき層とを具備しており、前記絶縁基体は、前記接続パッド同士の間の部位に表面が除去されて形成された凹部が設けられていることを特徴とする。
本発明の配線基板は好ましくは、前記絶縁基体の前記凹部はレーザ光の照射によって形成されていることを特徴とする。
本発明の配線基板の製造方法は、配線基板の製造方法上面に電子部品の搭載部を有するとともに表面および内部の少なくとも一方に配線導体が形成され、上面、側面および下面の少なくとも1つの面に複数の接続パッドが形成された絶縁基体を作製する工程と、前記接続パッドにリード端子の一端部を接合する工程と、前記接続パッドおよび前記リード端子の露出表面に半田めっき層を被着させる工程と、前記絶縁基体の前記接続パッド同士の間の部位の表面を除去することによって凹部を形成する工程とを具備していること特徴とする。
本発明の配線基板の製造方法は好ましくは、前記絶縁基体の前記凹部をレーザ光の照射によって形成することを特徴とする。
本発明の配線基板によれば、絶縁基体は、接続パッド同士の間の部位に表面が除去されて形成された凹部が設けられていることから、接続パッド同士の間の絶縁基体の表面に半田めっき液中の半田の金属成分がヒゲ状となって付着していたとしても、そのヒゲ状の金属成分はそれが付着している絶縁基体の表面部分も含めて全部除去されるため、隣り合う接続パッド同士の間およびその接続パッドに接合されているリード端子同士の間で、電気的短絡等の不具合が生じることが効果的に防止される。
本発明の配線基板は好ましくは、絶縁基体の凹部はレーザ光の照射によって形成されていることから、絶縁基体の構成成分を化学的に変化させることなく、かつ高い精度で凹部の深さを調節して形成することができるため、例えば、凹部が形成されることに起因して接続パッドの周囲で絶縁基体の機械的強度が劣化して接続パッドが絶縁基体から剥がれ易くなる等の不具合を誘発することは効果的に防止される。その結果、電子部品搭載用の配線基板としての機能が低下したり、外形寸法の精度が低下したりすることがより効果的に防止され、配線基板を用いた電子装置を電子機器等の外部電気回路基板により確実に高い信頼性で実装することができる。
本発明の配線基板の製造方法は、上記各工程を具備することから、半田めっきの際に、接続パッドの間の絶縁基体の表面に半田めっき液中の金属成分がヒゲ状となって付着していたとしても、そのヒゲ状の金属成分を、絶縁基体の表面部分を含めて確実に除去することができ、接続パッド同士の間で電気的な短絡等の不具合が生じることを効果的に防止することができる。
本発明の配線基板の製造方法は好ましくは、絶縁基体の凹部をレーザ光の照射によって形成することから、例えば、電子装置の蓋体や封止用樹脂等に電子装置の識別のための印字を施すときに使用される既存のレーザマーキング装置をそのまま使用することができる等の利点があり、より確実に生産性に優れた製造方法とすることができる。
本発明の配線基板およびその製造方法を添付図面に基づき詳細に説明する。図1は本発明の配線基板の実施の形態の1例を示す斜視図であり、図1において1は絶縁基体、2は配線導体、3は接続パッド、4はリード端子である。これらの絶縁基体1、配線導体2、接続パッド3およびリード端子4により配線基板9が主に構成される。
絶縁基体1は、酸化アルミニウム質焼結体やガラスセラミック焼結体、窒化アルミニウム質焼結体、ムライト質焼結体等のセラミックス、エポキシ樹脂、ポリイミド樹脂等の樹脂等の電気絶縁材料により形成される
また絶縁基体1は、上面に電子部品(図示せず)の搭載部1aを有しているとともに、表面および内部の少なくとも一方に配線導体2が形成されている。配線導体2は、タングステンやモリブデン、マンガン、銅、銀、金、パラジウム、白金等の金属材料により形成されている。配線導体2は、一部が搭載部1aまたはその周辺に露出しており、この露出部分に、搭載部1aに搭載される電子部品の電極が電気的に接続される。
また、絶縁基体1は、上面、側面および下面の少なくとも1つの面に複数の接続パッド3が形成され、各接続パッド3は配線導体2に電気的に接続されている。図1の例では、各接続パッド3は、絶縁基体1の上面の外周部のみに形成した例を示しているが、後述するリード端子4の外部電気回路基板に対する接続の形態や、配線導体2の引き回し、絶縁基体1の形状等の種々の条件に応じて、絶縁基体1の下面の外周部や側面の中央部等の他の部位に形成してもよい。また、複数の面に形成してもよい。
配線導体2の露出部分に電気的に接続された電子部品の電極は、配線導体2を介して接続パッド3に電気的に接続されることになる。この接続パッド3は、配線導体2と同様の金属材料により形成され、リード端子4の一端部が接合されている。リード端子4は、配線基板9を外部電気回路基板(図示せず)に接続する際の外部接続端子として機能し、リード端子4の他端部を外部電気回路基板の回路配線に半田を介して電気的、機械的に接続することにより、電子部品の電極が、配線導体2、接続パッド3およびリード端子4を介して、外部電気回路基板の回路配線に電気的に接続される。
なお、接続パッド3およびリード端子4は半田めっき層(図示せず)により被覆されている。これにより、接続パッド3およびリード端子4に対する半田の濡れ性が良好なものとなり、配線基板1が外部電気回路基板にリード端子を介して確実、強固に電気的、機械的に接続される。
半田めっき層は、錫−鉛合金半田や錫−ビスマス合金、錫−銅合金、錫−銀合金等の半田等から成り、電解めっき法等のめっき法により形成される。
また、絶縁基体1は、接続パッド3同士の間の部位に表面が除去されて形成された凹部5が設けられている。これにより、接続パッド3同士の間の絶縁基体1の表面に半田めっき液中の半田(錫や鉛等)の金属成分がヒゲ状になって付着していたとしても、その金属成分はそれが付着している絶縁基体1の表面部分も含めて全部除去されるため、隣り合う接続パッド3同士の間や接続パッド3に接合されているリード端子4の間で、電気的短絡等の不具合が生じることは効果的に防止される。
この場合、接続パッド3同士の間の絶縁基体1の表面について、1箇所ずつ、倍率数百倍程度の高倍率の顕微鏡を用いて金属成分の付着の有無を確認して金属成分のみを除去するような手間が不要なため、配線基板9の高い生産性を良好に確保することができる。また、金属成分の付着を見逃して接続パッド3同士の間で電気的短絡等の不具合が生じるというようなこともない。
凹部5の深さは、形成される半田めっき層の厚さ以上としておくことが好ましい。これにより、より確実に半田めっき層を除去することができる。また、凹部5は、その隣りの接続パッド3の長さ以上の長さで形成することが好ましい。これにより、隣り合う接続パッド3同士の間の電気的短絡をより確実に防止することができる。また、凹部5は、絶縁基体1表面の外周縁から絶縁基体1表面の内側にかけて形成されることがよい。その場合、接続パッド3同士の間、あるいは接続パッド3同士の間の絶縁基体の表面に付着したヒゲ状の半田の金属成分を確実に除去することができる。また、凹部5の幅は、隣り合う接続パッド3同士の間の間隔の1/2以上となるように形成することが好ましい。これにより、隣り合う接続パッド3同士の間の電気的短絡をより確実に防止することができる。
また、絶縁基体1の凹部5はレーザ光の照射によって形成されることが好ましい。この場合、絶縁基体1の構成成分を化学的に変化させることなく、かつ高い精度で深さを調節して形成することができる。そのため、凹部5が形成されることに起因して接続パッド3の周囲で絶縁基体1の機械的強度が劣化して接続パッド3が絶縁基体1から剥がれ易くなる等の不具合が生じるのを効果的に防止できる。その結果、電子部品搭載用の配線基板9としての機能が低下したり、外形寸法の精度が低下するのを効果的に防止でき、配線基板9を用いた電子装置を電子機器等の外部電気回路基板により確実に高い信頼性で実装することができる。
また、凹部5がレーザ光照射により形成されていると、凹部5を同じ深さで形成することが容易かつ確実にできる。また、レーザ光の光源の走査パターンを調節することにより、接続パッド3やリード端子4に誤ってレーザ光が照射されるようなことが有効に防止されるので、接続パッド3の間の絶縁基体1の表面をより高い精度で除去することができる。
次に、本発明の配線基板の製造方法について、図2を基に詳細に説明する。なお、図2(a),(b)は、本発明の配線基板の製造方法を工程順に示した配線基板の斜視図であり、図2において図1と同じ部位には同じ符号を付している。
まず、図2(a)に示すように、上面に電子部品の搭載部1aを有するとともに表面および内部の少なくとも一方に配線導体2が形成され、上面、側面および下面の少なくとも1つの面に複数の接続パッド3が形成された絶縁基体1を作製する。
絶縁基体1は、例えば酸化アルミニウム質焼結体から成る場合、酸化アルミニウム,酸化珪素,酸化マグネシウム,酸化カルシウム等の原料粉末に適当な樹脂バインダー,溶剤を添加混合して泥漿状となし、これを従来周知のドクターブレード法によりシート状とすることによって絶縁基体1用のセラミックグリーンシートを得、しかる後、このセラミックグリーンシートに適当な打ち抜き加工を施すとともに複数枚積層し、高温で焼成することによって製作される。
また、配線導体2は、メタライズ層やめっき層、金属箔等の形態で絶縁基体1に形成される。配線導体2および接続パッド3は、例えばタングステンのメタライズ層から成る場合、タングステンの粉末に有機溶剤、樹脂バインダーを添加混練して得た金属成分を、スクリーン印刷法等により絶縁基体1となるセラミックグリーンシートに印刷することにより形成される。
次に、図2(b)に示すように、接続パッド3にリード端子4の一端部を接合する。リード端子4は、鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の金属から成り、例えば鉄−ニッケル−コバルト合金の板に切断加工やエッチング加工等の加工を施すことにより作製される。リード端子4の接続パッド3に対する接合は、銀ろう等のろう材やガラス等の接合材を介して行なうことができる。例えば、板状に成形した銀ろう(銀ろうのプレフォーム)を介して、接続パッド3とリード端子4の一端部とを位置合わせし、ろう付け用の炉内で銀ろうを加熱溶融させることにより行なうことができる。
次に、接続パッド3およびリード端子4の露出表面に半田めっき層(図示せず)を被着させる。半田めっき層は、例えば錫−鉛合金半田の場合、錫、鉛それぞれの有機酸塩等の錫および鉛の供給源となる化合物に、界面活性剤や錯化剤、光沢剤等の添加剤を添加してなるめっき液中に配線基板を浸漬し、接続パッド3やリード端子4にめっき用の電流を所定の電流密度、時間で通電、供給することにより形成される。なお、配線導体2の露出部分も半田めっき層で被覆してもよい。
次に、絶縁基体1の接続パッド3同士の間の部位の表面を除去することによって凹部5を形成する。絶縁基体1の表面を除去する方法としては、絶縁基体1の表面にレーザ光を照射する方法、サンドブラスト加工、機械的な研磨加工等の方法を用いることができる。
本発明の配線基板の製造方法によれば、接続パッド3およびリード端子4を半田めっき層で被覆した後、絶縁基体1の接続パッド3同士の間の部位の表面を除去することによって凹部5を形成する工程を有することから、半田めっきの際に接続パッド3の間の絶縁基体1の表面に半田めっき液中の金属成分がヒゲ状となって付着していたとしても、その付着した金属成分を絶縁基体1の表面部分を含めて確実に除去することができ、接続パッド3同士の間で電気的な短絡等の不具合が生じることを効果的に防止することができる。
この場合、絶縁基体1の凹部5はレーザ光の照射によって形成されることが好ましい。凹部5をレーザ光の照射で形成すると、配線基板9を用いた電子装置の蓋体や封止用樹脂等に電子装置の識別のための印字(標識、マーク)を施す際に使用される既存のレーザマーキング装置をそのまま使用することができる等の利点があり、より確実に生産性に優れた製造方法とすることができる。
また、凹部5を同じ深さで形成することが容易かつ確実にできる。また、レーザ光の光源の走査パターンを調節することにより、接続パッド3やリード端子4に誤ってレーザ光が照射されるようなことを有効に防止できるので、接続パッド3の間の絶縁基体1の表面をより高い精度で除去することができる。
さらには、絶縁基体1の構成成分を化学的に変化させることなく、かつ高い精度で深さを調節して形成することができるため、凹部5が形成されることに起因して接続パッド3の周囲で絶縁基体1の機械的強度が劣化して接続パッド3が絶縁基体1から剥がれ易くなる等の不具合が生じるのを効果的に防止できる。その結果、配線基板9を用いた電子部品収納用パッケージや電子装置としての機能が低下したり、外形寸法の精度が低下することがより効果的に防止され、電子装置を電子機器等の外部電気回路基板により確実に高い信頼性で実装することができる。
レーザ光は、炭酸ガス(CO)レーザやYAGレーザ等であり、マーク,標識等のパターン形成用のレーザマーク装置を利用することができる。即ち、接続パッド3間にレーザ光によりレーザ印字するようにレーザマークのパターンを設定し、そのパターンでレーザ光を走らせることにより加工が行われる。
なお、本発明の配線基板およびその製造方法は、上述の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更が可能である。例えば、配線導体2の表面を、ニッケルめっき層や金めっき層等の、リード端子4や接続パッド3と異なるめっき層で被覆するようにしてもよい。
本発明の配線基板の実施の形態の一例を示す斜視図である。 (a),(b)は、本発明の配線基板の製造方法を工程順に示す配線基板の斜視図である。
符号の説明
1・・・絶縁基体
1a・・・搭載部
2・・・配線導体
3・・・接続パッド
4・・・リード端子
5・・・凹部
9・・・配線基板

Claims (4)

  1. 上面に電子部品の搭載部を有する絶縁基体と、該絶縁基体の表面および内部の少なくとも一方に形成された配線導体と、前記絶縁基体の上面、側面および下面の少なくとも1つの面に形成され、前記配線導体に電気的に接続された複数の接続パッドと、該接続パッドに一端部が接合されたリード端子と、前記接続パッドおよび前記リード端子を被覆する半田めっき層とを具備しており、前記絶縁基体は、前記接続パッド同士の間の部位に表面が除去されて形成された凹部が設けられていることを特徴とする配線基板。
  2. 前記絶縁基体の前記凹部はレーザ光の照射によって形成されていることを特徴とする請求項1記載の配線基板。
  3. 上面に電子部品の搭載部を有するとともに表面および内部の少なくとも一方に配線導体が形成され、上面、側面および下面の少なくとも1つの面に複数の接続パッドが形成された絶縁基体を作製する工程と、前記接続パッドにリード端子の一端部を接合する工程と、前記接続パッドおよび前記リード端子の露出表面に半田めっき層を被着させる工程と、前記絶縁基体の前記接続パッド同士の間の部位の表面を除去することによって凹部を形成する工程とを具備していること特徴とする配線基板の製造方法。
  4. 前記絶縁基体の前記凹部をレーザ光の照射によって形成することを特徴とする請求項3記載の配線基板の製造方法。
JP2004130935A 2004-04-27 2004-04-27 配線基板およびその製造方法 Pending JP2005317602A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004130935A JP2005317602A (ja) 2004-04-27 2004-04-27 配線基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004130935A JP2005317602A (ja) 2004-04-27 2004-04-27 配線基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2005317602A true JP2005317602A (ja) 2005-11-10

Family

ID=35444734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004130935A Pending JP2005317602A (ja) 2004-04-27 2004-04-27 配線基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2005317602A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536871U (ja) * 1990-12-27 1993-05-18 オリンパス光学工業株式会社 回路接続用フレキシブル基板
JPH0685137A (ja) * 1992-09-01 1994-03-25 Kyocera Corp 半導体素子収納用パッケージの製造方法
JPH0922958A (ja) * 1995-07-04 1997-01-21 Kyocera Corp 半導体素子収納用パッケージの製造方法
JPH10256432A (ja) * 1997-03-14 1998-09-25 Nec Corp 樹脂封止型半導体パッケージ
JP2000319546A (ja) * 1999-04-30 2000-11-21 Kansai Paint Co Ltd 水性塗料及びその塗料を用いてなる複合塗膜形成方法
JP2001076569A (ja) * 1999-09-07 2001-03-23 Fujikura Ltd メンブレン回路の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536871U (ja) * 1990-12-27 1993-05-18 オリンパス光学工業株式会社 回路接続用フレキシブル基板
JPH0685137A (ja) * 1992-09-01 1994-03-25 Kyocera Corp 半導体素子収納用パッケージの製造方法
JPH0922958A (ja) * 1995-07-04 1997-01-21 Kyocera Corp 半導体素子収納用パッケージの製造方法
JPH10256432A (ja) * 1997-03-14 1998-09-25 Nec Corp 樹脂封止型半導体パッケージ
JP2000319546A (ja) * 1999-04-30 2000-11-21 Kansai Paint Co Ltd 水性塗料及びその塗料を用いてなる複合塗膜形成方法
JP2001076569A (ja) * 1999-09-07 2001-03-23 Fujikura Ltd メンブレン回路の製造方法

Similar Documents

Publication Publication Date Title
JP5233637B2 (ja) 多層セラミック基板、及び電子部品
US20080296056A1 (en) Printed circuit board, production method therefor, electronic-component carrier board using printed circuit board, and production method therefor
JP4265607B2 (ja) 積層型電子部品および積層型電子部品の実装構造
JP5397744B2 (ja) 多層セラミック基板およびこれを用いた電子部品並びに多層セラミック基板の製造方法
US20050253258A1 (en) Solder flow stops for semiconductor die substrates
JP2006332599A (ja) 電子装置
JP2004221388A (ja) 電子部品搭載用多層基板及びその製造方法
JP6496622B2 (ja) セラミックス配線基板及び電子部品収納用パッケージ
JP2005317602A (ja) 配線基板およびその製造方法
JP2006185958A (ja) 電子部品収納用パッケージおよび電子装置
JP5397742B2 (ja) 多層セラミック基板および電子部品
JP4272550B2 (ja) 多数個取り配線基板
JP2003046216A (ja) 表面実装型電子部品、回路基板および表面実装型電子部品の実装構造
JP6933747B2 (ja) 配線基板および電子装置
JP2006128262A (ja) 電子部品搭載用基板、電子装置および電子部品搭載用基板の製造方法
JP2006179847A (ja) 電子部品収納用パッケージおよび電子装置
JP4587596B2 (ja) 多数個取り配線基板、電子装置の製造方法
JP2011205010A (ja) 配線基板およびその製造方法
JPH10107395A (ja) 回路基板とその製造方法
JP6374279B2 (ja) 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法
JP2007227873A (ja) 複数個取り配線基板
JP2721793B2 (ja) 配線基板の製造方法
JP4369631B2 (ja) 多数個取り配線基板
JP2018166225A (ja) 配線基板および電子装置
JP2005136174A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20070319

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090107

A131 Notification of reasons for refusal

Effective date: 20091215

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20100126

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101026