JPWO2014122813A1 - 積層型インダクタ素子およびdc−dcコンバータモジュール - Google Patents
積層型インダクタ素子およびdc−dcコンバータモジュール Download PDFInfo
- Publication number
- JPWO2014122813A1 JPWO2014122813A1 JP2014560632A JP2014560632A JPWO2014122813A1 JP WO2014122813 A1 JPWO2014122813 A1 JP WO2014122813A1 JP 2014560632 A JP2014560632 A JP 2014560632A JP 2014560632 A JP2014560632 A JP 2014560632A JP WO2014122813 A1 JPWO2014122813 A1 JP WO2014122813A1
- Authority
- JP
- Japan
- Prior art keywords
- inductor element
- multilayer inductor
- via hole
- ceramic sheet
- conductive paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 claims abstract description 43
- 229910000859 α-Fe Inorganic materials 0.000 claims description 40
- 239000004020 conductor Substances 0.000 claims description 16
- 239000003990 capacitor Substances 0.000 claims description 10
- 239000011521 glass Substances 0.000 claims description 8
- 239000011347 resin Substances 0.000 claims description 7
- 229920005989 resin Polymers 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims description 3
- 238000010304 firing Methods 0.000 abstract description 8
- 230000007547 defect Effects 0.000 abstract description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 38
- 239000000758 substrate Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000005012 migration Effects 0.000 description 4
- 238000013508 migration Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/08—Magnetic details
- H05K2201/083—Magnetic materials
- H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coils Or Transformers For Communication (AREA)
- Dc-Dc Converters (AREA)
Abstract
オープン不良を防止し、かつ水分の浸入を防止することができる積層型インダクタ素子を提供する。積層型インダクタ素子は、ビアホールの端面が積層体の天面に露出している。焼成時には、貫通孔に充填された導電ペーストは、天面が開放されるので、厚み方向にだけ収縮することになる。また、焼成前にはセラミックシートが積層されて圧着されるため、貫通孔から導電ペーストが大きく隆起することはない。したがって、積層型インダクタ素子は、突起部分(例えば10μm以上)が発生することがなく、天面の平坦性を確保することができ、オープン不良を防止することができる。また、貫通孔に充填された導電ペーストは、当該貫通孔側面のセラミックシートに引っ張られるため、当該導電ペーストとセラミックシートの密着性が高くなり、水分の浸入も防止することができる。
Description
この発明は、フェライトを含むセラミックシートを積層してなる積層型インダクタ素子に関するものである。
従来、フェライトを含むセラミックシートに導体パターンを印刷し、積層してなる積層型インダクタ素子が知られている。積層型インダクタ素子では、天面にIC、コンデンサ等の電子部品を搭載するためのランド電極が設けられている。
フェライトを含むセラミックは、誘電体セラミックに比べて、単位厚み当たりの耐電圧が低く、マイグレーションが起きやすいため、水分の浸入を防ぐ必要がある。従来のランド電極は、素子の内部に水分が浸入することを防止する機能を有する。
しかし、素子の天面にランド電極が形成されていると、高密度実装が難しくなるという課題がある。そこで、例えば特許文献1の基板では、ビアホール導体をそのまま端子電極として使うことで、高密度実装を実現している。
しかし、特許文献1の基板は、通常の導電ペーストよりも高粘度の導電ペーストを用いてビアホール導体自体を隆起させ、10μm以上の高さを有する突起部分を設けるものである。この場合、ビアホール導体の突起部分の高さが揃わず、搭載される電子部品と電気的に接続されない箇所(オープン不良)が発生する可能性がある。
そこで、この発明は、オープン不良を防止し、かつ水分の浸入を防止することができる積層型インダクタ素子を提供することを目的とする。
本発明の積層型インダクタ素子は、フェライトを含むセラミックシートを積層してなる積層体を備え、前記積層体を含む内層において、前記セラミックシートに導体パターンが形成され、前記セラミックシートに形成された貫通孔に導電ペーストを充填してなるビアホールによって該導体パターン同士が層間接続されてなるインダクタを有する。そして、積層型インダクタ素子は、前記最外層のセラミックシートのうち、一方の主面において、該ビアホールの端面が露出され、前記ビアホールの端面が接続用端子電極として機能することを特徴とする。
このように、本発明の積層型インダクタ素子は、ビアホールの端面が露出しているため、焼成時には、貫通孔に充填された導電ペーストが当該端面以外の他の材料(セラミックシートおよび内層の導体パターン)に引っ張られ、内部方向にだけ収縮することになる。また、焼成前にはセラミックシートが積層されて圧着されているため、貫通孔から導電ペーストが大きく隆起することはない。したがって、本発明の積層型インダクタ素子は、突起部分(例えば10μm以上の突起)が発生することがない。また、ビアホールの端面が内部方向に凹んでいたとしても、電子部品を実装する際に印刷されるはんだが、当該凹んでいる部分には多めに塗布されるため、結果として電子部品を平坦に実装することができる。
以上のようにして、本発明の積層型インダクタ素子は、天面の平坦性を確保することができ、オープン不良を防止することができる。また、貫通孔に充填された導電ペーストは、天面が開放されるので、厚み方向に収縮するため、、当該導電ペーストとセラミックシートの密着性が高くなり、水分の浸入も防止することができる。
特に、ガラスが含まれていないセラミックシート(例えば非磁性体フェライト)では、当該ガラスにより導電ペーストとセラミックシートの間が埋められる作用が存在しないため、導電ペーストとセラミックシートとの密着性を高くすることが困難であるが、本発明の積層型インダクタ素子では、このようなガラスが含まれていないセラミックシートであっても、導電ペーストとセラミックシートとの密着性を高くすることができる。
また、導電ペーストは、樹脂ペーストが含まれていないことが好ましい。一般的に導電ペーストを収縮させるには、樹脂ペーストが含まれていることが好ましいとされているが、本発明では樹脂ペーストを含まなくても、厚み方向にのみ収縮し、突起部分を発生させることがない。また、樹脂ペーストを含まないことにより、焼成後のビアホール内の密度を高めることができる。
また、積層型インダクタ素子は、ビアホール端面にめっき処理を行い、前記一方の主面において、前記セラミックシートと前記ビアホール端面が面一になっていることが好ましい。
図1は、本発明の積層型インダクタ素子を備えたDC−DCコンバータモジュールの縦断面構造を模式的に表した図である。
積層型インダクタ素子は、複数のセラミックグリーンシートを積層した積層体からなる。積層型インダクタ素子は、最外層のうち表面(上面)側から裏面(下面)側に向かって順に、非磁性体フェライト層11、磁性体フェライト層12、非磁性体フェライト層13、磁性体フェライト層14、および非磁性体フェライト層15が配置されている。
積層型インダクタ素子は、内層において、導体パターン31が形成されている。導体パターン31は、不図示のビアホールにより層間接続されることにより、磁性体フェライト層12、非磁性体フェライト層13、および磁性体フェライト層14を挟んで螺旋状に配線されている。これによりコイル導体が形成される。
積層型インダクタ素子の積層方向の最上面には、複数の電子部品が実装される。図1においては、制御IC51およびコンデンサ52等の表面実装型電子部品が実装され、積層型インダクタ素子がDC−DCコンバータモジュールとして機能する例を示している。
積層型インダクタ素子の積層方向の最上面には、これら電子部品を実装するための接続用端子電極が設けられている。接続用端子電極は、非磁性体フェライト層11に形成されたビアホールの端面からなる。すなわち、各ビアホールの端面が非磁性体フェライト層11の最上面に露出することにより、当該ビアホールの端面が接続用端子電極として機能する。図1においては、制御IC51の端子55A、端子55B、および端子55Cにそれぞれ接続されるビアホール22A、ビアホール22Bおよびビアホール22C、ならびにコンデンサ52の端子に接続されるビアホール22Dを示す。なお、非磁性体フェライト層11の最上面に露出する各ビアホール22A、ビアホール22B、ビアホール22C、およびビアホール22Dの端面は、それぞれめっき処理が施されている。当該めっき処理が施されることにより、非磁性体フェライト層11の最上面と各ビアホール端面は、面一になっている。
積層型インダクタ素子の積層方向の最下面には、当該DC−DCコンバータモジュールが実装される、実装基板側のランド電極等と接続されるための各種電極が形成されている。図1においては、電極25および電極26を示す。
積層型インダクタ素子の端面には、端面電極75および端面電極76が形成されている。電極25は、ビアホールや内部配線を介して端面電極75と電気的に接続されている。電極26は、ビアホールや内部配線を介して端面電極76と電気的に接続されている。
端面電極75は、内部配線を介してビアホール22Aと電気的に接続されている。端面電極76は、内部配線を介してビアホール22Dと電気的に接続されている。
これにより、制御IC51の端子55Aは、電極25と電気的に接続され、コンデンサ52の端子は、電極26と電気的に接続される。
例えば、降圧型のDC−DCコンバータである場合、制御IC51の出力端子(例えば図1の端子55C)に導体パターン31が接続される。そして、導体パターン31の出力側は、出力側コンデンサ(例えば図1のコンデンサ52)に接続され、出力側コンデンサおよび導体パターン31の出力側は、端面電極76等の各種配線を介して出力電極(例えば図1の電極26)に接続される。
なお、中間層である非磁性体フェライト層13は、磁気的には磁性体フェライト層12および磁性体フェライト層14間に空隙が存在する場合と等価であるように機能し、インダクタとしての直流重畳特性を向上させるものである。ただし、本発明においては、必須の構成要素ではない。
最外層の非磁性体フェライト層11および非磁性体フェライト層15は、磁性体フェライト層12および磁性体フェライト層14の上面側および下面側をそれぞれ被覆する機能を有する。また、相対的に熱収縮率の高い磁性体フェライト層12および磁性体フェライト層14を、相対的に熱収縮率の低い非磁性体フェライト層11および非磁性体フェライト層15で挟みこむことで、焼成により素子全体を圧縮して強度を向上させるために設けられている。
上述したように、本実施形態の積層型インダクタ素子は、非磁性体フェライト層11に形成されたビアホールの端面が露出して接続用端子電極として機能する。各ビアホールの端面は、非磁性体フェライト層11の最上面と面一になっているため、各電子部品を平坦に実装することができ、オープン不良を防止することができる。ただし、ビアホールの端面と非磁性体フェライト層11の最上面は、完全に面一である必要はなく、ビアホールの端面が、わずかに(例えば10μm未満)凸状になっていてもよいし、凹状になっていてもよい。いずれにしてもオープン不良が発生することはない。以下、本実施形態の積層型インダクタ素子のうち当該ビアホールの製造工程を説明する。
図2および図3は、ビアホールの製造工程を示す図である。まず、図2(A)に示すように、非磁性体フェライト101およびキャリアフィルム102からなる非磁性体セラミックシートを用意する。そして、図2(B)に示すように、セラミックシートに貫通孔103を形成する。その後、図2(C)に示すように、当該貫通孔103に導電ペースト104を充填する。これによりビアホールが形成される。
そして、図2(D)に示すように、各セラミックシートを積層して積層体を得る。このとき、非磁性体フェライト101のセラミックシートが最外層に配置されて非磁性体フェライト層11が形成され、内層に磁性体のセラミックシートが配置され、磁性体フェライト層12が形成される。このようにして、マザー積層体を得る。その後、図2(E)に示すようにキャリアフィルム102を剥離し、当該マザー積層体を圧着する。マザー積層体は、圧着後に焼成され、個片化されることにより、積層型インダクタ素子が形成される。
このとき、図3(A)および図3(B)に示すように、焼成時には、貫通孔103に充填された導電ペースト104は、天面が開放されるため、厚み方向にだけ収縮することになる。また、焼成前には圧着されるため、貫通孔103から導電ペースト104が大きく隆起することはない。さらに、導電ペースト104に樹脂ペーストが含まれていなくても、導電ペースト104が厚み方向に収縮しやすくなり、突起部分を発生させることがない。
したがって、焼成後のマザー積層体では、突起部分(例えば10μm以上の突起)が発生することがなく、最上面のセラミックシートと面一あるいは内部方向に凹んだ形状になる。さらに、図3(C)に示すように、ビアホールの端面にめっき処理が施されることにより、最上面のセラミックシートと各ビアホール端面を面一にすることができる。
ただし、上述したように、ビアホールの端面と最上面のセラミックシートは、完全に面一である必要はなく、ビアホールの端面が内部方向に凹んでいたり、あるいはわずかに(例えば10μm未満)凸状になっていたりしてもよい。
特に、図4に示すように、積層型インダクタ素子に電子部品を実装する際には、メタルマスク107を用いてはんだ105を印刷するが、メタルマスク107と非磁性体フェライト層11の最上面が接触するため、はんだ105は、ビアホールの端面が凹んでいる部分には多めに塗布され、凸状になっている部分には少なめに塗布されることになる。したがって、ビアホールの端面と最上面のセラミックシートが完全に面一でなくとも電子部品を平坦に実装し、オープン不良を防止することができる。
また、図3(B)で示したように、貫通孔103に充填された導電ペースト104は、天面が開放されるので、厚み方向に収縮しやすくなり、当該導電ペースト104とセラミックシートの密着性が高くなり、水分の浸入も防止することができる。特に、積層型インダクタ素子では、ガラスが含まれていない非磁性体フェライトシートを用いるため、当該ガラスにより導電ペースト104とセラミックシートの間が埋められる作用が存在しない。そのため、ガラスが含まれていないセラミックシートを用いる場合、導電ペースト104とセラミックシートとの密着性を高くすることが困難であるが、本実施形態の積層型インダクタ素子では、このようなガラスが含まれていないセラミックシートであっても、導電ペースト104とセラミックシートとの密着性を高くすることができる。
図5は、高温多湿下(例えば120°C、85%)において、天面にランド電極を設けた積層型インダクタ素子と、本実施形態の積層型インダクタ素子の負荷電圧の耐性を比較した図である。
図5に示すように、天面に125Φのランド電極を設けた積層型インダクタ素子では、15Vの負荷電圧であってもマイグレーションが発生し、200Φのランド電極を設けた積層型インダクタ素子であっても22Vの負荷電圧でマイグレーションが発生する。
一方で、本実施形態の積層型インダクタ素子は、30Vの負荷電圧であってもマイグレーションが発生しない。したがって、本実施形態の積層型インダクタ素子は、天面の専有面積がビアホールの断面積程度に抑えて高密度実装を実現しながらも、水分の浸入も防止することができる。
11,13,15…非磁性体フェライト層12,14…磁性体フェライト層 22A,22B,22C,22D…ビアホール 25,26…電極 31…導体パターン
51…制御IC
52…コンデンサ
55A,55B,55C…端子
75,76…端面電極
103…貫通孔
104…導電ペースト
51…制御IC
52…コンデンサ
55A,55B,55C…端子
75,76…端面電極
103…貫通孔
104…導電ペースト
Claims (5)
- フェライトを含むセラミックシートを積層してなる積層体を備え、
前記積層体を含む内層において、前記セラミックシートに導体パターンが形成され、前記セラミックシートに形成された貫通孔に導電ペーストを充填してなるビアホールによって該導体パターン同士が層間接続されてなるインダクタを有する積層型インダクタ素子であって、
最外層のセラミックシートのうち、一方の主面において、該ビアホールの端面が露出され、前記ビアホールの端面が接続用端子電極として機能することを特徴とする積層型インダクタ素子。 - 前記セラミックシートは、ガラスが含まれていないことを特徴とする請求項1に記載の積層型インダクタ素子。
- 前記導電ペーストは、樹脂ペーストが含まれていないことを特徴とする請求項1または請求項2に記載の積層型インダクタ素子。
- 前記ビアホール端面にめっき処理を行い、前記一方の主面において、前記セラミックシートと前記ビアホール端面が面一になっていることを特徴とする請求項1乃至請求項3のいずれかに記載の積層型インダクタ素子。
- 請求項1乃至4のいずれかに記載の前記積層型インダクタ素子の前記一方の主面上に、スイッチング制御ICおよびコンデンサを含む表面実装型電子部品を載置し、該スイッチング制御ICの端子および該コンデンサの端子と、前記接続用端子電極との間でそれぞれ電気的接続をしてなる、DC−DCコンバータモジュール。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013022866 | 2013-02-08 | ||
JP2013022866 | 2013-02-08 | ||
PCT/JP2013/074478 WO2014122813A1 (ja) | 2013-02-08 | 2013-09-11 | 積層型インダクタ素子およびdc-dcコンバータモジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2014122813A1 true JPWO2014122813A1 (ja) | 2017-01-26 |
Family
ID=51299422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014560632A Pending JPWO2014122813A1 (ja) | 2013-02-08 | 2013-09-11 | 積層型インダクタ素子およびdc−dcコンバータモジュール |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPWO2014122813A1 (ja) |
CN (1) | CN205092106U (ja) |
WO (1) | WO2014122813A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6407399B1 (ja) * | 2017-12-26 | 2018-10-17 | Tdk株式会社 | 積層コイル部品 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001143918A (ja) * | 1999-11-11 | 2001-05-25 | Murata Mfg Co Ltd | セラミックインダクタ部品及び複合部品 |
JP2004200439A (ja) * | 2002-12-19 | 2004-07-15 | Nec Tokin Corp | 基板 |
JP2005071131A (ja) * | 2003-08-26 | 2005-03-17 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2006165137A (ja) * | 2004-12-06 | 2006-06-22 | Hitachi Metals Ltd | 貫通電極付基板およびその製造方法 |
JP2007142223A (ja) * | 2005-11-18 | 2007-06-07 | Murata Mfg Co Ltd | セラミック基板の製造方法 |
JP2009267351A (ja) * | 2008-04-02 | 2009-11-12 | Hitachi Metals Ltd | 多層セラミック基板、電子部品、及び多層セラミック基板の製造方法 |
JP2010153700A (ja) * | 2008-12-26 | 2010-07-08 | Hitachi Metals Ltd | 多層セラミック基板および電子部品 |
JP2012169594A (ja) * | 2011-01-26 | 2012-09-06 | Murata Mfg Co Ltd | セラミック電子部品の製造方法及びセラミック電子部品 |
JP2012243787A (ja) * | 2011-05-16 | 2012-12-10 | Murata Mfg Co Ltd | 積層型インダクタ素子の製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004111552A (ja) * | 2002-09-17 | 2004-04-08 | Jfe Steel Kk | 平面磁気素子およびその製造方法と小型電源モジュール |
KR100978664B1 (ko) * | 2008-10-23 | 2010-08-30 | 삼성전기주식회사 | 미소결 다층 세라믹 기판 및 무수축 다층 세라믹 기판의 제조방법 |
JP5397744B2 (ja) * | 2009-01-23 | 2014-01-22 | 日立金属株式会社 | 多層セラミック基板およびこれを用いた電子部品並びに多層セラミック基板の製造方法 |
KR101288163B1 (ko) * | 2011-10-25 | 2013-07-18 | 삼성전기주식회사 | 무수축 세라믹 기판 및 이의 제조 방법 |
-
2013
- 2013-09-11 CN CN201390001088.8U patent/CN205092106U/zh not_active Expired - Lifetime
- 2013-09-11 JP JP2014560632A patent/JPWO2014122813A1/ja active Pending
- 2013-09-11 WO PCT/JP2013/074478 patent/WO2014122813A1/ja active Application Filing
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001143918A (ja) * | 1999-11-11 | 2001-05-25 | Murata Mfg Co Ltd | セラミックインダクタ部品及び複合部品 |
JP2004200439A (ja) * | 2002-12-19 | 2004-07-15 | Nec Tokin Corp | 基板 |
JP2005071131A (ja) * | 2003-08-26 | 2005-03-17 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2006165137A (ja) * | 2004-12-06 | 2006-06-22 | Hitachi Metals Ltd | 貫通電極付基板およびその製造方法 |
JP2007142223A (ja) * | 2005-11-18 | 2007-06-07 | Murata Mfg Co Ltd | セラミック基板の製造方法 |
JP2009267351A (ja) * | 2008-04-02 | 2009-11-12 | Hitachi Metals Ltd | 多層セラミック基板、電子部品、及び多層セラミック基板の製造方法 |
JP2010153700A (ja) * | 2008-12-26 | 2010-07-08 | Hitachi Metals Ltd | 多層セラミック基板および電子部品 |
JP2012169594A (ja) * | 2011-01-26 | 2012-09-06 | Murata Mfg Co Ltd | セラミック電子部品の製造方法及びセラミック電子部品 |
JP2012243787A (ja) * | 2011-05-16 | 2012-12-10 | Murata Mfg Co Ltd | 積層型インダクタ素子の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN205092106U (zh) | 2016-03-16 |
WO2014122813A1 (ja) | 2014-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104078221B (zh) | 电感器及用于制造该电感器的方法 | |
JP2020057754A (ja) | 積層セラミック電子部品 | |
CN108417391B (zh) | 电容器组件 | |
JP4760789B2 (ja) | 積層コンデンサ、回路基板及び回路モジュール | |
JP2015065394A (ja) | 基板内蔵用積層セラミック電子部品、その製造方法及び積層セラミック電子部品内蔵型印刷回路基板 | |
US9601253B2 (en) | Laminated-type inductance device | |
WO2007148556A1 (ja) | 積層型セラミック電子部品 | |
JPWO2012002133A1 (ja) | 積層型セラミック電子部品およびその製造方法 | |
JP6740874B2 (ja) | 電子部品 | |
JP4839824B2 (ja) | コンデンサ内蔵基板およびその製造方法 | |
WO2012144103A1 (ja) | 積層型インダクタ素子及び製造方法 | |
JP2008066672A (ja) | 薄型磁気部品内蔵基板及びそれを用いたスイッチング電源モジュール | |
JP2013073952A (ja) | チップ型電子部品及びチップ型電子部品の実装構造 | |
KR101813365B1 (ko) | 적층형 커패시터 및 그 실장 기판 | |
JP6388031B2 (ja) | 積層コイル部品 | |
US9204545B2 (en) | Multilayer substrate | |
JP5716391B2 (ja) | コイル内蔵基板 | |
JP5691821B2 (ja) | 積層型インダクタ素子の製造方法 | |
KR101477426B1 (ko) | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 | |
WO2014122813A1 (ja) | 積層型インダクタ素子およびdc-dcコンバータモジュール | |
JP2009054974A (ja) | 積層コンデンサおよびコンデンサ実装基板 | |
JP4899775B2 (ja) | 固体電解コンデンサの製造方法と固体電解コンデンサ内蔵基板の製造方法 | |
US6551426B2 (en) | Manufacturing method for a laminated ceramic electronic component | |
WO2018159482A1 (ja) | 積層型電子部品および積層型電子部品の製造方法 | |
JP2016136561A (ja) | 積層コンデンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161018 |