CN205092106U - 层叠型电感元件以及dc-dc转换器模块 - Google Patents
层叠型电感元件以及dc-dc转换器模块 Download PDFInfo
- Publication number
- CN205092106U CN205092106U CN201390001088.8U CN201390001088U CN205092106U CN 205092106 U CN205092106 U CN 205092106U CN 201390001088 U CN201390001088 U CN 201390001088U CN 205092106 U CN205092106 U CN 205092106U
- Authority
- CN
- China
- Prior art keywords
- potsherd
- via hole
- laminate
- inductor element
- face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 10
- 239000011521 glass Substances 0.000 claims description 8
- 239000010410 layer Substances 0.000 claims description 8
- 239000011505 plaster Substances 0.000 claims description 6
- 239000011347 resin Substances 0.000 claims description 6
- 229920005989 resin Polymers 0.000 claims description 6
- 238000009713 electroplating Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 5
- 239000006071 cream Substances 0.000 claims description 3
- 239000011229 interlayer Substances 0.000 claims description 3
- 238000010304 firing Methods 0.000 abstract description 9
- 238000003466 welding Methods 0.000 abstract description 4
- 229910000859 α-Fe Inorganic materials 0.000 description 35
- 239000000463 material Substances 0.000 description 25
- 239000004020 conductor Substances 0.000 description 5
- 238000007654 immersion Methods 0.000 description 5
- 238000009434 installation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000005012 migration Effects 0.000 description 4
- 238000013508 migration Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 235000019994 cava Nutrition 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/08—Magnetic details
- H05K2201/083—Magnetic materials
- H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coils Or Transformers For Communication (AREA)
- Dc-Dc Converters (AREA)
Abstract
本实用新型提供层叠型电感元件以及DC-DC转换器模块，层叠型电感元件能够防止开路不良并且能够防止水分浸入。在层叠型电感元件中，通路孔的端面向层叠体的顶面露出。在烧制时，填充于贯通孔的导电膏因顶面开放而仅在厚度方向收缩。另外，在烧制前陶瓷片被层叠并被压焊，所以导电膏不会从贯通孔很大地隆起。因此，在层叠型电感元件中，不产生突起部分(例如10μm以上)，能够确保顶面的平坦性，能够防止开路不良。另外，填充于贯通孔的导电膏被该贯通孔侧面的陶瓷片拉动，所以该导电膏与陶瓷片的紧贴性提高，也能够防止水分的浸入。
Description
技术领域
本实用新型涉及层叠包含铁素体的陶瓷片而成的层叠型电感元件。
背景技术
以往，已知有向包含铁素体的陶瓷片印刷导体图案并层叠而成的层叠型电感元件。在层叠型电感元件中，在顶面设置有用于搭载IC、电容器等电子部件的焊盘电极(landelectrode)。
包含铁素体的陶瓷与介电陶瓷相比，每单位厚度的耐电压较低，容易引起迁移，所以需要防止水分的浸入。以往的焊盘电极具有防止水分浸入到元件内部的功能。
然而，若在元件的顶面形成有焊盘电极，则存在高密度安装变得困难的课题。因此，例如在专利文献1的基板上，将通路孔导体直接作为端子电极来使用，从而实现高密度安装。
专利文献1：日本专利2680443号公报
然而，专利文献1的基板使用比通常的导电膏高粘度的导电膏来使通路孔导体本身隆起，设置具有10μm以上的高度的突起部分。在该情况下，具有通路孔导体的突起部分的高度不一致，而产生不与所搭载的电子部件电连接的位置(开路不良)的可能性。
实用新型内容
因此，本实用新型的目的在于提供一种能够防止开路不良并且能够防止水分的浸入的层叠型电感元件。
本实用新型的层叠型电感元件具备层叠包含铁素体的陶瓷片而成的层叠体，并且在包含上述层叠体的内层具有如下形成的电感：在上述陶瓷片形成导体图案，该导体图案彼此通过向形成于上述陶瓷片的贯通孔填充导电膏而形成的通路孔而被层间连接。而且，层叠型电感元件的特征在于，在最外层的陶瓷片中的一个主面，该通路孔的端面露出，上述通路孔的端面作为连接用端子电极发挥作用。
这样，对于本实用新型的层叠型电感元件而言，因通路孔的端面露出，所以在烧制时，填充于贯通孔的导电膏被该端面以外的其它材料(陶瓷片以及内层的导体图案)拉动，而仅在内部方向收缩。另外，在烧制前陶瓷片被层叠并被压焊，所以导电膏不会从贯通孔很大地隆起。因此，本实用新型的层叠型电感元件不产生突起部分(例如10μm以上的突起)。另外，即使通路孔的端面向内部方向凹陷，在安装电子部件时所印刷的焊料在该凹陷的部分被较多地涂覆，所以结果是能够平坦地安装电子部件。
如上所述，本实用新型的层叠型电感元件能够确保顶面的平坦性，能够防止开路不良。另外，填充于贯通孔的导电膏因顶面开放而在厚度方向收缩，因此该导电膏与陶瓷片的紧贴性提高，也能够防止水分的浸入。
特别是在不包含玻璃的陶瓷片(例如非磁性体铁素体)中，用该玻璃埋在导电膏与陶瓷片之间的作用不存在，所以难以提高导电膏与陶瓷片的紧贴性，但在本实用新型的层叠型电感元件中，即使是这样的不包含玻璃的陶瓷片，也能够提高导电膏与陶瓷片的紧贴性。
另外，优选导电膏不包含树脂膏。一般而言，为了使导电膏收缩而优选包含树脂膏，但在本实用新型中，即使不包含树脂膏，也仅在厚度方向收缩而不产生突起部分。另外，通过不包含树脂膏，能够提高烧制后的通路孔内的密度。
另外，层叠型电感元件优选为：对通路孔端面进行电镀处理，在上述一个主面，上述陶瓷片与上述通路孔端面共面。
附图说明
图1是DC-DC转换器的纵剖面图。
图2(A)、图2(B)、图2(C)、图2(D)、图2(E)是表示磁性体基板制造工序的图。
图3(A)、图3(B)、图3(C)是表示磁性体基板制造工序的图。
图4是表示焊料印刷时的工序的图。
具体实施方式
图1是示意性地表示具备本实用新型的层叠型电感元件的DC-DC转换器模块的纵剖面构造的图。
层叠型电感元件由层叠了多个陶瓷生片的层叠体构成。层叠型电感元件从最外层中的表面(上表面)侧向里面(下表面)侧按顺序配置有非磁性体铁素体层11、磁性体铁素体层12、非磁性体铁素体层13、磁性体铁素体层14以及非磁性体铁素体层15。
层叠型电感元件在内层形成有导体图案31。对于导体图案31而言，由未图示的通路孔层间连接，从而夹着磁性体铁素体层12、非磁性体铁素体层13以及磁性体铁素体层14而布线为螺旋状。由此，形成线圈导体。
在层叠型电感元件的层叠方向的最上表面安装多个电子部件。在图1中，示出了控制IC51以及电容器52等表面安装型电子部件被安装且层叠型电感元件作为DC-DC转换器模块发挥作用的例子。
在层叠型电感元件的层叠方向的最上表面设置有用于安装这些电子部件的连接用端子电极。连接用端子电极由形成于非磁性体铁素体层11的通路孔的端面构成。即，各通路孔的端面向非磁性体铁素体层11的最上表面露出，由此该通路孔的端面作为连接用端子电极发挥作用。在图1中，示出了与控制IC51的端子55A、端子55B及端子55C分别连接的通路孔22A、通路孔22B及通路孔22C、以及与电容器52的端子连接的通路孔22D。此外，向非磁性体铁素体层11的最上表面露出的各通路孔22A、通路孔22B、通路孔22C以及通路孔22D的端面分别被实施电镀处理。通过实施该电镀处理，非磁性体铁素体层11的最上表面与各通路孔端面共面。
在层叠型电感元件的层叠方向的最下表面形成有用于与该DC-DC转换器模块被安装的安装基板侧的焊盘电极等连接的各种电极。在图1中，示出了电极25以及电极26。
在层叠型电感元件的端面形成有端面电极75以及端面电极76。电极25经由通路孔、内部布线与端面电极75电连接。电极26经由通路孔、内部布线与端面电极76电连接。
端面电极75经由内部布线与通路孔22A电连接。端面电极76经由内部布线与通路孔22D电连接。
由此，控制IC51的端子55A与电极25电连接，电容器52的端子与电极26电连接。
例如，在降压型的DC-DC转换器的情况下，控制IC51的输出端子(例如图1的端子55C)与导体图案31连接。而且，导体图案31的输出侧与输出侧电容器(例如图1的电容器52)连接，输出侧电容器以及导体图案31的输出侧经由端面电极76等各种布线连接于输出电极(例如图1的电极26)。
此外，作为中间层的非磁性体铁素体层13，在磁性上与在磁性体铁素体层12以及磁性体铁素体层14之间存在空隙的情况等价来发挥作用，提高作为电感的直流叠加特性。但是，本实用新型中，并非是必须的结构要素。
最外层的非磁性体铁素体层11以及非磁性体铁素体层15具有分别覆盖磁性体铁素体层12以及磁性体铁素体层14的上表面侧以及下表面侧的功能。另外，通过用相对而言热收缩率低的非磁性体铁素体层11以及非磁性体铁素体层15夹住相对而言热收缩率高的磁性体铁素体层12以及磁性体铁素体层14，从而通过烧制压缩元件整体来提高强度，因而设置。
如上所述，在本实施方式的层叠型电感元件中，形成于非磁性体铁素体层11的通路孔的端面露出来作为连接用端子电极发挥作用。各通路孔的端面与非磁性体铁素体层11的最上表面共面，所以能够平坦地安装各电子部件，能够防止开路不良。但是，不需要通路孔的端面与非磁性体铁素体层11的最上表面完全共面，通路孔的端面可以稍微(例如小于10μm)呈凸状，也可以呈凹状。无论哪种情况，都不会产生开路不良。以下，说明本实施方式的层叠型电感元件中的该通路孔的制造工序。
图2(A)～图2(E)以及图3(A)～图3(C)是表示通路孔的制造工序的图。首先，如图2(A)所示，准备由非磁性体铁素体101以及载体膜102构成的非磁性体陶瓷片。然后，如图2(B)所示，在陶瓷片形成贯通孔103。之后，如图2(C)所示，向该贯通孔103填充导电膏104。由此形成通路孔。
然后，如图2(D)所示，层叠各陶瓷片得到层叠体。此时，非磁性体铁素体101的陶瓷片被配置于最外层，形成非磁性体铁素体层11，在内层配置磁性体的陶瓷片，形成磁性体铁素体层12。这样，得到母层叠体。然后，如图2(E)所示，剥离载体膜102，对该母层叠体进行压焊。母层叠体在压焊后被烧制并被单个化，由此形成层叠型电感元件。
此时，如图3(A)以及图3(B)所示，在烧制时，填充于贯通孔103的导电膏104因顶面开放而仅在厚度方向收缩。另外，在烧制前进行压焊，所以导电膏104不会从贯通孔103很大地隆起。并且，即使导电膏104不包含树脂膏，导电膏104也容易在厚度方向收缩，不产生突起部分。
因此，在烧制后的母层叠体中，不产生突起部分(例如10μm以上的突起)，成为与最上表面的陶瓷片共面或向内部方向凹陷的形状。并且，如图3(C)所示，对通路孔的端面实施电镀处理，由此能够使最上表面的陶瓷片与各通路孔端面共面。
但是，如上所述，通路孔的端面与最上表面的陶瓷片不需要完全共面，也可以通路孔的端面向内部方向凹陷或稍微(例如小于10μm)呈凸状。
尤其如图4所示，在将电子部件安装于层叠型电感元件时，使用金属掩模107来印刷焊料105，但由于金属掩模107与非磁性体铁素体层11的最上表面接触，所以焊料105在通路孔的端面凹陷的部分被较多地涂覆，在呈凸状的部分被较少地涂覆。因此，即使通路孔的端面与最上表面的陶瓷片不完全共面，也能平坦地安装电子部件，能够防止开路不良。
另外，如图3(B)所示，填充于贯通孔103的导电膏104因顶面开放而容易在厚度方向收缩，该导电膏104与陶瓷片的紧贴性提高，也能够防止水分的浸入。特别是在层叠型电感元件中，使用不包含玻璃的非磁性体铁素体片，所以用该玻璃埋在导电膏104与陶瓷片之间的作用不存在。因此，在使用不包含玻璃的陶瓷片的情况下，难以提高导电膏104与陶瓷片的紧贴性，但在本实施方式的层叠型电感元件中，即使是这样的不包含玻璃的陶瓷片，也能够提高导电膏104与陶瓷片的紧贴性。
表1是在高温湿度大(例如120℃、85％)的情况下，比较在顶面设置有焊盘电极的层叠型电感元件和本实施方式的层叠型电感元件的负载电压的耐性的表。
表1
如表1所示，在顶面设置有Φ125的焊盘电极的层叠型电感元件中，在15V的负载电压下产生迁移，即使是设置有Φ200的焊盘电极的层叠型电感元件，在22V的负载电压下也产生迁移。
另一方面，本实施方式的层叠型电感元件在30V的负载电压下也不产生迁移。因此，对于本实施方式的层叠型电感元件而言，虽然顶面的专有面积限制为通路孔的剖面积程度来实现高密度安装，却也能够防止水分的浸入。
附图标记说明：11、13、15…非磁性体铁素体层；12、14…磁性体铁素体层；22A、22B、22C、22D…通路孔；25、26…电极；31…导体图案；51…控制IC；52…电容器；55A、55B、55C…端子；75、76…端面电极；103…贯通孔；104…导电膏。
Claims (4)
1.一种层叠型电感元件，具备层叠包含铁素体的陶瓷片而成的层叠体，
在包含所述层叠体的内层，具有如下形成的电感：在所述陶瓷片形成导体图案，该导体图案彼此通过向形成于所述陶瓷片的贯通孔填充导电膏而形成的通路孔而被层间连接，
所述层叠型电感元件的特征在于，
在最外层的陶瓷片中的一个主面，该通路孔的端面露出，所述通路孔的端面作为连接用端子电极发挥作用，
对所述通路孔端面进行电镀处理，在所述一个主面，所述陶瓷片与所述通路孔端面共面。
2.根据权利要求1所述的层叠型电感元件，其特征在于，
所述陶瓷片不包含玻璃。
3.根据权利要求1或2所述的层叠型电感元件，其特征在于，
所述导电膏不包含树脂膏。
4.一种DC-DC转换器模块，其特征在于，
所述DC-DC转换器模块如下形成：在权利要求1～3中任一项所记载的所述层叠型电感元件的所述一个主面上，载置包含开关控制IC以及电容器的表面安装型电子部件，在该开关控制IC的端子以及该电容器的端子与所述连接用端子电极之间分别电连接。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013022866 | 2013-02-08 | ||
| JP2013-022866 | 2013-02-08 | ||
| PCT/JP2013/074478 WO2014122813A1 (ja) | 2013-02-08 | 2013-09-11 | 積層型インダクタ素子およびｄｃ－ｄｃコンバータモジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205092106U true CN205092106U (zh) | 2016-03-16 |
Family
ID=51299422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201390001088.8U Expired - Lifetime CN205092106U (zh) | 2013-02-08 | 2013-09-11 | 层叠型电感元件以及dc-dc转换器模块 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPWO2014122813A1 (zh) |
| CN (1) | CN205092106U (zh) |
| WO (1) | WO2014122813A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6407399B1 (ja) * | 2017-12-26 | 2018-10-17 | Tdk株式会社 | 積層コイル部品 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3465649B2 (ja) * | 1999-11-11 | 2003-11-10 | 株式会社村田製作所 | セラミックインダクタ部品及び複合部品 |
| JP2004111552A (ja) * | 2002-09-17 | 2004-04-08 | Jfe Steel Kk | 平面磁気素子およびその製造方法と小型電源モジュール |
| JP2004200439A (ja) * | 2002-12-19 | 2004-07-15 | Nec Tokin Corp | 基板 |
| JP2005071131A (ja) * | 2003-08-26 | 2005-03-17 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP4158159B2 (ja) * | 2004-12-06 | 2008-10-01 | 日立金属株式会社 | 貫通電極付基板およびその製造方法 |
| JP2007142223A (ja) * | 2005-11-18 | 2007-06-07 | Murata Mfg Co Ltd | セラミック基板の製造方法 |
| JP5233637B2 (ja) * | 2008-04-02 | 2013-07-10 | 日立金属株式会社 | 多層セラミック基板、及び電子部品 |
| KR100978664B1 (ko) * | 2008-10-23 | 2010-08-30 | 삼성전기주식회사 | 미소결 다층 세라믹 기판 및 무수축 다층 세라믹 기판의 제조방법 |
| JP5397742B2 (ja) * | 2008-12-26 | 2014-01-22 | 日立金属株式会社 | 多層セラミック基板および電子部品 |
| JP5397744B2 (ja) * | 2009-01-23 | 2014-01-22 | 日立金属株式会社 | 多層セラミック基板およびこれを用いた電子部品並びに多層セラミック基板の製造方法 |
| JP2012169594A (ja) * | 2011-01-26 | 2012-09-06 | Murata Mfg Co Ltd | セラミック電子部品の製造方法及びセラミック電子部品 |
| JP5691821B2 (ja) * | 2011-05-16 | 2015-04-01 | 株式会社村田製作所 | 積層型インダクタ素子の製造方法 |
| KR101288163B1 (ko) * | 2011-10-25 | 2013-07-18 | 삼성전기주식회사 | 무수축 세라믹 기판 및 이의 제조 방법 |
-
2013
- 2013-09-11 CN CN201390001088.8U patent/CN205092106U/zh not_active Expired - Lifetime
- 2013-09-11 JP JP2014560632A patent/JPWO2014122813A1/ja active Pending
- 2013-09-11 WO PCT/JP2013/074478 patent/WO2014122813A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2014122813A1 (ja) | 2014-08-14 |
| JPWO2014122813A1 (ja) | 2017-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104851579B (zh) | 印刷电路板和用于制造电感设备的方法 | |
| CN105609267B (zh) | 无基板电子组件及其制造方法 | |
| CN1051668C (zh) | 包括电容器元件的电路板及其制造方法 | |
| CN1051670C (zh) | 可叠置的电路板层的制造方法 | |
| US8302287B2 (en) | Method of manufacturing a multilayer inductor | |
| CN100565735C (zh) | 固态电解电容器和传输线器件及其制法、复合电子元件 | |
| US2864156A (en) | Method of forming a printed circuit | |
| CN108695069A (zh) | 多层电容器及其上安装有多层电容器的板 | |
| CN109003779B (zh) | 功率模块及其制造方法 | |
| CN105305996B (zh) | 复合电子组件及具有该复合电子组件的板 | |
| KR20150014157A (ko) | 박막 인덕터 소자 및 이의 제조방법 | |
| KR102064073B1 (ko) | 인덕터 | |
| CN104756207A (zh) | 层叠型电感元件 | |
| CN107210554A (zh) | 用于制造电互连结构的方法 | |
| CN205092106U (zh) | 层叠型电感元件以及dc-dc转换器模块 | |
| US9204545B2 (en) | Multilayer substrate | |
| CN109769342A (zh) | 多层布线基板 | |
| CN202307480U (zh) | 一种独立型多层pcb平面变压器 | |
| JPH03219605A (ja) | 積層型インダクタンス素子 | |
| CN208691623U (zh) | 一种多层电路板 | |
| WO2021008636A2 (zh) | 层叠片式电子器件及其制作方法 | |
| JP2008098487A (ja) | 固体電解コンデンサおよび固体電解コンデンサ内蔵基板と、それらの製造方法 | |
| CN106341945B (zh) | 一种柔性线路板及其制作方法 | |
| CN208333611U (zh) | 一种新型磁吸式油位传感器结构 | |
| CN201888020U (zh) | 陶瓷印刷电路板结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20160316 |