JP2009267351A - 多層セラミック基板、電子部品、及び多層セラミック基板の製造方法 - Google Patents

多層セラミック基板、電子部品、及び多層セラミック基板の製造方法 Download PDF

Info

Publication number
JP2009267351A
JP2009267351A JP2008317321A JP2008317321A JP2009267351A JP 2009267351 A JP2009267351 A JP 2009267351A JP 2008317321 A JP2008317321 A JP 2008317321A JP 2008317321 A JP2008317321 A JP 2008317321A JP 2009267351 A JP2009267351 A JP 2009267351A
Authority
JP
Japan
Prior art keywords
ceramic substrate
layer
outermost
multilayer ceramic
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008317321A
Other languages
English (en)
Other versions
JP5233637B2 (ja
Inventor
Hatsuo Ikeda
初男 池田
Koji Ichikawa
耕司 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2008317321A priority Critical patent/JP5233637B2/ja
Priority to KR1020090027789A priority patent/KR101586857B1/ko
Priority to US12/385,134 priority patent/US8227702B2/en
Priority to AT09157079T priority patent/ATE514320T1/de
Priority to CN200910129921.7A priority patent/CN101692442B/zh
Priority to EP09157079A priority patent/EP2107863B1/en
Publication of JP2009267351A publication Critical patent/JP2009267351A/ja
Application granted granted Critical
Publication of JP5233637B2 publication Critical patent/JP5233637B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】構造的な構成により接合強度を向上できる多層セラミック基板、及びそれを用いた電子部品、かかる多層セラミック基板の製造方法を提供する。
【解決手段】最表面のセラミック基板層１ａに、金属めっき層３がその表面に被着する表層ビア電極２と、表層ビア電極２と内部のセラミック基板層１上の配線とを接続するビア配線１２とを形成する。表層ビア電極２は、その表面が最表面のセラミック基板層１ａに設けられたビア孔１１内部であって、最表面のセラミック基板層１ａ表面よりも凹んだ位置にあり、当該表層ビア電極２の表面に被着した金属めっき層３が、最表面のセラミック基板層表面と略同一平面ないし、前記最表面のセラミック基板層表面よりも凹んだ位置にある。
【選択図】図８

Description

本発明は、多層セラミック基板、電子部品、及び多層セラミック基板の製造方法に関する。
携帯電話機など、高機能かつ小型を要請される機器が多くなっている今日では、多層セラミック基板が広く用いられている。一般的な多層セラミック基板では、複数のセラミック基板層が積層されており、各セラミック基板層の間には内部配線を有する配線層が形成されている。これら配線層はビア配線と呼ばれる配線で接続される。
特許文献１に、このような多層セラミック基板の構造例が示されている。この特許文献１に開示の多層セラミック基板では、複数のセラミック層が積層されてなるセラミック積層体と、上記セラミック積層体の一方の主面に形成された凹部と、この凹部の内部に露出する接続用電極と、上記凹部内に充填されて上記接続用電極と導通する導電性樹脂を主体とする端子電極と、を備える。
特開２００７−３０５７４０号公報 特開２００５−２８６３０３号公報 特開２００１−１８９５５０号公報
しかしながら、特許文献１に開示の多層セラミック基板では、マザー基板との接続端子電極の耐衝撃性を向上させることを要旨としている。そのため接続部に導電性樹脂を要しており、また、この樹脂の深さが１００μｍ以上であることが望ましいとされる。しかしながら、電極のサイズを微細にすればするほど、樹脂を充填することが困難であり製造が容易でない。また、かかる導電性樹脂の表面に安定して金属めっきを付すことは現実的でない。さらに、特許文献１には、Ａｇ−Ｐｄ合金やＡｇ−Ｐｔ合金が、比抵抗が小さく高周波の用途に適していることが開示されているが、表面実装部品を接続する表面に用いた時の機械的強度への影響には配慮されていない。
一方、特許文献２には、表面の端子電極が内層側へ屈曲され絶縁体により覆われることによって端部を補強し、機械的強度に優れた積層セラミック基板を実現することが開示されているが、屈曲され内層側へ延長される補強部分の寸法は工程中の位置あわせ精度を考慮したとき５０〜１００μｍを必要とするので小型高密度な将来の製品に適用するには限界がある。
また、特許文献３には、ビア孔導体の表面導出部分を多層セラミック基板の表面から２０μｍ以下だけ凹んで形成し、バンプの曲面を凹部のエッジに嵌合させることによって自己位置補正機能（セルフアライメント）を発揮させる技術が開示されている。しかしながら、この特許文献３においても、バンプとビア孔導体を接続したときの機械的強度は配慮されていない。また、セルフアライメントを目的とするため、凹み深さを比較的深くする必要がある。このように凹部を比較的深く形成する場合、半田ペーストを印刷成形する際に凹みに気泡状の巣が残り易く電気的また機械的な接続信頼性を損うことがある。このとき、金属めっきを設けるにしても収縮率の大きい導電性ペーストを用いてビア導体を形成しているため、めっき薬液がビア孔内壁に取り残され、腐食が生じる場合もある。
このような背景の下、高周波性能と絶縁信頼性および耐腐食性と機械強度の高さを兼ね備える多層セラミック基板とその製造方法が求められていた。
本発明は上記実情に鑑みて為されたもので、まず、表層端子電極の狭小化を図って多層セラミック基板自体の小型高密度化を図ることを目的の一つとしている。さらに、端子電極が小さくなったとしても構造的な構成により表面実装部品等との接合強度を向上でき、めっき薬液の残存などによる腐食の可能性が低い多層セラミック基板、及びそれを用いた電子部品、かかる多層セラミック基板の製造方法を提供することを、その目的の一つとする。
上記従来例の問題点を解決するための本発明は、複数のセラミック基板層を積層した多層セラミック基板であって、表裏少なくとも一方側の最表面のセラミック基板層に設けられ、表層ビア電極とその端面に被着する金属めっき層とからなる表層端子電極と、前記表層端子電極と内部のセラミック基板層上の配線とを接続するビア配線と、を含み、前記表層ビア電極は、その端面が、前記最表面のセラミック基板層に設けられたビア孔内部であって、最表面のセラミック基板層表面よりも凹んだ位置にあり、当該表層ビア電極の端面に被着した前記金属めっき層の表面が、前記最表面のセラミック基板層表面と略同一平面ないし、前記最表面のセラミック基板層表面よりも凹んだ位置にあることとしたものである。ここで、上記略同一平面とは例えば３μｍ程度までで多くても金属めっき層の厚み分未満の突出まで許容することを意味している。
また、ここで前記最表面のセラミック基板層表面を±０基準としたときの前記表層ビア電極の端面の深さ（ｄ、基板内方を負とする）と、ビア孔の直径（φ）との比（ｄ／φ）が、０から−０．１２の間の負の値であることとしてもよい。なお、前記最表面のセラミック基板層表面に対し、前記表層ビア電極の端面は１５μｍ以下までの深さだけ凹んだ位置にあることが好ましい。なお、ビア孔の直径（φ）は必ずしも均一とは限らないので、そのような場合は当該表層のなかで最も大きな値をとるものとする。
さらに、前記金属めっき層は、前記ビア孔の内壁と接触する境界面は密接に一致（隙間なく一致）していることとしてもよい。また、このとき前記金属めっき層は、当該境界面を深さ方向の断面でみたとき、前記境界面の長さ（Ｌ）が２μｍ以上であることがよい。より望ましくは３〜８μｍである。なお、境界面が密接に一致（同上）するとは、例えば走査型電子顕微鏡（倍率：３０００倍）で断面を見たとき金属めっき層とビア孔内壁との間に空孔や隙間が無く、内壁の凹凸にめっき層が密着している態様を言う。境界面の長さは、密接した境界面の始点と終点の間を仮想中心線で結んだ長さとした。
また、前記金属めっき層は、前記ビア孔の内壁と接触する境界面は密接に一致（隙間なく一致）しており、当該境界面を深さ方向の断面でみたとき、前記境界面は凹凸の最大と最小の凹凸幅（ｗ）が０．６μｍ以上であることがよい。より望ましくは０．９〜５μｍである。凹凸幅ｗは、最大凸を通る仮想線と最小凹を通る仮想線との間隔を凹凸幅ｗとした。
また、前記金属めっき層は、Ｎｉ下地層とＡｕ被覆層とからなり、前記表層ビア電極の端面に被着するＮｉ下地層の厚みが３μｍ以上あることがよい。より望ましくは４〜８μｍである。
さらに前記最表面のセラミック基板層に設けた前記ビア孔は、最表面に向かって広がるテーパ孔状に形成されてもよい。
また本発明の一態様に係る電子部品は、上述の多層セラミック基板のいずれかを用い、前記金属めっき層に対して、半田ボールを用いて表面実装部品を搭載したものである。
また本発明の別の態様に係る多層セラミック基板の製造方法は、セラミックグリーンシート積層体の内部配線を接続するビア配線を具備する複数のセラミックグリーンシートを積層して圧着し、最表面のセラミック基板層のビア孔に設けたビア配線により表層ビア電極が形成された未焼結の多層セラミック積層体を形成する工程と、前記未焼結の多層セラミック積層体を焼成し、焼結された多層セラミック積層体を得る焼結工程と、前記焼結された多層セラミック積層体の表層ビア電極とそれを溶解させる作用を有するエッチング液とを反応させて前記焼結後の表層ビア電極の一部を除去して、前記焼結後の最表面のセラミック基板層表面に対し前記焼結後の表層ビア電極の端面を凹ませる工程と、前記焼結された多層セラミック積層体の表層ビア電極の上に金属めっき層を被着させて、当該金属めっき層を、その表面が、最表面のセラミック基板層表面と略同一平面または最表面のセラミック基板層表面より凹んだ位置にあるように形成する工程と、を有することとしたものである。
さらに、本発明の一態様に係る多層セラミック基板の製造方法は、積層する複数のセラミックグリーンシートの予め定めた位置に内部配線とビア配線とを導体材料を用いて印刷形成する印刷工程と、最表面のセラミックグリーンシートについては、前記導体材料よりも焼結時の体積収縮率が大きい導体材料を用いてビア孔に設けたビア配線を形成する工程と、前記複数のセラミックグリーンシートと前記最表面のセラミックグリーンシートとを積層して圧着し未焼結の多層セラミック積層体を形成する工程と、前記未焼結の多層セラミック積層体を焼成し、最表面のセラミック基板層のビア孔に設けたビア配線による表層ビア電極については体積収縮によって、前記最表面のセラミック基板層表面に対し前記表層ビア電極の端面を凹ませて焼結された多層セラミック積層体を得る焼結工程と、前記焼結された多層セラミック積層体の表層ビア電極の上に金属めっき層を被着させて、当該金属めっき層を、その表面が、最表面のセラミック基板層表面と略同一平面または最表面のセラミック基板層表面より凹んだ位置にあるように形成する工程と、を有することとしたものである。
本発明によると、先ずはビア孔内部のビア配線を直接表層ビア電極として用いるので、電極サイズを小さく、かつ狭小で高密度に配置することができる。よって全体的に小型の多層セラミック基板となすことができる。さらに表層ビア電極がセラミック基板の最表面よりも凹んだ位置にあり、且つその上に被着させた金属めっき層の表面と最表面のセラミック基板層表面とが略同一平面または凹むように形成したので、金属めっき層の端部に破壊の起点が生じることがなく、さらにビア孔内壁とのアンカー効果により接合強度が向上する。よって、この金属めっき層上に半田ボールを接合させた場合に、当該接合の強度を、構造的な構成により向上できている。また、本発明の製造方法によれば、ビア孔内部に凹んだ空間があるにも係らず凹部内の微小な気泡が除去され、まためっき薬液などが残存することがなくなる。よって、金属めっき層とビア内壁との間に空孔や隙間が生じず、薬液の浸透を防止して絶縁性と腐食性の問題が生じる可能性の低い多層セラミック基板とすることができる。
本発明の実施の形態について図面を参照しながら説明する。図１は、本実施の形態に係る多層セラミック基板の製造工程を表すチャート図である。
［多層セラミック基板の製造］
本実施の形態の多層セラミック基板を形成する工程では、まず、セラミックグリーンシートを複数生成する。このために有機キャリアフィルム（例えばＰＥＴフィルム）上に、低温焼成可能なセラミック材料の粉末とガラス成分の粉末及び有機バインダ、可塑剤、溶剤の混合物からなるスラリーをドクターブレード法により所定厚の膜状に形成し、乾燥させる（Ｓ１）。このスラリーの乾燥後の厚みは、目的によって異なるが、ここでの例ではおよそ２０〜２００μｍとしておく。
なお、セラミックグリーンシートに用いる低温焼結可能なセラミック材料としては、８００〜１０００℃で銀（Ａｇ）などの導体材料（以下、導体ペーストと言う）と同時焼成できるセラミック材料であって、所謂ＬＴＣＣ用セラミックスなら何でも使用できる。一例としては、主成分であるＡｌ、Ｓｉ、Ｓｒ、ＴｉをそれぞれＡｌ２Ｏ３、ＳｉＯ２、ＳｒＯ、ＴｉＯ２に換算したとき、Ａｌ２Ｏ３：１０〜６０質量％、ＳｉＯ２：２５〜６０質量％、ＳｒＯ：７．５〜５０質量％、ＴｉＯ２：２０質量％以下（０を含む）であり、その主成分１００質量部に対して、副成分として、Ｂｉ、Ｎａ、Ｋ、Ｃｏの群のうちの少なくとも１種をＢｉ２Ｏ３換算で０．１〜１０質量％、Ｎａ２Ｏ換算で０．１〜５質量％、Ｋ２Ｏ換算で０．１〜５質量％、ＣｏＯ換算で０．１〜５質量％含有し、更に、Ｃｕ、Ｍｎ、Ａｇの群のうちの少なくとも１種をＣｕＯ換算で０．０１〜５質量％、ＭｎＯ２換算で０．０１〜５質量％、Ａｇを０．０１〜５質量％含有し、その他不可避不純物を含有している混合物を一旦７００℃〜８５０℃で仮焼して、これを粉砕して平均粒径０．６〜２μｍの微粉砕粒子からなる誘電体磁器組成物を挙げることができる。
なお、低温焼成可能なセラミックグリーンシートの生成は、ここで述べたドクターブレード法に限定されず、例えば圧延（押し出し）法、印刷法、インクジェット式塗布法、転写法、等によって生成してもよい。セラミックグリーンシートとした場合は次にそれを裁断して複数のセラミックグリーンシートを得る（Ｓ２）。グリーンシートで取り扱うことは容易であるが、裁断しないでロール状に巻き取り／巻き出しを繰り返しながら後の印刷などの工程に供することも合理的な製造方法である。
そして各セラミックグリーンシートに、目的の回路に従ってレーザ等を用いてビア孔を形成し（Ｓ３）、印刷スクリーンを介して各ビア孔に銀（Ａｇ）を主成分とする導体ペーストを配し、スキージでビア孔に導体ペーストを圧入し、かつ過剰な導体ペーストを剥ぎ取ることでビア導体を作製する（Ｓ４）。また上表面の第１層のセラミックグリーンシートを含む各セラミックグリーンシートの表面には、銀（Ａｇ）等の導体ペーストを用いて、目的の回路に対応する導体パターンを、５〜３５μｍ厚さに印刷して形成する（Ｓ５）。これらの導体パターンによりインダクタ、伝送線路、コンデンサ、グランド電極等の内部配線を形成し、上記ビア導体によるビア配線により互いに接続して目的の回路配線を構成するものである。なお、ビア孔はメカ式のパンチャ（メカパンチャ）により孔開けを行っても良い。
なお、上表面の第１層のセラミックグリーンシートの場合には、微小な導体パターンが狭小に近接し、小型搭載部品や半導体部品を多数搭載できるように印刷がなされる必要がある。このときビア孔を、Ａｇを主体とする導体ペーストで充填印刷する工程と表面導体パターンを形成する工程とを複数回にわたって重ねるように行うと位置ずれが起きやすいため高密度を実現することが難しい。そのためビア孔の充填印刷は表面導体パターンの印刷をも兼ねて一回で行うこととしてもよい。
次に、ビア導体及び／又は導体パターンを形成した複数のセラミックグリーンシートをプレスによって圧着し（Ｓ６）、キャリアフィルムを剥離する工程（Ｓ７）をセラミック基板層の数だけ繰り返して積層し、未焼結多層セラミック積層体（以下、簡略に、「未焼結多層セラミック体」と呼ぶ）を生成する。
一例として、未焼結多層セラミック体の最表面側に位置することとなるセラミックグリーンシートを、固定用フィルム上にセットし、金型で所定の圧力、温度、時間でプレスして圧着する。例えば、圧力１〜５ＭＰａ（１０〜５０kgf/cm２）、温度３０〜６０℃、時間３〜１５秒などとする。熱圧着上下の金型はヒーターを内蔵した単純な平板形状でよい。プレスによる圧着が終わると、セラミックグリーンシートのキャリアフィルムを剥離する。この時、グリーンシートは固定用フィルムに固定されており、キャリアフィルムの剥離に際して一緒に剥離されることはない。
次に、第２層目のセラミックグリーンシートを積層する。セラミックグリーンシートには、内部回路配線を構成する導体パターンが印刷されている。セラミックグリーンシートの主面が第１層のセラミックグリーンシートに当接するようにセットし、第１層のセラミックグリーンシートの場合と同様に、プレスし圧着する。この時、プレス温度を印刷ペースト内の粘着剤が軟化固着する温度とすれば、加圧力により印刷部が相手側のセラミックグリーンシートと接合する。従って、セラミックグリーンシート同士は、印刷導体ペーストを介して結合される。また、電極が無くセラミック層同士が直接接触するところも、電極を介する場合と同様に軟化して固着し結合する。このときの圧着温度は粘着剤の種類にもよるが、通常４０〜９０℃程度の低温でよく、接合強度は加圧力を変えることにより調整できる。圧着後、セラミックグリーンシートのキャリアフィルムを剥離する。第３層のセラミックグリーンシート以降は、第２層目のセラミックグリーンシートと同様の工程で積層する。また、積層体を強力に一体化させるために、全体を積層した後、さらに圧着工程を行ってもよい。
さらに、圧着、剥離、積層の一連の工程の一部もしくはすべてを減圧した雰囲気下で行ってもよい。このようにすると、セラミックグリーンシート間の気泡を取り除きやすく、積層時の寸法精度を保ち、デラミネーションを減少させることができる。
本実施の形態では、このようにして得られた未焼結多層セラミック体の底面（最表面のセラミック基板層表面と対向する反対面）に、Ａｇを主体とする導体ペーストを用いて、目的の回路に従って底面側の表層電極を印刷形成する（Ｓ８）。
さらに基板表面と底面の導体パターン周囲にはオーバーコート材を適宜形成してもよい。このオーバーコート材の材質としては、焼結収縮特性や熱膨張特性が未焼結多層セラミック体の素材と近似していることが望ましい。例えば、セラミックグリーンシートと同材質のスラリーにコート部分の視認性を向上するような機能を付与するための添加成分を加えたものが挙げられる。表面導体パターンの周縁にオーバーコートを被覆して電極被覆領域を形成することにより、表面の導体パターンの機械的保護と、後の工程で導体パターンの上に設けた半田が流れ出して導電部と接するなどの短絡防止ができる。なお、基体表面の導体パターンとオーバーコート材は必ずしも未焼結多層セラミック体の状態で設ける必要はなく、焼結後の多層セラミック基板に対して形成しても構わない。
本実施の形態では、こうして得た未焼結多層セラミック体を、ＣＩＰ装置にて、１０〜４０ＭＰａ（１００〜４００kgf/cm２）、８５℃で熱圧着し、各層が一体化した未焼結多層セラミック体となす。
次に、未焼結多層セラミック体の表面にナイフカッター等の治具により切り込み溝を形成し、分割溝を形成する（Ｓ９）。分割溝は、集合基板の大きさや製品基板のサイズによって異なる形状に形成される。この分割溝は、集合基板の大きさや製品基板のサイズによって異なる形状に形成される。分割溝は、回路を構成する導体パターンを傷つけるような悪影響がでないよう、十分な寸法の余裕をもって形成され、平面的にみて導体端部から概ね１００〜２５０μｍ程度の距離を置いて形成される。この分割溝は例えばＶ字型の溝で、深さは例えば分割溝を上下両面に入れる場合、両面の溝深さの総和が未焼結多層セラミック体の厚さの３０％以下となるようにする。この深さは、未焼結多層セラミック体の厚さによって異なるが、一般に０．０１〜０．２ｍｍ程度としておく。この深さが深すぎるとカッターの型離れが悪く変形を起こしやすくなり、焼結過程でクラックの起点となるためである。なお、分割溝は両面に形成する必要は必ずしもなく、上面か底面の何れか一方でも構わない。
また分割の方法は必ずしもＶ字型の溝に沿って割る方法だけではなく、溝を形成しないで後の焼成工程後にダイシングやスクライビングの方法を用いることでも構わない。
次に、未焼結多層セラミック体を焼成炉内で、焼結温度である８００〜１０００℃で一体焼成を行う（Ｓ１０）。この段階では、ビア孔の断面では、図２の（ａ）に例示するように、外部端子電極の一部である表層ビア電極の表面（Ｆ）と、最表面のセラミック基板層表面（Ｓ）とは略同一面上にある。
［表層ビア電極のエッチング］
本実施の形態では、ここで表層ビア電極（ここではＡｇ）を溶解させる作用を有するエッチング液へ浸漬し、表層ビア電極の一部を除去する（Ｓ１１）。つまり、この段階でビア孔の断面では図２の（ｂ）に例示するように、表層ビア電極の表面（Ｆ）が、ビア孔内部であって、最表面のセラミック基板層表面（Ｓ）に対して凹となる位置までエッチングされる。なお、以下の説明において、この表層ビア電極上にめっき層が形成された後ではここでの表面を端面と呼んで区別する。ここでエッチング溶液は、硝酸、王水、あるいは過酸化水素のいずれかを含む混合液を用いることができる。使用する導体材料が銅または銅を主とする合金などの場合には過硫酸アンモニウムをエッチング液として用いることも可能である。それにより表層ビア電極の表面を、最表面のセラミック基板層表面に対して凹ませ、また、好ましい表面性状を得ることができる。これにより後工程で電極上にＮｉめっき、Ａｕめっき等が高品質に成膜され得る。すなわちエッチング液を用いることにより、ビア孔内壁の凹凸にこびりついたＡｇも溶解除去することが出来て、食いつき強度（アンカー効果）向上に寄与できる。また、このエッチング処理を行うことにより、ビア孔表面が十分に濡れて微小な気泡が除去されるので、その後のめっき工程での微小な析出欠陥による不良を防止することができる。
表層ビア電極を溶解させるにあたっては、電極へのダメージを発生させず、かつ電極とセラミックスとの密着強度を低下させずに十分なエッチング効果を得るため、エッチング液の種類や、濃度、温度を調整しておく。この調整は実験的にかつ経験的に設定することとなるが、一例としては、硝酸では１〜２０容量％、王水で１〜２５容量％、過酸化水素水を含むエッチング液で１〜３０容量％、また塩酸１〜３０容量％を含むものが望ましい。エッチング浴槽内の攪拌方法にも十分な注意を払うことが必要である。また毎回のエッチング工程では残った電極の厚みを蛍光Ｘ線などの測定方法を用いて測定し、エッチング前の厚みと比較することでエッチング反応速度を確認し、厳密に工程条件を管理する。さらにエッチング液の成分に揮発しやすい成分や分解しやすい成分を含む時には、定期的に液のサンプルを採集し滴定して成分ごとの濃度を監視することが望ましい。液に溶け出すエッチングされた導体金属の濃度の監視も全く同様に定期的に行われる。
また、エッチングによる凹み深さ等の量的な制御については、エッチング液の種類、濃度、温度を制御して行う。ただし、例えば濃度を極端に薄くすると少量の処理だけでエッチング液の性能が劣化し易くなり、頻繁に調整をしなければならないので濃度を薄くしすぎないことが必要である。また温度はエッチング液の主成分が揮発性であることが多いため５０℃以下とすることが適当である。これより温度が高いと、エッチング液の濃度や成分の配合比が変動し易くなるからである。さらに、エッチング液の循環とセラミック基板の上下動や回転などの攪拌操作は、エッチング液の均一化も含めて反応速度を制御するのに効果的である。これらの調整方法を組み合わせた上で、処理バッチ毎あるいはロットごとに監視を行いながらエッチング処理時間で微調整を行うことが望ましい。
このようなエッチング処理については、エッチング液へ浸漬する方法以外に、ローラー状の塗布ヘッドで転写するようにエッチング液を塗布する方法や、水平に保持したセラミック基板に対してエッチング液を下から噴水状に吹き上げる方法等でもよい。これらの方法では保持する基板の端部をゴムパッキングなどで押さえてシールすることにより、反対面へのエッチング液の廻り込みをなくして片面毎の処理を行ってもよい。パッキング材でシールする面は装置の設計とエッチング液の種類や性質に応じて選べばよい。通常は半導体や小型チップ部品が搭載される上面に微小な表層端子電極が偏在するので、このような上表層に本発明の表層端子電極の構造が有効である。しかし、反対側の下表層（底面）は１ｍｍかそれ以上の大きな寸法のＬＧＡ（LAND GRID ARRAY）電極が２０〜３０箇所程度設けられるだけの場合も多く、電極サイズが大きくて強度を高くとれる下表層（底面）では、本実施の形態の端子電極構造を必ずしも必要としない場合もある。このような場合、上記の片面処理はしばしば有効となる。片面処理は、後のすすぎ工程に必要な水量が少なくて済むなど環境負荷にも優しく、また乾燥を含めた設備設計と工程管理全体も容易かつ安価になるという製造工程上にも利点がある。
［金属めっき層］
さて、エッチング処理の後には十分なすすぎを行い（Ｓ１２）、続いてめっきを行う（Ｓ１３）。このめっきの工程では、複雑な回路構造の部品でも均等にめっきが形成されるよう、無電解めっきを行うことが一般的である。一例としては、Ｎｉ下地めっき３〜１０μｍ、続いてＡｕめっき０．０３〜０．５μｍを被着せしめる。ここでＮｉ下地めっき層が製品として使用される時に不所望な拡散など化学反応を起こすことを防止するために、Ａｕめっきとの間にはバッファー層をめっきすることとしてもよい。
このめっきの工程により、図２の（ｃ）に示すように表層ビア電極（Ｆ）上に金属めっき層（Ｍ）を被着させ、かつその金属めっき層の表面（ＭＦ）と、最表面のセラミック基板層表面（Ｓ）とが略同一面をなす（次に述べるように、突出が金属めっき層の厚さ未満（上述の例では高々３μｍまで）となる）ようにする。具体的には、この金属めっき層の表面には半田ボールなどを載せることとなるので、大きく突起せず、また深い凹を形成しないようにすることが好ましい。この範囲としては経験的に、凸となる方向に、最表面のセラミック基板層表面Ｓから３μｍ以下、より好ましくは凹となる方向に最表面のセラミック基板層表面Ｓから３μｍ程度深い位置にあり、１０μｍ以下までの深さとなっていることが好適である。以上によって、表層ビア電極（Ｆ）と、その上部（端面）に被着する金属めっき層（Ｍ）とからなる表層端子電極を形成する。このとき金属めっき層は、表層ビア電極の端面との間と、ビア孔内壁との間に空孔や隙間が無く凹凸に沿って緻密に密着していることが重要である。
［無収縮工法の場合］
なお、工程Ｓ９、分割溝の形成後に、焼成中に基板が収縮しないよう拘束する拘束用グリーンシートを未焼結多層セラミック体表面に配して、いわゆる無収縮工法を用いてもよい。ここで拘束用グリーンシートは、未焼結多層セラミック体の焼成温度では焼結しない無機材料に有機バインダ、可塑剤、溶剤を加えたセラミックスラリーを作製し、これをドクターブレード法でキャリアフィルム上に所定厚（例えば１００〜２００μｍ）に成膜して形成する。
この拘束用グリーンシートに用いるセラミック材料は、セラミックグリーンシートに用いたガラスセラミック材料の焼成温度（８００〜１０００℃程度）では焼結しないもので未焼結多層セラミック体の表面を収縮させない機能があるものであればよい。無機材料としてはアルミナを用いることが一般的である。また、有機バインダ、可塑剤、溶剤はセラミックグリーンシートに用いたものと同様なものが使用可能である。
そして焼結工程に先だって、未焼結多層セラミック体の上面及び下面にそれぞれ、拘束用グリーンシートを位置合わせして、その拘束用グリーンシートの厚さが２００μｍ程度になるように積層し、ＣＩＰ装置にて、１０〜４０ＭＰａ（１００〜４００kgf/cm２）、８５℃で熱圧着し、拘束用グリーンシートからなる拘束層と、未焼結多層セラミック体とを一体化した積層体を得る。
次にこの積層体を処理Ｓ１０にて焼成炉内で、拘束層の脱バインダを適宜行いながら、未焼結多層セラミック体が焼結する温度である８００〜１０００℃で一体焼成を行う。
なお、このように拘束用グリーンシートを用いた場合、焼成後の無機粒子の大部分は簡単に除去できるが、表層ビア電極上に残留した無機粒子は容易には除去できないことがある。このような場合、超音波洗浄を行って残留無機粒子を除去することが効果的である。ここでエッチング（処理Ｓ１１）の前処理過程を兼ねてエッチング液中で超音波洗浄を行うと表層ビア電極（Ａｇ）の表面をエッチングすると共に無機粒子を除去できるので好ましい。さらにすすぎの過程（Ｓ１２）においても超音波洗浄を行って、クリーニングを確実なものとしてもよい。
［ビア孔と表層端子電極の形態］
さて、処理Ｓ３のビア孔を形成するにあたっては、図３に例示するように、そのビア孔を、最表面Ｓに向かって広がるテーパ孔状に形成してもよい。
ビア孔がテーパ状になっていることによって金属めっき層と接触するセラミックの側面距離が増大し、ひいては金属めっき層がビア孔内壁と接触する面積が増大し、アンカー効果が増すために強度が大きくなることに寄与する。特にビア孔内壁面は現実には互いに入り組んだ凹凸状となっているためその効果は大きい。他方、ビア孔が深いストレートの凹みであると金属めっき層が凹みの底部から上に向かって密接に析出し難いことがあり、途中でめっき液などがビア内壁の微小な凹凸内に取り込まれ残される傾向があった。
一方、ビア孔がテーパ状になっていると、比較的広い開口部から比較的狭いビア内部へとめっき液が循環しやすく、めっきの成長速度を速く、かつ均一に維持できる。１５μｍ程度の深さまでならば、実用的なめっき時間内にセラミック基板層表面と略同一平面高さまでめっきを成長させることが可能である。このとき金属めっき層はビア底部から順に隙間なくビア孔を充填するように析出し、ビア内壁の微小な凹凸部にめっき薬液が巻き込まれるようにして取り残されることを防止できる。そのためビア内壁への金属めっき層の密着性が向上しアンカー効果による機械的な接合強度を高めることに寄与する。また、めっき薬液が内部に残って後に染み出して腐食などを誘発するなどの問題も起こり難い。
本実施の形態の方法で作成した多層セラミック基板では、図２（ｃ）や図４に模式的に示すように、表層端子電極の表面は、最表面のセラミック基板表面Ｓに対して、まず表層ビア電極が、その表面Ｆが凹んだ位置となるように形成される。また、この表層ビア電極の上に金属めっき層が被着するが、その金属めっき層の表面ＭＦも、最表面のセラミック基板表面Ｓと略同一平面ないし、凹んだ位置となす。
この表層ビア電極は、焼成の工程（Ｓ１０）において、セラミック基板の焼成とともに焼成される。このとき、表層ビア電極の金属材料とセラミック基板との境界（ビア孔内壁面）が互いに入り組んだ凹凸状で食い込んだ形状になり、アンカー効果を発揮し互いの密着力が生まれるものと考えられる。また、焼成の温度８５０℃〜１０００℃の範囲では、表層ビア電極の材料である銀（Ａｇ）や銅（Ｃｕ）は、セラミックとの界面で反応ないし、相互に拡散して密着性を高めることに作用し、さらに密着力を高めることに寄与している。
なお、図２ないし図４では、表層端子電極とセラミック基板との境界を模式的に直線状に示しているが、実際には図１３，図１４に示すように凹凸が形成されている。
図１３の走査型電子顕微鏡写真（倍率：３０００倍）に表層端子電極４の断面を示すように、Ｎｉ下地めっき３ａは表層ビア電極２の端面Ｆとの間に空孔や隙間は見られない。同じくＮｉ下地めっき３ａは、ビア内壁の凹凸との間にも空孔や隙間なく密接している。このように金属めっき層３ａ，３ｂは凹凸に沿って析出し、その境界面は密接に一致（隙間なく一致）しており境界面の長さと凹凸幅が接続強度に影響している。
境界面の密着長さＬは、図１４に例示するように、金属めっき層３がビア内壁に密接に一致している始点ｄｓと終点ｄｅとの間をセラミック基板の深さ（厚さ）方向に仮想中心線を引いて測定したもので、その長さが２μｍ以上は必要である。この長さが長いほど接続強度は高くなると考えられるが、上述した表層ビア電極を除去するときのエッチング精度や手間など製造上の制約もあるので、好適な範囲は３〜８μｍ程度である。境界面の凹凸幅ｗは、金属めっき層３が密接に一致（隙間なく一致）している始点と終点との間に最大凸（ビア孔中心に最も近い点）の点を通り上記仮想中心線に平行である仮想線と、当該仮想線に平行な平行仮想線であって、最小凹（ビア孔中心から最も遠い点）の点を通る仮想線とを引いて両線の間隔を凹凸幅ｗとして測定したもので、この凹凸幅ｗは０．６μｍ以上とすることが好適である。この凹凸幅ｗは使用するセラミック素材の熱収縮挙動、ビア孔に充填する導体材料の熱収縮挙動、ビア孔加工の精度、レーザビア加工の場合には加工後の残渣物、ビア孔内壁や周辺の熱影響領域の形と大きさなど多くの要因により左右される。制御しやすい工程パラメタとしてはレーザ加工条件が有効であり、エネルギー、パルス幅、ショット数などの主要な加工条件を変更して熱影響領域などの要因に影響を与えることができる。凹凸幅ｗの好ましい範囲は、経験的には、０．９〜５μｍ程度である。
また、金属めっき層３がＮｉ下地３ａとＡｕ被覆３ｂとを有する場合、比較的強度の高いニッケル（Ｎｉ）下地層３ａがビア孔の内壁の凹凸をトレースするようにビア孔の内壁に密着していることも強度向上に寄与すると考えられる。すなわちニッケル（Ｎｉ）のヤング率は２００ＧＰａであり、表層ビア電極２の材質である銀（Ａｇ）の８３ＧＰａ、銅（Ｃｕ）の１３０ＧＰａと比較して高いので、ニッケル（Ｎｉ）の場合にはビア孔内壁に密着した状態をより強く維持して外力に抗する特性が高く、アンカー固定効果を十分に強く発揮できるものである。ここで、ニッケル（Ｎｉ）下地層３ａの厚みは３μｍ以上あることが好ましく、より好適な範囲は４〜８μｍである。
［シア強度］
図１３、図１４に本実施の形態の多層セラミック基板における表層端子電極４の断面を例示したが、図１６に示す従来一般的な基板では、ビア配線を最表面側へ延長して、ビア配線に連続的につながる表層ビア電極２の端面が、最表面セラミック基板の表面Ｓと略同一面となっていたり、あるいは、最表面セラミック基板表面Ｓから突起している。このような従来例の場合、ビア孔の表面側開口部の角部分（Ｒ）では表層端子電極が強く密着する状態にあり、シア強度試験におけるように横方向から外力がかかった時、応力が集中しやすいこの角部分が破壊の起点になりやすい。
これに対し、図２（ｃ）や図４、あるいは図１３、図１４に例示したように、ビア配線を最表面側へ延長して、ビア配線に連続的につながる表層ビア電極２の端面Ｆが、最表面セラミック基板１の表面Ｓからビア孔の深さ方向に凹んでいて、さらにその端面Ｆに被着した金属めっき層３が最表面セラミック基板１の表面Ｓと略同一平面ないし、凹んだ位置にあるようにしたときには、表層ビア電極２の上端周縁部はビア孔内壁面に密着しており、応力の集中により破損しやすいビア孔の表面側開口部の角部分には密着していない。ここで略同一平面とは、最表面セラミック基板１の表面Ｓから金属めっき層３の厚み未満の分（例えば３μｍ以下）だけ突出している状態を意味する。金属めっき層３は、ビア孔の表面側開口部の角部分に被着していてもよいが（金属めっき層３は必ずしもビア孔の径に広がっていなくてもよく、表層ビア電極２表面の凹みが浅い場合、金属めっき層３の最表面側は、最表面セラミック基板１の表面Ｓからやや突起して傘状に広がる場合もある）この突出は３μｍまでとする。３μｍ以下であればビア孔内壁に密着した境界面長さが２μｍ程度であってもアンカー効果の方が勝り破損を避けることができる。また、この金属めっき層３を構成する材料と、セラミック基板との間には凹凸がかみ合うことによるアンカー効果はあるが、化学反応や相互拡散は表層ビア電極２の材料に比して小さくなり、したがって破壊に繋がるような応力集中はおきにくく、結果として高強度となるものと考えられる。
なお、ここでシア強度試験とは、ＬＴＣＣ（Low Temperature Co-fired Ceramics）基板の表面電極の強度を測定する試験であり、図５に例示するように、下層の配線Ｅに接する表層端子電極（表層ビア電極（Ａｇ）と金属めっき層（ＭＦ））を介して半田ボールＢを搭載し、セラミック基板表面Ｓに対して略鉛直な面を有するシア試験ツールＴを、セラミック基板表面Ｓから一定の高さ（例えば３０μｍ）に保った状態で、所定の移動速度（例えば０．２ｍｍ／ｓ）で平行移動させて、半田ボールＢに横方向からせん断（シア）の力を加え、破壊強度を測定するものである。
この破壊強度は、金属めっき層の表面の面積（パッド面積）によっても異なるので、この試験で測定した破壊強度の測定値を、あらかじめ測定しておいたパッド面積を用いて規格化し、評価してもよい。
さらに、従来一般的な構造のように、最表面のセラミック基板の表面と略同一面にある表層ビア電極２の表面に金属めっき層３が被着している場合には、図１６に示すように、金属めっき層３の端部は尖端形状になってセラミック基板の表面Ｓに接する（Ｑ）。従ってシア強度試験のように横方向から外力がかかった時、この尖った金属めっき層の端部に応力が集中しやすく破壊の起点になりやすい。通常、金属めっき層としては強度の高いニッケル（Ｎｉ）が下地層として用いられるので、応力集中を起こして破壊の起点になる可能性はより高くなる。
本実施の形態の多層セラミック基板では、図２（ｃ）や図４に例示するように、表層ビア電極の表面が、最表面セラミック基板の表面からビア孔の深さ方向に凹んでいて、その上（端面）に被着した金属めっき層が、最表面セラミック基板の表面と同一平面（表面から金属めっき層の厚さ未満（例えば３μｍ以下））だけ突出している）ないし、凹んだ位置にあるときには、金属めっき層の端部は尖端状にならずにビア孔内壁の全周面で強く密着している。このため応力集中による破壊が起きにくい構造になっているので高強度となる。
そこで、最表面セラミック基板の表面から表層ビア電極の表面までの深さｄを変化させつつ、半田ボールの径を３００μｍ、１２５μｍとしたときのシア強度試験の結果を、次の表１（半田ボール径１２５μｍの場合）、表２（半田ボール径３００μｍの場合）と、図６とに示す。なお、金属めっき層（Ｎｉ下地＋Ａｕ被覆）の厚みは、ここでは４〜８．５μｍに調整し、実施例では金属めっき層の表面は凹んだ位置、あるいは３μｍ以下に突起した位置に収めている。また、最表面セラミック基板の表面から表層ビア電極の端面までの深さｄをビア孔直径（ビア孔が小さいほどパッド径に近接する）φで除している。これはビア孔直径が大きいほど、つまりパッド径が大きいほど、外力に対するモーメントが大きくなり破断しやすいと考えられるためである。
Figure 2009267351
Figure 2009267351
これらの実際の測定の結果は、ほぼ直線的に変化しているので、これらの結果を一次回帰により直線で表すと、シア強度ｆを表す直線は、半田ボール径が１２５μｍの場合、
ｆ＝−０．０７４７×（ｄ／φ）＋０．００６
であり、半田ボール径が３００μｍの場合、
ｆ＝−０．０７１３×（ｄ／φ）＋０．００２８
となる。なお、ここでは最表面セラミック基板の表面を基準（±０）として、突起する場合に正、凹となる場合に負となるよう、ｄの値をとっている（以下の説明も同様）。
ここで表層端子電極の単位面積あたりの強度は、半田ボール径が１２５μｍの場合は０．００６４ｇｆ／μｍ2を得ることができれば十分であるとする。これは直径φ１００μｍの表層端子電極ならば電極一個あたり約５０ｇｆの強度に相当し、通常は半導体チップ一個あたり１０箇所以上の接続電極があることをあわせて考えると全体では約５００ｇｆ程度の絶対強度を得ることができることに相当する値である。一般には半導体チップとセラミック基板の間の隙間部分にはアンダーフィルと呼ばれる樹脂材料が充填されて更に補強効果が加わる場合もある。
せん断力のモーメントが比較的大きくなる半田ボール径が３００μｍのときには、シア強度試験ツールが半田ボールに接触する点が高くなり、力のモーメントが大きくなるので強度の目標値は自ずと小さくなる。半田ボール径が１２５μｍの時の接触点高さは平均で４５μｍであったが、半田ボール径が３００μｍの時の接触点高さは１０３μｍであった。せん断力（シア強度）のモーメントはそれに応じて２．２９倍になる。そこで半田ボール径が３００μｍのとき、単位面積あたりの必要強度は０．００２８ｇｆ／μｍ2以上であれば良いと判断した。半田ボール径が大きい時には一般には表層端子電極の直径もそれにあわせて大きな直径に設計される。通常は少なくとも直径１５０μｍ以上が選ばれるので、その時には電極一個あたり約４９ｇｆの強度に相当し１０箇所以上の接続電極があれば全体では約５００ｇｆ程度の絶対強度を得ることができる。
以上より、半田ボール径が３００μｍの時にはｄ／φ＜０であれば、条件を満足する。また、せん断力のモーメントが比較的小さくなる半田ボール径が１２５μｍの場合、ｄ／φ＜−０．００５とすることで条件が満足される。このとき表層端子電極の直径は最大１５０μｍまでしか測定できなかった。それ以上の直径では半田ボールが扁平状になってシア強度測定ができないためである。
なお、あまりにｄが深い場合は、不良の原因となるし製造上も好ましくない。小型化の要請にも反するので、深さは１５μｍ未満程度の深さとしておくことが好ましい。小型かつ高密度部品の場合には最表面層を含めたセラミック基板の各層の厚みは１５μｍ以下になる場合があり、層の厚みを超える深さになってしまうからである。つまり表層端子電極の直径が１００μｍの場合には、深さｄは０．５μｍの凹みかそれより深くすることでｄ／φ＜−０．００５を満たすことができ、また高集積なセラミック基板を想定した時に深さｄは薄く高密度なセラミック基板の層厚みと比較して、実用的に最大１５μｍ程度の凹みであるため表層端子電極の直径が１２５μｍの場合にはｄ／φ≧−０．１２程度であることが望ましい。また、表層ビア電極の深さが１５μｍ未満（ｄ＞−１５μｍ）であり、金属めっき層（Ｎｉ＋Ａｕ）の厚みは４〜８．５μｍに調整されているので、金属めっき層の表面は、基板表面から１０μｍ未満の深さにあるものとなる。突起したときには３μｍ以下としておくことで、半田ボールを載せたときに自然にすわりのよい位置へ収まるセルフアラインメント効果が得られると言う側面もあり、またそれによって半田ボールのすわりが比較的よくなるので、好ましい。
このように、また表１、表２の結果より最表面のセラミック基板層表面を±０基準としたときの表層ビア電極の端面までの深さｄ（基板内方を負とする）と、ビア孔の直径φとの比ｄ／φを、−０．１２以上の負の値になるよう最表面セラミック基板の表面から表層ビア電極の表面までの深さｄを調整することで、部品との間の接合強度を向上できる。
この構造によればさらに小さな表層端子電極とより小さな半田ボール（径１００μｍ以下）を組み合わせて用いても高いシア強度を維持することが可能なので、より小型で高集積化に対応できる多層セラミック基板を実現できる。
［プル試験］
なお、本実施の形態の効果は、上述したシア試験だけではなく他の評価方法でも確認できた。例えば図７に示すように半田ボールをチャッキング機構などで側面から力（Ｆpush）を加えて挟持し、鉛直上方（基板面上方）へ力（Ｆpull）で引き上げるときの破壊試験、すなわちプル試験での強度も評価した。プル試験の結果を表３に示す。この場合はシア試験と異なり尖端形状部分での応力集中は起きないので、金属めっき層、特に強度の高いニッケルがビア孔の内壁に密着していることによる強度向上効果だけを評価可能と考えられる。そのため本実施の形態の強度向上効果はシア試験の時と比べて半分以下であったが、やはり同様に２％から３０％程度、高い強度を得られることが確認された。なお、プル試験の場合には機械的に半田ボールを把持しなければならないため、φ５００μｍの大きい半田ボールを使用して評価を行った。
Figure 2009267351
また、ここまでは微小電極上に半田ボールを搭載した状態での一個ずつ独立した状態での試験結果を述べたが、実際の表面実装部品の一つである半導体電子部品を搭載してシア強度やプル強度の測定を行い、同様の強度向上効果を確認できた。実際の半導体電子部品の場合には、セラミック基板と接続する時の半田ボールの数は１０個から数１００個、時には１０００個以上の多岐にわたる。その数は半導体電子部品の用途や機能によってさまざまであり、さらに接続用表面電極の寸法、またさらに半導体電子部品の厚みもさまざまなので試験荷重の生じるモーメントも異なり規格化が困難なため詳細はここでは省略した。
さらに、本実施の形態において、ビア孔をテーパ状とする場合、上述したように金属めっき層とビア孔側面（ビア孔内壁）との接触距離が増大する。また表層ビア電極とビア孔内壁との接触面積も増大する。これにより、強度をより向上できる。また、このように最表面に向かって広がるテーパ状としたことで、金属めっき層形成時のめっき薬品の循環がし易くなるし、凹凸内への残留を低減し、セラミック基板と金属めっき層との界面の隙間をより小さくできる。また、残留めっき液を起因とする耐腐食性の問題も起こり難くなる。
［ビア孔内壁の凹凸長さと幅］
次に、上記プル試験で用いた多層セラミック基板について表層端子電極の形態を観察した。試料は多層セラミック基板の断面を研磨し観察面を形成し、走査型電子顕微鏡（倍率：３０００倍）を用いて表層端子電極付近を写真撮影した。その一例を図１３に、トレースを図１４に示す。ビア孔内壁には微小の凹凸が形成されているので、この凹凸と金属めっき層との境界面を測定した。測定は図１４に示すように境界面の始点ｄｓと終点ｄｅとの間をセラミック基板の深さ（厚さ）方向に仮想中心線を引いて境界面の密着長さＬを測定した。また、始点と終点との間に最大凸（ビア孔中心に最も近い点）の点を通る仮想線と、当該仮想線に平行な平行仮想線であって、最小凹境界面にある最大凸を通る仮想線とを引いて両線の間隔を凹凸幅ｗとして測定した。シア強度は上記実施例と同様、半田ボール径１２５μｍでは０．００６４ｇｆ／μｍ2以上、半田ボール径３００μｍで０．００２８ｇｆ／μｍ2以上とし、プル強度は半田ボール径５００μｍにおいて０．０４６ｇｆ／μｍ2以上を基準としている。測定結果を表４に示す。
Figure 2009267351
凹凸の密着長さと凹凸幅は両者が複合的に影響し合っていると考えるが、表４より境界面の密着長さが２．２μｍ（実施例３−１３ほか）以上のとき、また凹凸幅が０．９μｍ（実施例３−１３ほか）以上のとき、プル強度は０．０４８ｇｆ／μｍ2以上の結果が得られている。また別途行ったシア強度についても各実施例で最低限の０．００２８ｇｆ／μｍ2以上が得られた。よって、表４の実施例と比較例の結果から密着長さの下限は２μｍ、凹凸幅の下限は０．６μｍであると考えられる。一方、密着長さが７．８μｍ（実施例３−１）と１１．９μｍ（実施例３−５）とでプル強度の差はあまりない。密着長さの依存度が高いと思われるプル強度において向上効果が見られないので密着長さは最大で８μｍ程度あれば十分と考えられる。また、凹凸幅については大きいほど強度は増す傾向にあり、これについては、依存度が高いと思われるシア強度についても同様の結果が得られた。ビア孔内壁の凹凸は厳密には制御しにくいが、実験の結果からは最大で５μｍ程度あれば十分と想定される。
［表層ビア電極の別の形態］
上記第１の製造方法による実施の形態において用いたビア導体用の導体ペーストは、平均粒径３．０μｍ未満の銀（Ａｇ）粉末が８８〜９４質量％のものである。Ａｇ粉末の平均粒径が３．０μｍ以上であると、印刷時直径φ８０μｍ未満の小径ビアへの充填性が悪くなる。Ａｇ粉末が８８質量％未満ではペーストの収縮量が大きくなり、後述するように、上記実施例の形態であるエッチングを用いなくても、表層電極端子の表面が焼成直後に凹形状となりやすい。また、Ａｇ粉末が９５質量％より多いと、粘度が高くなりペースト化が困難となる。また、ビア導体ペーストには、焼成後のビア充填性をより高めるために、Ｐｄ粉末を添加してもよい。Ｐｄが含有されていることで、Ａｇの焼結を抑制し、セラミックよりも先に収縮することを防ぐ効果がある。
このビア導体用の導体ペーストは、セラミックグリーンシートの表面に形成する導体パターン用の導体ペーストとして用いることもできる。このビア導体用の導体ペーストは以上のような効果を有しているので、ビア導体と導体パターンを形成する導体ペーストを同一の材料としても、ビア導体として、また表面導体パターンとしての特性や機能を良好に発揮できる。
ここまでの説明では、エッチングにより表層ビア電極の表面を除去することで、表層ビア電極の表面を、最表面のセラミック基板層の表面から凹んだ位置になるようにしていた。しかしながら、ここで示した工程や材料は一例であって、これに限られるものではない。
例えば、表層のセラミックグリーンシートについては、焼結時の体積収縮率より大きい体積収縮率を有する導体ペーストを用いて、その他の下層に積層する各セラミックグリーンシートについては、上記第１の実施例で用いた導体ペーストと同じもの用いて目的の回路に応じてビア導体（ビア配線）と導体パターン（回路配線）とを形成する。このような導体ペーストの実施例及び比較例を表５に示す。
Figure 2009267351
表５の例に示される通り、収縮のために、ビア充填が不十分となって隙間が生じることがあるが、パラジウム（Ｐｄ）粉末を含有させ、銀（Ａｇ）の含有量（質量％）を調整することによってビア充填性を回復できる。所望の収縮（ｄ＜０、かつ隙間がないこと）を得るためには、表５に実施例として表示したものを用いればよい。この表５の実施例について、半田ボールが１２５μｍの各例について、Ａｇ粉末の含有量を変化させつつシア強度及びプル強度を測定した結果を図示したものを、図９、図１０に示す。また、Ａｇ粉末の含有量を７３質量％とし、Ｐｄ含有量を変化させたときのシア強度及びプル強度の変化を図１１、図１２に示す。
図９、図１０によると、例えば平均粒径３．０μｍ未満の銀（Ａｇ）粉末が６５〜８５質量％である場合に、所望のシア強度、及びプル強度を得ることができた。また、図１１、図１２よりＰｄ含有量は、３質量％未満とすることが好ましい。さらにビア充填性の面からはＰｄ含有量は、０．１質量％以上とされることが好ましい。
従ってＡｇ粉末が６５〜８５質量％、Ｐｄ含有量が０．１質量％以上３質量％以下、そしてＡｇおよびＰｄ粉末総量が６５．１〜８８質量％とすることが好適である。このように表層電極に使用されるペーストとしては、Ａｇ粉末の含有率が少なく、焼成後の導体ペーストの体積収縮率はセラミックグリーンシートよりも大きくなるため、焼成後の表層ビア電極の表面は最表面のセラミック基板層の表面から凹んだ位置となる。
またこの場合は、少なくとも最表面のセラミック基板層となるセラミックグリーンシートにおいて、ビア孔にビア導体（ビア配線）と導体パターン（回路パターン）とを一回の印刷で一斉に形成してもよい。つまり、これらビア導体と導体パターンとを同じ材質の導体ペーストで形成してもよい。
この態様によると、当該導体ペーストを用いた表層のセラミックグリーンシートのビア導体が焼成時により多く収縮し、この表層ビア電極の表面はセラミック基板層の表面よりも基板内方（ビア孔内部）に凹んで位置するようになる。よって、本実施の形態における表層端子電極構造が得られる。ただし、体積収縮率が異なる分、ビア孔内壁との間にも空孔や隙間が生じ易い。その為めっき薬液がビア孔内壁の凹凸に取り込まれて残り易い。しかしながら下層のビア配線や内部配線については上述したような通常の導体ペーストを用いるので焼成時の体積収縮量はセラミック基体と同程度ある。従って、下層についてはビア導体とビア孔内壁との間には空孔や隙間などの欠陥が生じることがなく、ここでめっき液の浸透が食い止められて、耐腐食性の問題は回避できる。
この態様の場合は図１において示した処理Ｓ１１のエッチングの処理は必ずしも必要なものではない。もっとも、エッチングの処理を組み合わせて用いても構わない。なお、図１に示した処理においては、可能であれば複数の工程を一斉に実施してもよい。
［多層セラミック基板の製造方法の別の例］
また、次に、本実施の形態に係る多層セラミック基板の製造方法の別の例を示す。この例では、未焼結多層セラミック体の最表面側に位置することとなる第１のセラミックグリーンシートにビア孔を設ける。このビア孔は、レーザ加工によって形成され、セラミックグリーンシートを貫通している。ビア孔の開口部の形状は平面視でほぼ円形をなすが、セラミックグリーンシート内では、レーザ光の入射側から出射側へ向かうに従い直径が小さくなり、立体的にはテーパ形状をなしている。開口部のレーザ光入射側直径は略６０μｍとしている。なお、セラミックグリーンシートは、支持フィルム上に形成されており、支持フィルムは、化学的に安定で可塑性が高いＰＥＴ（ポリエチレンテレフタレート）フィルムを用いればよい。
次に、スクリーンとスキージを用いて、銀ペーストをビア孔に印刷充填する。第１のセラミックグリーンシートの印刷では導体ペースト中Ａｇ含有量６５質量％、Ｐｄ含有量０．１質量％のものを用いればよい。なお、印刷を行うとき、ビア孔への充填を行うだけでなく、ビア孔の存在しない部分にも設計上の必要に応じて導体パターンを形成しても良い。この場合、スクリーンには金属やナイロンなどの細線を編んだメッシュが設けられ、その上に密着した乳剤や金属箔で印刷パターンのネガイメージが開口形成される。スクリーンのネガイメージ開口部とセラミックグリーンシートのレーザ加工による開口部は相互に位置を合わせて配置しておき、印刷を実行する。
次に、未焼結多層セラミック体の第１のセラミックグリーンシートに隣接して積層される第２のセラミックグリーンシートを作製する。この第２のセラミックグリーンシートにおいても、ビア孔をレーザ加工によって形成することは第１のセラミックグリーンシートと同様である。ただし、第２のセラミックグリーンシートにおいては開口部のレーザ光入射側直径を必ずしも第１のセラミックグリーンシートの直径と同一にする必要はない。
次に、スクリーンとスキージを用いて、銀ペーストを開口部に印刷充填する。第２のセラミックグリーンシートの印刷では導体ペースト中Ａｇ含有量８５質量％、Ｐｄ含有量０．３質量％のものを用い、その他スクリーンとスキージは第１のセラミックグリーンシートの場合と同様である。以下、第３のセラミックグリーンシート以降も第２のセラミックグリーンシートと同様に作製する。
最後に未焼結多層セラミック体において第１のセラミックグリーンシートと向かい合う反対側の最表面側に位置することとなる最終のセラミックグリーンシートを作製する。ビア孔開口部をレーザ加工によって形成する手順は第１、第２のセラミックグリーンシートと同様である。次に、スクリーンとスキージを用いて、銀ペーストを開口部に印刷充填する。最終のセラミックグリーンシートの印刷では導体ペースト中Ａｇ含有量６５質量％、Ｐｄ含有量０．１質量％のものを用いればよい。
未焼結多層セラミック体の最表面側に位置することとなる第１のセラミックグリーンシートを、固定用フィルム上にセットし、金型で所定の圧力、温度、時間でプレスして圧着する。例えば、圧力１〜５ＭＰａ（１０〜５０kgf/cm２）、温度３０〜６０℃、時間３〜１５秒などとする。熱圧着上下の金型はヒーターを内蔵した単純な平板形状でよい。プレスによる圧着が終わると、セラミックグリーンシートのキャリアフィルムを剥離する。この時、グリーンシートは固定用フィルムに固定されており、キャリアフィルムの剥離に際して一緒に剥離されることはない。
次に、第２のセラミックグリーンシートを積層する。各セラミックグリーンシートには、内部回路配線を構成する導体パターンが印刷されているものとする。セラミックグリーンシートの一方の面が第１層のセラミックグリーンシートに当接するようにセットし、第１のセラミックグリーンシートの場合と同様に、プレスし圧着する。この時、プレス温度を印刷ペースト内の粘着剤が軟化固着する温度とすれば、加圧力により印刷部が相手側のセラミックグリーンシートと接合する。従って、セラミックグリーンシート同士は、印刷導体ペーストを介して結合される。また、電極が無くセラミック層同士が直接接触するところも、電極を介する場合と同様に軟化して固着し結合する。このときの圧着温度は粘着剤の種類にもよるが、通常４０〜９０℃程度の低温でよく、接合強度は加圧力を変えることにより調整できる。圧着後、セラミックグリーンシートのキャリアフィルムを剥離する。第３のセラミックグリーンシート以降は最終のセラミックグリーンシートまで、第２セラミックグリーンシートと同様の工程で積層する。また、積層体を強力に一体化させるために、全体を積層した後固定用フィルムを除去し、さらに圧着工程を行ってもよい。
これらの圧着、剥離、積層の一連の工程の一部もしくはすべてを減圧した雰囲気下で行ってもよいことは上記の実施態様と同様である。この後さらに未焼結多層セラミック体を反転し、第１のセラミックグリーンシートと向かい合う反対側の最表面に表面導体パターンを印刷形成する。加えて、必要に応じて未焼結多層セラミック体の第１のセラミックグリーンシート側表面、およびそれと向かい合う反対側の最表面に絶縁性ペーストを印刷形成しても良い。このようにして印刷と積層工程を完了した未焼結多層セラミック体全体に対して最終の圧着工程を行って、一体化や平坦化を確実にすることとしてもよい。
その後、上記した未焼結多層セラミック体には適宜分割用の浅い溝を形成し、ハンドリングし易い大きさに切断するなどの加工を行なって、焼結する。焼結の条件は、例えば大気焼成雰囲気中で９００℃、２時間程度とする。焼成雰囲気は焼成の途中で水分量や酸素濃度を変更することによって、多層セラミック体中の有機物など不要成分の蒸発や燃焼を促し、材料の性能を引き出すために反応や拡散を制御することがしばしば行なわれる。
こうしてできた焼結多層セラミック体のビア孔内部には無電解めっきによって、Ｎｉ下地層とＡｕ被覆からなる金属めっき層を形成し、多層セラミック基板が完成する。
実際に、上述の方法で完成した多層セラミック基板の断面を形成して内部の状態を観察したところ、表層ビア電極の位置はｄ＝−２μｍでセラミック基板表面よりも約２．１μｍ凹んだ位置にあり、ビア直径６０μｍとの比ｄ／φは−０．０３３であった。Ｎｉ下地層４μｍとＡｕ被覆０．０５μｍの合計めっき厚みは４．０５μｍで、めっきを含めた表層端子電極はセラミック基板表面よりも約２μｍ突出していた。また、多層セラミック基板の内部ビア電極にはビア孔との境界や内部の配線との接合部に隙間はなかった。
また、この多層セラミック基板を個片に分割し、試験用プリント基板に半田付けしたのち、恒温恒湿槽に入れて８５度８５％ＲＨの環境中で本来の電気設計に従った経路に+４Ｖの直流電圧を印加する「高温高湿通電試験」を行なった。１０００時間の全試験時間の間、絶縁不良はなく、外観的な異常もなかった。
［無収縮工法による実施の形態］
また、拘束グリーンシートを用いる製造方法の場合も、セラミック基板表面において面内の収縮は阻止されるものの、厚み方向には拘束力が弱いため、ビア電極が収縮する時にわずかな凹みが形成される。
本実施の形態の多層セラミック基板は、上述の第１の実施態様に無収縮工法を加えた工程によって製造される。この多層セラミック基板では、図８に断面を例示するように、複数のセラミック基板層１ａ，１ｂ…が積層される。また、その最表面のセラミック基板層１ａには、ビア孔１１が形成され、このビア孔１１には、内部にビア配線１２が形成される。なお、図８の断面についての説明や、次の説明は、いずれかの製造の態様に限られるものではなく上述の各態様に共通するものである。
またビア孔１１には、表層ビア電極２が形成される。この表層ビア電極２の表面は、最表面のセラミック基板層１ａに設けられたビア孔１１の内部にあって、最表面のセラミック基板層１ａの表面よりも凹んだ位置にある。つまり、この表層ビア電極２は、内部のセラミック基板層１ａ，１ｂ…上の配線パターンＰに電気的に接続されている。すなわち、表層ビア電極２は、ビア配線１２を最表面側へ延長した状態にあり、ビア配線１２に連続的に（電気的に）つながっている。
さらにこの表層ビア電極２の表面には、金属めっき層３が被着され、この金属めっき層３の表面ＭＦは、最表面のセラミック基板層表面Ｓと略同一平面（表面Ｓから３μｍ以下だけの突出を含む面内）ないし、凹んだ位置にある。
図８に示す例においては、ビア孔１１の断面が、最表面に向かって径が大きくなるテーパ形状をなし、金属めっき層３は、ビア孔１１内壁から最表面のセラミック基板表面にわたって被着している（左端部分）。このような形態も略同一面と見なすことができる。もっとも、金属めっき層３は、ビア孔１１内部にあって、セラミック基板の表面に被着していなくてもよい。
また、この金属めっき層３の表面は、最表面のセラミック基板表面Ｓよりも突起していてもよいが、その場合には３μｍ以下の突出で収め、当該突起している部分の直径は、ビア孔１１の直径よりも大きくなっていてもよい。尚、テーパ状ビア孔の場合の直径（φ）は、上から見た金属めっき層３の直径を用いるものとする。
［電子部品］
このような多層セラミック基板を用いるときには、金属めっき層３表面に、半田ボールを用いて表面実装部品を搭載して電子部品を構成する。この電子部品は、例えば携帯電話機などの電子機器に用いることができる。
また、実装する電子部品はコンデンサ、インダクタ、抵抗等の受動部品のほか、半導体製品、さらには、複数の受動部品を集積したアレイなどを含んだモジュール部品が挙げられる。本実施の形態の多層セラミック基板では、これらの各電子部品に対応するすべての表層ビア電極の端面が最表面のセラミック基板層表面よりも凹んだ位置になくてもよい。また、ビア孔のサイズも、同じでなくてもよい。すなわち、上面部品搭載時に半導体部品が搭載される部分には直径φ６０μｍのビア孔を形成し、チップコンデンサとチップ抵抗が搭載される部分には直径φ１００μｍのビア孔を形成してもよい。ここで、半導体部品が搭載される部分に直径φ６０μｍのビア孔を形成することとしているのは、半導体接続用パッドの配置はピッチ１５０から２００μｍで狭いため、第１のセラミックグリーンシートの場合には狭いピッチに相当する部分ではビア加工直径も小さくする必要があるためである。
ある例では具体的に、外形寸法３ｍｍ角、厚さ０．２５ｍｍの半導体製品が、フリップチップ実装される。ここで半導体製品の実装面に形成されるフリップチップ接続用パッドの形状は、一辺１００μｍの略正方形をなし、パッドの配置間隔は場所により１５０μｍから２００μｍの間で異ならせたものとしてもよい。多層セラミック基板の半導体と向かい合う面に設けられるフリップチップ接続用パッドの形状は直径１００μｍの略円形とし、パッドの配置間隔は搭載される半導体製品のそれと一致させる。受動部品は、セラミックチップコンデンサ、及びチップ抵抗器で、１×０．５ｍｍ及び０．６×０．３ｍｍの二種類を用いる。
多層セラミック基板は次のように作製した。低温焼結可能なセラミック材料の製造、セラミックグリーンシート生成までは先に記した方法と同様である。そして未焼結多層セラミック体の最表面側に位置することとなる第１のセラミックグリーンシートにビア孔を設けるのであるが、このビア孔を形成する工程においては、上面部品搭載時に半導体部品が搭載される部分には直径φ６０μｍのビア加工を、チップコンデンサとチップ抵抗が搭載される部分には直径φ１００μｍのビア加工を行う。
これらのビア孔をレーザ加工によって形成する場合には、まず直径φ１００μｍのビア加工を行ない、続いてレーザ加工装置内部のコリメータなど光学部品や、パルス幅やショット数などの加工条件を変更してφ６０μｍのビア加工を行えばよい。なお、φ１００μｍとφ６０μｍのどちらを先に加工するかの順序はどちらでも構わない。このようにして第１のセラミックグリーンシートには直径の異なるビア孔が混在することになる。なお、このビア孔をメカ式のパンチャによって形成することも可能である。その場合には加工ピンを保持する金型の所定の位置にφ１００μｍとφ６０μｍのピンを配置することによって異なる直径のビア孔を一度の動作で加工することとなる。
次に、スクリーンとスキージを用いて、銀ペーストをビア孔に印刷充填する。導体の印刷工程は複数回に分割して行う。まず半導体部品が搭載される直径φ６０μｍのビア加工を行なった部分には導体ペースト中Ａｇ含有量８０質量％、Ｐｄ含有量０．１質量％のもの（焼結時の体積収縮が比較的大きいペースト）を用いてビア充填印刷を行う。この導体ペーストを乾燥した後、チップコンデンサやチップ抵抗が搭載される直径φ１００μｍのビア加工を行なった部分には導体ペースト中Ａｇ含有量９０質量％、Ｐｄ含有量０質量％のもの（焼結時の体積収縮が比較的小さいペースト）を用いてビア充填印刷を行うと同時に表面の配線引き回しパターンの印刷も行う。
次に、未焼結多層セラミック体の第１のセラミックグリーンシートに隣接して積層される第２のセラミックグリーンシートを作製する。この第２のセラミックグリーンシートにおいても、ビア孔をレーザ加工によって形成することは第１のセラミックグリーンシートと同様である。ただし、第２のセラミックグリーンシートにおいては上面に搭載される部品が半導体部品か、チップコンデンサやチップ抵抗であるかによってビア孔加工の直径を必ずしも変更しなくても良い。すなわち、直径の異なるビア孔を混在させずに一種類の直径だけのビア孔としても構わない。
すなわち、第２のセラミックグリーンシート以降では配線の再配置によってピッチを少しずつ広くすることが可能な場合が多く、常にφ６０μｍなどの微細なビアを必要とするとは限らないのでビア加工直径はφ１００μｍなどの太く製造しやすいものでそろえることができる。なお、実際には、何層目のセラミックグリーンシートからこのように微細なビアを必要としなくなるのかは、個々の部品と多層セラミック基板の設計によって異なる。
第２のセラミックグリーンシートへの印刷は導体ペースト中Ａｇ含有量９０質量％、Ｐｄ含有量０質量％のものを用いてビア充填印刷を行なう。また、この印刷の際に配線引き回しパターンの印刷も併せて行うこととしてもよい。以下、同様にして第３番目以降のセラミックグリーンシートについてもビア孔加工と導体印刷を行なう。
次に、未焼結多層セラミック体の最表面側に位置することとなる第１のセラミックグリーンシートを、固定用フィルム上にセットし、金型で所定の圧力、温度、時間でプレスして圧着する。例えば、圧力１〜５ＭＰａ（１０〜５０kgf/cm2）、温度３０〜６０℃、時間３〜１５秒などとする。熱圧着上下の金型はヒーターを内蔵した単純な平板形状でよい。プレスによる圧着が終わると、セラミックグリーンシートのキャリアフィルムを剥離する。この時、グリーンシートは固定用フィルムに固定されており、キャリアフィルムの剥離に際して一緒に剥離されることはない。
第２のセラミックグリーンシート以降の圧着と積層を上記の実施態様と同様にして行ない、未焼結多層セラミック体を得る。
その後、上記した未焼結多層セラミック体に適宜分割用の浅い溝を形成したり、ハンドリングし易い大きさに切断するなどの加工を行ない、９００℃、２時間程度の条件で焼結し、さらにめっきを行うことも上記の実施態様と同様にして行なう。
こうしてできた焼結多層セラミック体のビア部分を観察、測定したところ、半導体部品を搭載する部分の表層ビア電極までの深さｄは−１μｍで充填性は良好であった。直径１２５μｍの半田ボールを搭載して測定したシア強度は０．００６９ｇｆ／μｍ２、直径５００μｍの半田ボールを搭載して測定したプル強度は０．０４９６ｇｆ／μｍ２で良好であった。また、この多層セラミック基板を個片に分割し、試験用プリント基板に半田付けしたのち、恒温恒湿槽に入れて８５度８５％ＲＨの環境中で本来の電気設計に従った経路に+４Ｖの直流電圧を印加する「高温高湿通電試験」を行なった。１０００時間の全試験時間の間、絶縁不良はなく、外観的な異常もなかった。半導体部品を搭載して電子部品として組み立てる時には、表層端子電極がセラミック基板表面と略同一平面にあるため半田ボールがパッドの中心からずれることなくセルフアラインメント効果も発揮され、精度よく組み立てることができた。また半導体実装には半田ペースト印刷工法ではなく半田ボール搭載工法を用いたので、組み立て後の半田内部にはほとんど空孔状の巣がない良好な接続状態であった。
また本実施の形態に係る電子部品に用いるための多層セラミック基板を製造するための別の態様について説明する。この態様では、低温焼結可能なセラミック材料の製造、セラミックグリーンシート生成、ビア孔形成に関しては先に記した方法と同様であり、スクリーンとスキージを用いて、銀ペーストをビア孔に印刷充填する時に、導体の印刷工程を複数回に分割して行うことも同様であるが、受動部品を配する部分に対する導体ペーストの充填工程が異なる。
この態様では、まず半導体部品が搭載される直径φ６０μｍのビア加工を行った部分と、チップコンデンサやチップ抵抗等、受動部品が搭載される直径φ１００μｍのビア加工を行った部分の双方に導体ペースト中Ａｇ含有量８０質量％、Ｐｄ含有量０．１質量％のもの（焼結時の体積収縮率が比較的大きいもの）を用いてビア充填印刷を行い、この導体ペーストを乾燥した後、チップコンデンサやチップ抵抗等、受動部品が搭載される領域と表面の配線引き回しパターン部分に、導体ペースト中Ａｇ含有量９０質量％、Ｐｄ含有量０質量％のもの（焼結時の体積収縮率が比較的小さいもの）を用いて二回目の導体印刷を行う。このようにしてチップコンデンサやチップ抵抗等、受動部品が搭載される部分には二重に導体を印刷する。
第２のセラミックグリーンシート以降の製造方法や用いた導体ペーストは先の実施態様に記した方法と同様である。また、圧着と積層、分割用の溝形成、焼結とめっきを行うことも先の実施態様と同様にして行う。
こうしてできた焼結多層セラミック体のビア部分を観察、測定したところ、半導体部品を搭載する部分の表層ビア電極までの深さｄは−１μｍで充填性は良好であった。チップコンデンサやチップ抵抗が搭載される部分は二重に導体を印刷したので、セラミック多層基板の表面よりも正の方向に凸状に盛り上がっていた。
この多層セラミック基板を個片に分割し、試験用プリント基板に半田付けしたのち、恒温恒湿槽に入れて８５度８５％ＲＨの環境中で本来の電気設計に従った経路に+４Ｖの直流電圧を印加する「高温高湿通電試験」を行った。１０００時間の全試験時間の間、絶縁不良はなく、外観的な異常もなかった。また、半導体部品を搭載して電子部品として組み立てる時には、表層端子電極がセラミック基板表面と略同一平面にあるため半田ボールがパッドの中心からずれることなくセルフアラインメント効果も発揮され、精度よく組み立てることができた。さらに、半導体実装には半田ペースト印刷工法ではなく半田ボール搭載工法を用いたので、組み立て後の半田内部にはほとんど空孔状の巣がない良好な接続状態であった。
図１５に電子部品を搭載した本実施の形態の多層セラミック基板１０の断面の一例を示す。本実施の形態の多層セラミック基板１０の上面には多数の部品搭載用のパッド電極が導体パターンとして形成されており、この電極に抵抗やコンデンサ等の受動部品２２（図１５ではチップ部品としている）やＩＣ２１等の半導体チップが実装される。多層セラミック基板は最表面の基板層とそれに積層された各基板層とを含み、夫々の基板層には導体パターンによりインダクタ、伝送線路、コンデンサ、グラウンド電極等の内部配線を形成し、これらをビア配線により互いに接続して目的の回路配線を構成している。最下層の基板には、この基板をマザー基板に接続するためのパッド電極が適宜形成されてもよい。
この多層セラミック基板の上下少なくとも一方側の最表面層の表層端子電極が上述の構造を採用する。通常は上面側の実装密度が高くなっており、半田ボールを搭載したＢＧＡ（BALL GRID ARRAY）電極を有するＩＣチップを実装する。受動部品２２の表層端子電極についてはＬＧＡ電極としており、このビア孔径はＢＧＡ電極のビア孔径よりも大きくしている。また、上述のように、ビア孔径の比較的小さいＢＧＡ電極（図１５のＩＣチップ２１が搭載される電極）について、表層ビア電極の端面が、最表面のセラミック基板層に設けられたビア孔内部であって、最表面のセラミック基板層表面よりも凹んだ位置にあり、当該表層ビア電極の端面に被着した金属めっき層の表面が、最表面のセラミック基板層表面から当該金属めっき層の厚み分未満だけ突出、ないし、最表面のセラミック基板層表面よりも凹んだ位置にあるように形成する。
このように、最表面のセラミック基板層に設けられたビア孔が大小混在しているが、そのうち、比較的大きなビア孔（上述の例ではＬＧＡ電極、すなわち図１５における受動部品２２が搭載される電極）においては、そもそも当該比較的大きなビア孔に形成された電極と電子部品との接合強度は比較的大きいので、従来通りの電極を形成すれば済み、比較的小さなビア孔における電極（上述の例ではＢＧＡ電極）において、表層ビア電極の端面が、最表面のセラミック基板層に設けられたビア孔内部であって、最表面のセラミック基板層表面よりも凹んだ位置にあり、当該表層ビア電極の端面に被着した金属めっき層の表面が、最表面のセラミック基板層表面と略同一平面ないし、最表面のセラミック基板層表面よりも凹んだ位置にあるように形成することで、加工の効率を向上できる。
本発明の実施の形態に係る多層セラミック基板の製造方法の例を表すフロー図である。 本発明の実施の形態に係る多層セラミック基板の製造過程における断面の例を表す説明図である。 本発明の実施の形態に係る多層セラミック基板に形成するビア孔の形状例を表す断面図である。 本発明の実施の形態に係る多層セラミック基板におけるビア孔の内部例を表す断面図である。 シア試験の例を表す説明図である。 本発明の実施の形態に係る多層セラミック基板において、最表面セラミック基板の表面から表層ビア電極の端面までの深さｄとシア強度との関係を例示する説明図である。 プル試験の例を表す説明図である。 本発明の実施の形態に係る多層セラミック基板の例を表す断面図である。 本発明の実施の形態に係る導体ペーストのＡｇ濃度とシア強度との関係をＰｄ含有量別に示す説明図である。 本発明の実施の形態に係る導体ペーストのＡｇ濃度とプル強度との関係をＰｄ含有量別に示す説明図である。 本発明の実施の形態に係る導体ペーストのＡｇ濃度を一定とし、Ｐｄ含有量を変化させたときのシア強度との関係を示す説明図である。 本発明の実施の形態に係る導体ペーストのＡｇ濃度一定とし、Ｐｄ含有量を変化させたときのプル強度との関係を示す説明図である。 本発明の実施の形態に係る多層セラミック基板における表層端子電極の断面例を表す説明図である。 本発明の実施の形態に係る多層セラミック基板における表層端子電極の断面例を表す概要図である。 本発明の実施の形態に係る電子部品を搭載した本実施の形態の多層セラミック基板の断面の一例を表す説明図である。 従来の多層セラミック基板の例を表す断面図である。
符号の説明
１ セラミック基板層、２ 表層ビア電極、３ 金属めっき層、４ 表層端子電極、１１ ビア孔、１２ ビア配線、２１ ＩＣ、２２ 受動部品。

Claims (10)

  1. 複数のセラミック基板層を積層した多層セラミック基板であって、
    表裏少なくとも一方側の最表面のセラミック基板層に設けられ、表層ビア電極とその端面に被着する金属めっき層とからなる表層端子電極と、
    前記表層端子電極と内部のセラミック基板層上の配線とを接続するビア配線と、
    を含み、
    前記表層ビア電極は、その端面が、前記最表面のセラミック基板層に設けられたビア孔内部であって、最表面のセラミック基板層表面よりも凹んだ位置にあり、当該表層ビア電極の端面に被着した前記金属めっき層の表面が、前記最表面のセラミック基板層表面と略同一平面ないし、前記最表面のセラミック基板層表面よりも凹んだ位置にあることを特徴とする多層セラミック基板。
  2. 前記最表面のセラミック基板層表面を±０基準としたときの前記表層ビア電極の端面の深さ（ｄ、基板内方を負とする）と、ビア孔の直径（φ）との比（ｄ／φ）が、０から−０．１２の間の負の値であることを特徴とする請求項１に記載の多層セラミック基板。
  3. 前記金属めっき層は、前記ビア孔の内壁と接触する境界面は隙間なく一致していることを特徴とする請求項１または２に記載の多層セラミック基板。
  4. 前記金属めっき層は、前記ビア孔の内壁と接触する境界面は隙間なく一致しており、当該境界面を深さ方向の断面でみたとき、前記境界面の密着長さ（Ｌ）が２μｍ以上であることを特徴とする請求項１または２に記載の多層セラミック基板。
  5. 前記金属めっき層は、前記ビア孔の内壁と接触する境界面は隙間なく一致しており、当該境界面を深さ方向の断面でみたとき、前記境界面は凹凸の最大と最小の凹凸幅（ｗ）が０．６μｍ以上であることを特徴とする請求項１から４のいずれか一項に記載の多層セラミック基板。
  6. 前記金属めっき層は、Ｎｉ下地層とＡｕ被覆層とからなり、前記表層ビア電極の端面に被着するＮｉ下地層の厚みが３μｍ以上あることを特徴とする請求項１から５のいずれか一項に記載の多層セラミック基板。
  7. 前記最表面のセラミック基板層に設けた前記ビア孔は、最表面に向かって広がるテーパ孔状に形成されることを特徴とする請求項１から６のいずれか一項に記載の多層セラミック基板。
  8. 請求項１から７のいずれかに記載の多層セラミック基板を用い、前記金属めっき層に対して、半田ボールを用いて表面実装部品を搭載したことを特徴とする電子部品。
  9. セラミックグリーンシート積層体の内部配線を接続するビア配線を具備する複数のセラミックグリーンシートを積層して圧着し、最表面のセラミック基板層のビア孔に設けたビア配線により表層ビア電極が形成された未焼結の多層セラミック積層体を形成する工程と、
    前記未焼結の多層セラミック積層体を焼成し、焼結された多層セラミック積層体を得る焼結工程と、
    前記焼結された多層セラミック積層体の表層ビア電極とそれを溶解させる作用を有するエッチング液とを反応させて前記焼結後の表層ビア電極の一部を除去して、前記焼結後の最表面のセラミック基板層表面に対し前記焼結後の表層ビア電極の端面を凹ませる工程と、
    前記焼結された多層セラミック積層体の表層ビア電極の上に金属めっき層を被着させて、当該金属めっき層を、その表面が、最表面のセラミック基板層表面と略同一平面または最表面のセラミック基板層表面より凹んだ位置にあるように形成する工程と、
    を有する多層セラミック基板の製造方法。
  10. 積層する複数のセラミックグリーンシートの予め定めた位置に内部配線とビア配線とを導体材料を用いて印刷形成する印刷工程と、
    最表面のセラミックグリーンシートについては、前記導体材料よりも焼結時の体積収縮率が大きい導体材料を用いてビア孔に設けたビア配線を形成する工程と、
    前記複数のセラミックグリーンシートと前記最表面のセラミックグリーンシートとを積層して圧着し未焼結の多層セラミック積層体を形成する工程と、
    前記未焼結の多層セラミック積層体を焼成し、最表面のセラミック基板層のビア孔に設けたビア配線による表層ビア電極については体積収縮によって、前記最表面のセラミック基板層表面に対し前記表層ビア電極の端面を凹ませて焼結された多層セラミック積層体を得る焼結工程と、
    前記焼結された多層セラミック積層体の表層ビア電極の上に金属めっき層を被着させて、当該金属めっき層を、その表面が、最表面のセラミック基板層表面と略同一平面または最表面のセラミック基板層表面より凹んだ位置にあるように形成する工程と、
    を有する多層セラミック基板の製造方法。
JP2008317321A 2008-04-02 2008-12-12 多層セラミック基板、及び電子部品 Active JP5233637B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008317321A JP5233637B2 (ja) 2008-04-02 2008-12-12 多層セラミック基板、及び電子部品
KR1020090027789A KR101586857B1 (ko) 2008-04-02 2009-03-31 다층 세라믹 기판, 전자부품 및 다층 세라믹 기판의 제조 방법
US12/385,134 US8227702B2 (en) 2008-04-02 2009-03-31 Multilayer ceramic substrate, electronic component, and method of manufacturing multilayer ceramic substrate
AT09157079T ATE514320T1 (de) 2008-04-02 2009-04-01 Mehrschichtiges keramiksubstrat, elektronische komponente und verfahren zur herstellung eines mehrschichtigen keramiksubstrats
CN200910129921.7A CN101692442B (zh) 2008-04-02 2009-04-01 多层陶瓷衬底、电子部件以及多层陶瓷衬底的制造方法
EP09157079A EP2107863B1 (en) 2008-04-02 2009-04-01 Multilayer ceramic substrate, electronic component, and method of manufacturing multilayer ceramic substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008096215 2008-04-02
JP2008096215 2008-04-02
JP2008317321A JP5233637B2 (ja) 2008-04-02 2008-12-12 多層セラミック基板、及び電子部品

Publications (2)

Publication Number Publication Date
JP2009267351A true JP2009267351A (ja) 2009-11-12
JP5233637B2 JP5233637B2 (ja) 2013-07-10

Family

ID=40810568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008317321A Active JP5233637B2 (ja) 2008-04-02 2008-12-12 多層セラミック基板、及び電子部品

Country Status (6)

Country Link
US (1) US8227702B2 (ja)
EP (1) EP2107863B1 (ja)
JP (1) JP5233637B2 (ja)
KR (1) KR101586857B1 (ja)
CN (1) CN101692442B (ja)
AT (1) ATE514320T1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014122813A1 (ja) * 2013-02-08 2014-08-14 株式会社村田製作所 積層型インダクタ素子およびｄｃ－ｄｃコンバータモジュール
JP2015192135A (ja) * 2014-03-31 2015-11-02 日本特殊陶業株式会社 多層セラミック配線基板
JP2015195233A (ja) * 2014-03-31 2015-11-05 日本特殊陶業株式会社 多層セラミック配線基板

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5693940B2 (ja) * 2010-12-13 2015-04-01 株式会社トクヤマ セラミックスビア基板、メタライズドセラミックスビア基板、これらの製造方法
WO2012176402A1 (ja) * 2011-06-21 2012-12-27 株式会社村田製作所 回路モジュール
US9478474B2 (en) * 2012-12-28 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for forming package-on-packages
JP6823955B2 (ja) * 2016-07-14 2021-02-03 ローム株式会社 電子部品およびその製造方法
WO2018140972A1 (en) * 2017-01-30 2018-08-02 TBT Group, Inc. Multilayer devices and methods of manufacturing
CN107080893B (zh) * 2017-04-10 2023-06-09 河北盛平电子科技有限公司 一种人造视网膜及其制造方法
KR102005274B1 (ko) * 2017-06-29 2019-07-31 주식회사 디아이티 다층 세라믹 기판 및 그의 제조 방법
CN117062326A (zh) * 2017-09-12 2023-11-14 株式会社东芝 陶瓷电路基板的制造方法
US10906274B2 (en) * 2018-11-14 2021-02-02 Qorvo Us, Inc. Laminate substrate with sintered components
CN111508926B (zh) 2019-01-31 2022-08-30 奥特斯(中国)有限公司 一种部件承载件以及制造部件承载件的方法
CN115226323A (zh) * 2022-06-17 2022-10-21 上海泽丰半导体科技有限公司 低温共烧陶瓷基板表面焊盘及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173296A (ja) * 1996-12-11 1998-06-26 Kyocera Corp プリント配線基板の製造方法
JP2000012736A (ja) * 1998-06-26 2000-01-14 Ngk Spark Plug Co Ltd フリップチップ用セラミック多層配線基板
JP2001189550A (ja) * 1999-12-28 2001-07-10 Kyocera Corp 回路基板
JP2002204049A (ja) * 2000-02-09 2002-07-19 Matsushita Electric Ind Co Ltd 転写材及びその製造方法並びにこれを用いて製造される配線基板
JP2003008216A (ja) * 2001-06-27 2003-01-10 Sumitomo Metal Electronics Devices Inc セラミック多層基板の製造方法
JP2005119264A (ja) * 2003-09-25 2005-05-12 Kyocera Corp 樹脂フィルム付き金属箔及び配線基板並びにその製造方法
JP2005286323A (ja) * 2004-03-05 2005-10-13 Ngk Spark Plug Co Ltd 配線基板、半田部材付き配線基板及び配線基板の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0941545B1 (en) * 1997-08-05 2006-01-11 Koninklijke Philips Electronics N.V. Method of manufacturing a plurality of electronic components
WO1999034654A1 (fr) * 1997-12-29 1999-07-08 Ibiden Co., Ltd. Plaquette a circuits imprimes multicouche
US6871396B2 (en) * 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
JP4700332B2 (ja) * 2003-12-05 2011-06-15 イビデン株式会社 多層プリント配線板
JP2005286303A (ja) 2004-03-05 2005-10-13 Matsushita Electric Ind Co Ltd 積層セラミック基板およびその製造方法
US7122894B2 (en) * 2004-03-05 2006-10-17 Ngk Spark Plug Co., Ltd. Wiring substrate and process for manufacturing the same
US7626829B2 (en) * 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
TWI315657B (en) * 2005-06-07 2009-10-01 Phoenix Prec Technology Corp Reverse build-up structure of circuit board
US7834273B2 (en) * 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
JP5066830B2 (ja) 2006-04-10 2012-11-07 株式会社村田製作所 セラミック多層基板
US20090071707A1 (en) * 2007-08-15 2009-03-19 Tessera, Inc. Multilayer substrate with interconnection vias and method of manufacturing the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173296A (ja) * 1996-12-11 1998-06-26 Kyocera Corp プリント配線基板の製造方法
JP2000012736A (ja) * 1998-06-26 2000-01-14 Ngk Spark Plug Co Ltd フリップチップ用セラミック多層配線基板
JP2001189550A (ja) * 1999-12-28 2001-07-10 Kyocera Corp 回路基板
JP2002204049A (ja) * 2000-02-09 2002-07-19 Matsushita Electric Ind Co Ltd 転写材及びその製造方法並びにこれを用いて製造される配線基板
JP2003008216A (ja) * 2001-06-27 2003-01-10 Sumitomo Metal Electronics Devices Inc セラミック多層基板の製造方法
JP2005119264A (ja) * 2003-09-25 2005-05-12 Kyocera Corp 樹脂フィルム付き金属箔及び配線基板並びにその製造方法
JP2005286323A (ja) * 2004-03-05 2005-10-13 Ngk Spark Plug Co Ltd 配線基板、半田部材付き配線基板及び配線基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014122813A1 (ja) * 2013-02-08 2014-08-14 株式会社村田製作所 積層型インダクタ素子およびｄｃ－ｄｃコンバータモジュール
JPWO2014122813A1 (ja) * 2013-02-08 2017-01-26 株式会社村田製作所 積層型インダクタ素子およびｄｃ−ｄｃコンバータモジュール
JP2015192135A (ja) * 2014-03-31 2015-11-02 日本特殊陶業株式会社 多層セラミック配線基板
JP2015195233A (ja) * 2014-03-31 2015-11-05 日本特殊陶業株式会社 多層セラミック配線基板

Also Published As

Publication number Publication date
JP5233637B2 (ja) 2013-07-10
US20090251869A1 (en) 2009-10-08
KR101586857B1 (ko) 2016-01-19
EP2107863A1 (en) 2009-10-07
EP2107863B1 (en) 2011-06-22
CN101692442B (zh) 2014-09-03
KR20090105844A (ko) 2009-10-07
CN101692442A (zh) 2010-04-07
US8227702B2 (en) 2012-07-24
ATE514320T1 (de) 2011-07-15

Similar Documents

Publication Publication Date Title
JP5233637B2 (ja) 多層セラミック基板、及び電子部品
US20090051041A1 (en) Multilayer wiring substrate and method for manufacturing the same, and substrate for use in ic inspection device and method for manufacturing the same
JP4597585B2 (ja) 積層電子部品及びその製造方法
JP5397744B2 (ja) 多層セラミック基板およびこれを用いた電子部品並びに多層セラミック基板の製造方法
JP2007273914A (ja) 配線基板および配線基板の製造方法
JPWO2006040941A1 (ja) 積層セラミック部品とその製造方法
JP5397742B2 (ja) 多層セラミック基板および電子部品
US20230144181A1 (en) Ceramic laminated substrate, module, and method of manufacturing ceramic laminated substrate
JP4029408B2 (ja) 難焼結性拘束用グリーンシート及び多層セラミック基板の製造方法
JP4426805B2 (ja) 配線基板およびその製造方法
JP2009188218A (ja) 多層基板
JP4953626B2 (ja) セラミック電子部品の製造方法
JP2006032747A (ja) 積層電子部品及びその製造方法
JP2006100422A (ja) 積層コンデンサ及びその製造方法
JP5287102B2 (ja) 電子部品および電子部品用基板ならびにそれらの製造方法
JP2006100448A (ja) 電子部品の製造方法
JP4683891B2 (ja) 導体形成用シートおよび導体の形成方法ならびに電子部品の製造方法
JPWO2009151006A1 (ja) セラミック成形体の製造方法
JP2006278603A (ja) 電子部品の製造方法
JP2006024722A (ja) 積層コンデンサ及びその製造方法
JP4310458B2 (ja) 電子部品の製造方法および電子部品
JP4804110B2 (ja) 配線基板の製造方法
JP5289874B2 (ja) セラミック部品の製造方法
JP2005277162A (ja) 電子部品の製造方法
JP2005317602A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130311

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5233637

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350