JPH10173296A - プリント配線基板の製造方法 - Google Patents
プリント配線基板の製造方法Info
- Publication number
- JPH10173296A JPH10173296A JP8331208A JP33120896A JPH10173296A JP H10173296 A JPH10173296 A JP H10173296A JP 8331208 A JP8331208 A JP 8331208A JP 33120896 A JP33120896 A JP 33120896A JP H10173296 A JPH10173296 A JP H10173296A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- solder
- layer
- etching
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【課題】吸湿性を有するソルダーマスクを用いたハンダ
レジストを必要とすることなく、かつ実装部における半
田流れを防止し得るプリント配線基板の製造方法を提供
する。 【解決手段】少なくとも有機樹脂を含む絶縁性基板１の
表面に、金属導体層２を埋め込んだ後、金属導体層２に
おける、例えば、電子部品４の端子５との半田６による
実装箇所の表面をエッチングして、絶縁性基板１表面か
ら０．５〜３０μｍの深さで窪んだ凹部３を形成する。
レジストを必要とすることなく、かつ実装部における半
田流れを防止し得るプリント配線基板の製造方法を提供
する。 【解決手段】少なくとも有機樹脂を含む絶縁性基板１の
表面に、金属導体層２を埋め込んだ後、金属導体層２に
おける、例えば、電子部品４の端子５との半田６による
実装箇所の表面をエッチングして、絶縁性基板１表面か
ら０．５〜３０μｍの深さで窪んだ凹部３を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば、多層配線
基板及び半導体素子収納用パッケージなどに適した高信
頼性かつ耐薬品性に優れた、プリント配線基板の製造方
法に関するものである。
基板及び半導体素子収納用パッケージなどに適した高信
頼性かつ耐薬品性に優れた、プリント配線基板の製造方
法に関するものである。
【０００２】
【従来技術】従来より、配線基板、例えば、半導体素子
を収納するパッケージに使用される配線基板として、比
較的高密度の配線が可能な多層セラミック配線基板が多
用されている。この多層セラミック配線基板は、アルミ
ナなどの絶縁性基板と、その表面に形成されたＷやＭｏ
等の高融点金属からなる配線回路とから構成されるもの
で、この絶縁性基板の一部に凹部が形成され、この凹部
内に半導体素子が収納され、蓋体によって凹部を気密に
封止されるものである。
を収納するパッケージに使用される配線基板として、比
較的高密度の配線が可能な多層セラミック配線基板が多
用されている。この多層セラミック配線基板は、アルミ
ナなどの絶縁性基板と、その表面に形成されたＷやＭｏ
等の高融点金属からなる配線回路とから構成されるもの
で、この絶縁性基板の一部に凹部が形成され、この凹部
内に半導体素子が収納され、蓋体によって凹部を気密に
封止されるものである。
【０００３】ところが、このような多層セラミック配線
基板を構成するセラミックスは、硬くて脆い性質を有す
ることから、製造工程または搬送工程において、セラミ
ックスの欠けや割れ等が発生することがあるために歩留
りが低く、製造コストが高い等の問題があった。
基板を構成するセラミックスは、硬くて脆い性質を有す
ることから、製造工程または搬送工程において、セラミ
ックスの欠けや割れ等が発生することがあるために歩留
りが低く、製造コストが高い等の問題があった。
【０００４】そこで、最近では、有機樹脂を含む絶縁性
基板の表面に銅箔を接着しエッチング法により微細な回
路を形成したり、回路パターンを印刷した後に積層して
多層化したプリント基板が提案され半導体素子を収納す
るパッケージ等として使用されている。また、このよう
なプリント基板においては、一枚の絶縁性基板上に多数
の半導体素子を搭載したマルチチップモジュール（ＭＣ
Ｍ）等への適用も検討されている。
基板の表面に銅箔を接着しエッチング法により微細な回
路を形成したり、回路パターンを印刷した後に積層して
多層化したプリント基板が提案され半導体素子を収納す
るパッケージ等として使用されている。また、このよう
なプリント基板においては、一枚の絶縁性基板上に多数
の半導体素子を搭載したマルチチップモジュール（ＭＣ
Ｍ）等への適用も検討されている。
【０００５】また、一般に、プリント配線基板において
は、基板表面に電子部品等を搭載、実装する際に、配線
基板の実装部にソルダーレジストを形成する。このソル
ダーレジストは銅等からなる回路に半田付けを行う際、
半田が回路外に流れだし回路が短絡するのを防止するた
めのものであり、現在ほとんどのプリント配線板に用い
られている。具体的には、図４に示すように、絶縁性基
板２１の表面に回路を形成すべく被着形成された金属導
体層２２のうち、半導体素子等の電子部品２３の接続端
子２４を実装する箇所において、ソルダーレジスト層２
５を所定厚みで形成し、金属導体層２２における実装部
がソルダーレジスト層２５表面から所定深さで凹んだ構
造を形成する。そして、この凹部２６に電子部品２３の
接続端子２４を搭載し、半田２７によって固着させて実
装するものである。かかる構造によれば、ソルダーレジ
スト層２５によって形成された凹部２６によって半田２
７が流れだすのを防止することができる。
は、基板表面に電子部品等を搭載、実装する際に、配線
基板の実装部にソルダーレジストを形成する。このソル
ダーレジストは銅等からなる回路に半田付けを行う際、
半田が回路外に流れだし回路が短絡するのを防止するた
めのものであり、現在ほとんどのプリント配線板に用い
られている。具体的には、図４に示すように、絶縁性基
板２１の表面に回路を形成すべく被着形成された金属導
体層２２のうち、半導体素子等の電子部品２３の接続端
子２４を実装する箇所において、ソルダーレジスト層２
５を所定厚みで形成し、金属導体層２２における実装部
がソルダーレジスト層２５表面から所定深さで凹んだ構
造を形成する。そして、この凹部２６に電子部品２３の
接続端子２４を搭載し、半田２７によって固着させて実
装するものである。かかる構造によれば、ソルダーレジ
スト層２５によって形成された凹部２６によって半田２
７が流れだすのを防止することができる。
【０００６】
【発明が解決しようとする課題】しかしながら、樹脂を
含むプリント基板は本質的にセラミック基板よりも安定
性におとる面があり、熱衝撃や熱サイクル試験では短時
間で不良が生じる問題が生じている。この問題の多くは
本質的に樹脂が吸湿し易いことが原因の一つであるた
め、高い信頼性が求められるＩＣチップ用の基板として
は用いることができず、信頼性の改善が強く望まれてい
る。
含むプリント基板は本質的にセラミック基板よりも安定
性におとる面があり、熱衝撃や熱サイクル試験では短時
間で不良が生じる問題が生じている。この問題の多くは
本質的に樹脂が吸湿し易いことが原因の一つであるた
め、高い信頼性が求められるＩＣチップ用の基板として
は用いることができず、信頼性の改善が強く望まれてい
る。
【０００７】信頼性を高めるため、ＩＣチップ用の基板
の吸湿の原因を調査した所、ソルダーレジストの吸湿が
最も顕著であることが判明した。これは、ソルダーレジ
スト形成のためのソルダーマスクとして用いられている
樹脂自体が吸湿性を有するためであり、半導体素子を搭
載、収納するパッケージではこのソルダーマスクを経由
してパッケージ内部に水分が蓄積され、このパッケージ
をマザーボード（外部回路基板）に半田付けする際の加
熱により、パッケージ内の水分が急激に蒸発しパッケー
ジがポップコーンの様に爆発する問題が多発している
（これをポップコーンクラックと呼んでいる。）。
の吸湿の原因を調査した所、ソルダーレジストの吸湿が
最も顕著であることが判明した。これは、ソルダーレジ
スト形成のためのソルダーマスクとして用いられている
樹脂自体が吸湿性を有するためであり、半導体素子を搭
載、収納するパッケージではこのソルダーマスクを経由
してパッケージ内部に水分が蓄積され、このパッケージ
をマザーボード（外部回路基板）に半田付けする際の加
熱により、パッケージ内の水分が急激に蒸発しパッケー
ジがポップコーンの様に爆発する問題が多発している
（これをポップコーンクラックと呼んでいる。）。
【０００８】ところが、このポップコーンクラックを防
止する為の有効な手段は見出されておらず、現在はパッ
ケージの吸湿を防止するため乾燥庫に保管したり使用前
にベーキングを行い水分を徐々に蒸発させるなどの方法
で対応している。これらは必然的に作業量の増加や工程
間在庫の増加等を招き、製造コストの増大につながると
いう問題があった。
止する為の有効な手段は見出されておらず、現在はパッ
ケージの吸湿を防止するため乾燥庫に保管したり使用前
にベーキングを行い水分を徐々に蒸発させるなどの方法
で対応している。これらは必然的に作業量の増加や工程
間在庫の増加等を招き、製造コストの増大につながると
いう問題があった。
【０００９】従って、本発明は、吸湿性を有するソルダ
ーマスクを用いたハンダレジストを必要とすることな
く、かつ実装部における半田の流れだしを防止すること
のできるプリント配線基板の製造方法を提供することを
目的とするものである。
ーマスクを用いたハンダレジストを必要とすることな
く、かつ実装部における半田の流れだしを防止すること
のできるプリント配線基板の製造方法を提供することを
目的とするものである。
【００１０】
【課題を解決するための手段】本発明者等は、前記問題
に対して鋭意検討を重ねた結果、樹脂を含む回路基板の
表面に、導電性金属からなる金属導体層を所定厚みで埋
め込んだ後、その配線層の必要箇所をエッチング処理し
て、基板表面から窪ませて凹部を形成することでハンダ
レジストを不要にできることを見いだした。
に対して鋭意検討を重ねた結果、樹脂を含む回路基板の
表面に、導電性金属からなる金属導体層を所定厚みで埋
め込んだ後、その配線層の必要箇所をエッチング処理し
て、基板表面から窪ませて凹部を形成することでハンダ
レジストを不要にできることを見いだした。
【００１１】即ち、本発明のプリント配線基板の製造方
法によれば、少なくとも有機樹脂を含む絶縁性基板の表
面に、金属導体層を埋め込んだ後、該金属導体層の一部
をエッチングして、前記絶縁性基板表面から０．５〜３
０μｍの深さで窪んだ凹部を形成することにより、これ
までのソルダーレジストに換わる凹部を形成することが
できるのである。これにより、吸湿性のソルダーレジス
トを不要にし、電子部品実装時においても半田の流れだ
しによる不良発生のない、高信頼性に優れたプリント配
線基板を提供することができる。
法によれば、少なくとも有機樹脂を含む絶縁性基板の表
面に、金属導体層を埋め込んだ後、該金属導体層の一部
をエッチングして、前記絶縁性基板表面から０．５〜３
０μｍの深さで窪んだ凹部を形成することにより、これ
までのソルダーレジストに換わる凹部を形成することが
できるのである。これにより、吸湿性のソルダーレジス
トを不要にし、電子部品実装時においても半田の流れだ
しによる不良発生のない、高信頼性に優れたプリント配
線基板を提供することができる。
【００１２】
【発明の実施の形態】本発明のプリント配線基板におい
ては、図１に示すように、少なくとも有機樹脂を含む絶
縁性基板１表面に形成された金属導体層２の一部、特
に、半導体素子などの電子部品を搭載し電子部品の電極
と半田等により電気的に接続し実装される箇所を、絶縁
性基板１表面の高さから深さｈだけ凹んだ凹部３を具備
するものである。この凹部３には、半導体素子などの電
子部品４の端子５を半田６等によって接続されるもので
ある。また、図１における金属導体層２は、例えば、絶
縁性基板１内に垂直に形成されたビアホール導体７と電
気的接続される。
ては、図１に示すように、少なくとも有機樹脂を含む絶
縁性基板１表面に形成された金属導体層２の一部、特
に、半導体素子などの電子部品を搭載し電子部品の電極
と半田等により電気的に接続し実装される箇所を、絶縁
性基板１表面の高さから深さｈだけ凹んだ凹部３を具備
するものである。この凹部３には、半導体素子などの電
子部品４の端子５を半田６等によって接続されるもので
ある。また、図１における金属導体層２は、例えば、絶
縁性基板１内に垂直に形成されたビアホール導体７と電
気的接続される。
【００１３】かかる構造において、凹部３は、半田６が
この金属導体層の実装箇所から外側に半田流れを防止す
るためのものであり、その深さｈは０．５〜３０μｍ、
特に５〜２０μｍがよい。なお、上記の凹部の深さを上
記のように限定したのは、深さが０．５μｍ未満では半
田流れが生じ回路がショートする恐れがあるためで、３
０μｍを越えるとエッチングに時間を要したり、半田実
装に多量の半田を必要とするなどの問題が生じるためで
ある。また、エッチング後の金属導体層２の厚みは、回
路の抵抗値の低下を抑制する上で１μｍ以上であること
が望ましい。
この金属導体層の実装箇所から外側に半田流れを防止す
るためのものであり、その深さｈは０．５〜３０μｍ、
特に５〜２０μｍがよい。なお、上記の凹部の深さを上
記のように限定したのは、深さが０．５μｍ未満では半
田流れが生じ回路がショートする恐れがあるためで、３
０μｍを越えるとエッチングに時間を要したり、半田実
装に多量の半田を必要とするなどの問題が生じるためで
ある。また、エッチング後の金属導体層２の厚みは、回
路の抵抗値の低下を抑制する上で１μｍ以上であること
が望ましい。
【００１４】この図１に示すような構造の配線基板を作
製するには、まず、絶縁性基板として、少なくとも有機
樹脂を含む絶縁性シートを作製する。有機樹脂としては
例えば、ＰＰＥ（ポリフェニレンエーテル）、ＢＴレジ
ン（ビスマレイミドトリアジン）、エポキシ樹脂、ポリ
イミド樹脂、フッ素樹脂、フェノール樹脂等の熱硬化性
樹脂や熱可塑性樹脂が使用が使用できる。また、上記の
絶縁性シートには、ガラスクロスに樹脂を含浸させたシ
ート（プリプレグ）を用いても良い。また、有機樹脂に
対して無機質フィラーを複合化させた材料を用いてもよ
い。有機樹脂と複合化される無機質フィラーとしては、
ＳｉＯ2 、Ａｌ2 Ｏ3 、ＡｌＮ、ＳｉＣ、等の公知の材
料が使用でき、なお、有機樹脂と無機質フィラーとの複
合材料においては、有機樹脂：無機質フィラーとは、体
積比率で１５：８５〜５０：５０の比率で複合化される
のが適当である。
製するには、まず、絶縁性基板として、少なくとも有機
樹脂を含む絶縁性シートを作製する。有機樹脂としては
例えば、ＰＰＥ（ポリフェニレンエーテル）、ＢＴレジ
ン（ビスマレイミドトリアジン）、エポキシ樹脂、ポリ
イミド樹脂、フッ素樹脂、フェノール樹脂等の熱硬化性
樹脂や熱可塑性樹脂が使用が使用できる。また、上記の
絶縁性シートには、ガラスクロスに樹脂を含浸させたシ
ート（プリプレグ）を用いても良い。また、有機樹脂に
対して無機質フィラーを複合化させた材料を用いてもよ
い。有機樹脂と複合化される無機質フィラーとしては、
ＳｉＯ2 、Ａｌ2 Ｏ3 、ＡｌＮ、ＳｉＣ、等の公知の材
料が使用でき、なお、有機樹脂と無機質フィラーとの複
合材料においては、有機樹脂：無機質フィラーとは、体
積比率で１５：８５〜５０：５０の比率で複合化される
のが適当である。
【００１５】そして、図２（ａ）に示すように、この絶
縁性シート８に対して、未硬化の状態（Ｂステージ状
態）でパンチング、レーザー等により所望のビアホール
を形成し、そのホール内に銅、アルミニウム、金、銀の
群から選ばれる少なくとも１種、または２種以上の合金
を主体とする金属粉末と溶剤、樹脂等を混合した導体ペ
ーストを充填してビアホール導体９を形成する。
縁性シート８に対して、未硬化の状態（Ｂステージ状
態）でパンチング、レーザー等により所望のビアホール
を形成し、そのホール内に銅、アルミニウム、金、銀の
群から選ばれる少なくとも１種、または２種以上の合金
を主体とする金属粉末と溶剤、樹脂等を混合した導体ペ
ーストを充填してビアホール導体９を形成する。
【００１６】次に、図２（ｂ）に示すように、ビアホー
ル導体９の表面露出部分に金属導体層１１を圧着して絶
縁性シート８に対して配線層を埋め込む。金属導体層１
１の埋め込みは、例えば、予め転写シート１０表面に金
属箔を接着してエッチング等の処理により金属導体層１
１を形成したものを、絶縁性シート８に位置合わせして
積層し、その後、図２（ｃ）に示すように、Ｂステージ
状態の絶縁性シートを７０〜２００℃に加熱しながら金
属導体層１１が埋め込まれる程度の圧力を印加し、その
後、転写シート１０を引き剥がすことにより作製され
る。埋め込むための圧力としては、１０ｋｇ／ｃｍ2 以
上、特に２０〜７０ｋｇ／ｃｍ2 の範囲が望ましい。ま
た、埋め込みを行う金属導体層の厚みはのちのエッチン
グ処理によって除去されて形成される凹部の深さｈより
も大きい厚みであることが必要であり、金属導体層とし
ての機能を備える必要から、エッチング後の厚みが１μ
ｍを下回らないように設定するのがよい。
ル導体９の表面露出部分に金属導体層１１を圧着して絶
縁性シート８に対して配線層を埋め込む。金属導体層１
１の埋め込みは、例えば、予め転写シート１０表面に金
属箔を接着してエッチング等の処理により金属導体層１
１を形成したものを、絶縁性シート８に位置合わせして
積層し、その後、図２（ｃ）に示すように、Ｂステージ
状態の絶縁性シートを７０〜２００℃に加熱しながら金
属導体層１１が埋め込まれる程度の圧力を印加し、その
後、転写シート１０を引き剥がすことにより作製され
る。埋め込むための圧力としては、１０ｋｇ／ｃｍ2 以
上、特に２０〜７０ｋｇ／ｃｍ2 の範囲が望ましい。ま
た、埋め込みを行う金属導体層の厚みはのちのエッチン
グ処理によって除去されて形成される凹部の深さｈより
も大きい厚みであることが必要であり、金属導体層とし
ての機能を備える必要から、エッチング後の厚みが１μ
ｍを下回らないように設定するのがよい。
【００１７】なお、金属導体層１１の埋め込み方法は、
上記の方法に限定されるものではなく、転写シート１０
を用いることなく、絶縁性シート８の表面に直に金属導
体層１１を形成し加圧してもよい。そして、上記のよう
にして金属導体層１１の埋め込み後に、絶縁性シート８
を硬化させて絶縁性基板１３を形成する。
上記の方法に限定されるものではなく、転写シート１０
を用いることなく、絶縁性シート８の表面に直に金属導
体層１１を形成し加圧してもよい。そして、上記のよう
にして金属導体層１１の埋め込み後に、絶縁性シート８
を硬化させて絶縁性基板１３を形成する。
【００１８】次に、金属導体層１１が表面に埋め込まれ
た絶縁性基板１３の表面に、図２（ｄ）に示すように、
凹部を形成しない領域にフォトレジスト１２を塗布した
後、エッチングを行うことで絶縁性基板１３表面から窪
ませる。エッチングは塩化第二鉄、塩化第二銅、硫酸＋
過酸化水素水等公知のエッチング液が用いられる。この
エッチング処理によって、絶縁性基板表面からの深さｈ
が０．５〜３０μｍ、望ましくは５〜２０μｍとなるよ
うにエッチング時間等を調整する。
た絶縁性基板１３の表面に、図２（ｄ）に示すように、
凹部を形成しない領域にフォトレジスト１２を塗布した
後、エッチングを行うことで絶縁性基板１３表面から窪
ませる。エッチングは塩化第二鉄、塩化第二銅、硫酸＋
過酸化水素水等公知のエッチング液が用いられる。この
エッチング処理によって、絶縁性基板表面からの深さｈ
が０．５〜３０μｍ、望ましくは５〜２０μｍとなるよ
うにエッチング時間等を調整する。
【００１９】そして、エッチング処理後にフォトレジス
ト１２を洗浄除去し、乾燥することにより、図２（ｅ）
に示すように、金属導体層１１の一部に凹部１４を形成
した配線基板を作製することができる。
ト１２を洗浄除去し、乾燥することにより、図２（ｅ）
に示すように、金属導体層１１の一部に凹部１４を形成
した配線基板を作製することができる。
【００２０】また、本発明によれば、凹部の構造として
は、図１乃至図２の構造以外に、例えば、エッチング領
域を制御して、図３のように、金属導体層２の中央部に
凹部を形成することも可能である。
は、図１乃至図２の構造以外に、例えば、エッチング領
域を制御して、図３のように、金属導体層２の中央部に
凹部を形成することも可能である。
【００２１】
【実施例】絶縁性シートとして、厚さ１００μｍのＢＴ
レジン系プリプレグ（Ｂステージ状態）を用い、レーザ
ーにより直径が０．１ｍｍのスルーホールを形成した。
そして、このスルーホールに、平均粒径が４μｍの表面
に銀を被覆した銅粉１００重量部、セルロース０．２重
量部、２−オクタノール１０重量部とからなるインクを
充填した。
レジン系プリプレグ（Ｂステージ状態）を用い、レーザ
ーにより直径が０．１ｍｍのスルーホールを形成した。
そして、このスルーホールに、平均粒径が４μｍの表面
に銀を被覆した銅粉１００重量部、セルロース０．２重
量部、２−オクタノール１０重量部とからなるインクを
充填した。
【００２２】次に、別途樹脂シート表面に接着した銅箔
にエッチング法を施して金属導体層を形成し、これを先
の絶縁性シートに位置合わせして積層し、９０℃に加熱
し上下から５０ｋｇ／ｃｍ2 の圧力を印加し圧着した
後、樹脂シートを剥がし、金属導体層を絶縁性シートの
表面に埋め込んだ。その後、絶縁性シートを１２０℃に
加熱して半硬化させて、金属導体層およびスルーホール
導体が配設された絶縁性基板を作製した。
にエッチング法を施して金属導体層を形成し、これを先
の絶縁性シートに位置合わせして積層し、９０℃に加熱
し上下から５０ｋｇ／ｃｍ2 の圧力を印加し圧着した
後、樹脂シートを剥がし、金属導体層を絶縁性シートの
表面に埋め込んだ。その後、絶縁性シートを１２０℃に
加熱して半硬化させて、金属導体層およびスルーホール
導体が配設された絶縁性基板を作製した。
【００２３】同様にして、絶縁性シートにスルーホール
導体と金属導体層とが配設された絶縁性基板を作製し、
これらを積層圧着して多層化した。なお、金属導体層の
厚みは最外層の厚さは１２〜３５μｍとし、内部の回路
の厚さは１２μｍとした。その後、多層基板の最外層の
配線導体層のうち、半導体素子のバンプ実装箇所以外の
部分にレジストを形成しエッチング処理して、平面形状
が直径１ｍｍの円形でで深さｈが表１の凹部を形成し
た。その後、レジストを除去し洗浄乾燥を行った。
導体と金属導体層とが配設された絶縁性基板を作製し、
これらを積層圧着して多層化した。なお、金属導体層の
厚みは最外層の厚さは１２〜３５μｍとし、内部の回路
の厚さは１２μｍとした。その後、多層基板の最外層の
配線導体層のうち、半導体素子のバンプ実装箇所以外の
部分にレジストを形成しエッチング処理して、平面形状
が直径１ｍｍの円形でで深さｈが表１の凹部を形成し
た。その後、レジストを除去し洗浄乾燥を行った。
【００２４】得られた基板に対して、半導体素子を半田
実装し、実装状態での配線間のショートの有無を２０個
の実装構造に対して調べその発生率を表１に示した。
実装し、実装状態での配線間のショートの有無を２０個
の実装構造に対して調べその発生率を表１に示した。
【００２５】
【表１】
【００２６】表１の結果によれば、凹部の深さが０．５
μｍよりも浅いといずれも半田流れが生じ半田ショート
が増加したが、０．５μｍ以上では、半田ショートの発
生は全く見られなかった。ただし、深さが３０μｍを越
える場合には、半田不足が発生し、また、凹部底面の導
体層の厚みが薄くなり、抵抗が大きくなり、回路の断線
も一部発生した。
μｍよりも浅いといずれも半田流れが生じ半田ショート
が増加したが、０．５μｍ以上では、半田ショートの発
生は全く見られなかった。ただし、深さが３０μｍを越
える場合には、半田不足が発生し、また、凹部底面の導
体層の厚みが薄くなり、抵抗が大きくなり、回路の断線
も一部発生した。
【００２７】
【発明の効果】以上詳述した通り、本発明のプリント配
線板の製造方法によれば、ソルダーレジストを用いるこ
となく、電子部品実装部における半田の流れだしを防止
することができるために、配線基板としての配線板の信
頼性を格段に上げることができる。
線板の製造方法によれば、ソルダーレジストを用いるこ
となく、電子部品実装部における半田の流れだしを防止
することができるために、配線基板としての配線板の信
頼性を格段に上げることができる。
【図１】本発明におけるプリント配線基板を説明するた
めの概略図である。
めの概略図である。
【図２】本発明の配線基板の製造方法を説明するための
工程図である。
工程図である。
【図３】本発明におけるプリント配線基板の凹部形状の
他の例である。
他の例である。
【図４】従来のプリント配線基板のソルダーレジスト構
造を説明するための概略図である。
造を説明するための概略図である。
１ 絶縁性基板 ２ 金属導体層 ３ 凹部 ４ 半導体素子 ５ 端子 ６ 半田 ７ スルーホール導体
Claims (2)
- 【請求項１】少なくとも有機樹脂を含む絶縁性基板の表
面に、金属導体層を埋め込んだ後、該金属導体層の所定
箇所表面をエッチングして、前記絶縁性基板表面から
０．５〜３０μｍの深さで窪んだ凹部を形成したことを
特徴とするプリント配線基板の製造方法。 - 【請求項２】前記凹部が、前記基板表面に搭載される電
子部品との半田実装部である請求項１記載のプリント配
線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8331208A JPH10173296A (ja) | 1996-12-11 | 1996-12-11 | プリント配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8331208A JPH10173296A (ja) | 1996-12-11 | 1996-12-11 | プリント配線基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10173296A true JPH10173296A (ja) | 1998-06-26 |
Family
ID=18241113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8331208A Pending JPH10173296A (ja) | 1996-12-11 | 1996-12-11 | プリント配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10173296A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020046754A (ko) * | 2000-12-15 | 2002-06-21 | 밍 루 | 표면실장용 인쇄회로 기판과 부품 실장 방법 |
| JP2003101197A (ja) * | 2000-02-09 | 2003-04-04 | Matsushita Electric Ind Co Ltd | 配線基板および多層配線基板 |
| JP2009060076A (ja) * | 2007-08-31 | 2009-03-19 | Samsung Electro Mech Co Ltd | 多層プリント基板の製造方法 |
| JP2009267351A (ja) * | 2008-04-02 | 2009-11-12 | Hitachi Metals Ltd | 多層セラミック基板、電子部品、及び多層セラミック基板の製造方法 |
| JP2010153700A (ja) * | 2008-12-26 | 2010-07-08 | Hitachi Metals Ltd | 多層セラミック基板および電子部品 |
| US7888789B2 (en) | 2000-02-09 | 2011-02-15 | Panasonic Corporation | Transfer material used for producing a wiring substrate |
| WO2013076954A1 (ja) | 2011-11-22 | 2013-05-30 | 富士電機株式会社 | 静電容量検出回路 |
-
1996
- 1996-12-11 JP JP8331208A patent/JPH10173296A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003101197A (ja) * | 2000-02-09 | 2003-04-04 | Matsushita Electric Ind Co Ltd | 配線基板および多層配線基板 |
| US7888789B2 (en) | 2000-02-09 | 2011-02-15 | Panasonic Corporation | Transfer material used for producing a wiring substrate |
| KR20020046754A (ko) * | 2000-12-15 | 2002-06-21 | 밍 루 | 표면실장용 인쇄회로 기판과 부품 실장 방법 |
| JP2009060076A (ja) * | 2007-08-31 | 2009-03-19 | Samsung Electro Mech Co Ltd | 多層プリント基板の製造方法 |
| JP2009267351A (ja) * | 2008-04-02 | 2009-11-12 | Hitachi Metals Ltd | 多層セラミック基板、電子部品、及び多層セラミック基板の製造方法 |
| CN101692442A (zh) * | 2008-04-02 | 2010-04-07 | 日立金属株式会社 | 多层陶瓷衬底、电子部件以及多层陶瓷衬底的制造方法 |
| JP2010153700A (ja) * | 2008-12-26 | 2010-07-08 | Hitachi Metals Ltd | 多層セラミック基板および電子部品 |
| WO2013076954A1 (ja) | 2011-11-22 | 2013-05-30 | 富士電機株式会社 | 静電容量検出回路 |
| US9664719B2 (en) | 2011-11-22 | 2017-05-30 | Fuji Electric Co., Ltd. | Capacitance detection circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7025607B1 (en) | Capacitor material with metal component for use in circuitized substrates, circuitized substrate utilizing same, method of making said circuitized substrate, and information handling system utilizing said circuitized substrate | |
| JP3849573B2 (ja) | 電子装置 | |
| US8389867B2 (en) | Multilayered circuit substrate with semiconductor device incorporated therein | |
| JP3236818B2 (ja) | 素子内蔵多層配線基板の製造方法 | |
| JP2007201254A (ja) | 半導体素子内蔵基板、半導体素子内蔵型多層回路基板 | |
| KR20160091050A (ko) | 전자부품 내장 기판 및 그 제조방법 | |
| US7823274B2 (en) | Method of making multilayered circuitized substrate assembly | |
| WO2004047168A1 (ja) | 電子装置 | |
| US8546922B2 (en) | Wiring board | |
| JPH10173296A (ja) | プリント配線基板の製造方法 | |
| JP2012064600A (ja) | 多層基板およびその製造方法 | |
| TW201429326A (zh) | 具有內埋元件的電路板、其製作方法及封裝結構 | |
| JP2004055967A (ja) | 電子部品内蔵基板の製造方法 | |
| JP4060491B2 (ja) | パッケージ基板 | |
| JP3199637B2 (ja) | 多層配線基板の製造方法 | |
| JP4283753B2 (ja) | 電気部品内蔵多層プリント配線板及びその製造方法 | |
| KR20150137830A (ko) | 패키지 기판 및 패키지 기판 제조 방법 | |
| KR100650707B1 (ko) | 임베디드 인쇄회로기판 및 그 제작 방법 | |
| JP3605313B2 (ja) | 配線基板およびその製造方法 | |
| JP2001077536A (ja) | 電子回路内蔵プリント配線板およびその製造方法 | |
| JP4663470B2 (ja) | 半導体素子内蔵型多層回路基板 | |
| JP4592177B2 (ja) | パッケージ基板 | |
| JP7368693B2 (ja) | インダクタ内蔵基板 | |
| JP4097364B2 (ja) | パッケージ基板 | |
| JP4056656B2 (ja) | パッケージ基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040629 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041026 |