JP4097364B2 - パッケージ基板 - Google Patents
パッケージ基板 Download PDFInfo
- Publication number
- JP4097364B2 JP4097364B2 JP19416899A JP19416899A JP4097364B2 JP 4097364 B2 JP4097364 B2 JP 4097364B2 JP 19416899 A JP19416899 A JP 19416899A JP 19416899 A JP19416899 A JP 19416899A JP 4097364 B2 JP4097364 B2 JP 4097364B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- resin
- layer
- package substrate
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
ＩＣチップなどの電子部品を載置するパッケージ基板に関し、特にコンデンサを内蔵するパッケージ基板に関するのもである。
【０００２】
【従来の技術】
現在、パッケージ基板では、電源からＩＣチップの電源／アースまでのループインダクタンスを低減するため、チップコンデンサを表面実装することがある。即ち、伝送損出となるループインダクタンスは、図１１（Ａ）に示すＩＣチップ２７０の電源端子２７２Ｐからパッケージ基板３００内の電源線を介して電源までの配線長、及び、電源からパッケージ基板３００内のアース線を介してＩＣチップ２７０のアース端子２７２Ｅまでの配線長に比例する。このため、図１１（Ｂ）に示すように、パッケージ基板３００にチップコンデンサ２９８を表面実装し、電源からＩＣチップの電源／アースまでの間にチップコンデンサ２９８を介在させることで、ループインダクタンスを決定するループ長を図中で実線で示すように、チップコンデンサ２９８間の配線長に短縮する。
【０００３】
【発明が解決しようとする課題】
しかしながら、ループインダクタンスのリアクタンス分ＸLは、次式に示すように周波数に依存する。
ＸL＝２πfＬ ｆ：周波数 Ｌ：インダクタンス
このため、ＩＣチップの高周波数化に伴い、図１１（Ｂ）を参照して上述したようにチップコンデンサを実装することによっては、ループインダクタンスのリアクタンス分ＸLを低減することができなくなってきた。
【０００４】
係る課題に対応するため、コンデンサを内蔵するセラミック板上に樹脂絶縁層及び配線層を配設した所謂ハイブリッドパッケージ基板が提案させている。このパッケージ基板においては、ＩＣチップの直下にコンデンサを配設することで、ループ長を短縮できる。しかしながら、低い誘電率の樹脂と、コンデンサを形成する高い誘電率の誘電体層とを貫いて信号線を配設するため、インピーダンス不連続による信号の反射、及び、高誘電体通過時に信号伝搬の遅延を発生する。
【０００５】
本発明は上述した課題を解決するためなされたものであり、その目的とするところは、大容量のコンデンサをＩＣチップの近傍に配置できるパッケージ基板を提供することにある。
【０００６】
【課題を解決するための手段】
上述した課題を解決するため、請求項１のパッケージ基板では、
ＩＣチップの搭載部の下方に配設された金属基板と誘電体層と導電体層とからなる電源用のコンデンサと、
前記コンデンサと前記ＩＣチップの搭載部との間に配設された樹脂絶縁層及び配線層と、
底部に開口が設けられた前記金属基板収容用の樹脂基板と、を備え、
前記樹脂基板に外部基板接続用の配線を設けると共に、前記金属基板の誘電体層の設けられる反対面に外部基板接続用のバンプ又はピンを直接配置し、
前記層間樹脂絶縁層が、金属基板上に形成されていることを技術的特徴とする。
【０００７】
請求項２のパッケージ基板は、請求項１において、前記層間樹脂絶縁層の配線層と、前記樹脂基板の配線とが、配線の形成されたＴＡＢテープを介して接続されていることを技術的特徴とする。
【０００８】
請求項３のパッケージ基板は、請求項１、２において、前記誘電体層が、酸化チタン塩あるいはペロブスカイト系材料で形成されてなることを技術的特徴とする。
【０００９】
請求項４のパッケージ基板では、請求項１〜４において、前記樹脂基板は、２層以上積層されてなることを技術的特徴とする。
【００１０】
請求項１では、ＩＣチップの直下にコンデンサを配置するため、ＩＣチップとコンデンサとの距離が短くなり、ループインダクタンスを低減することができる。更に、ＩＣチップの真下に金属基板を配設するため、ＩＣチップからマザーボード側への電磁波干渉をシールドすることができる。金属基板表面のコンデンサの上に樹脂絶縁層及び配線層を設け、また、金属基板を収容する樹脂基板側に外部基板接続用の配線を設けて、コンデンサを信号線が通過しないため、高誘電体によるインピーダンス不連続による反射、及び、高誘電体通過による伝搬遅延が発生しない。更に、金属基板に外部基板接続用のバンプ、ピンを直接取り付けるため、コンデンサへ効率的に給電することができる。また、層間樹脂絶縁層が、金属基板にのみ形成されているため、樹脂基板と別々の工程で製造できるので、生産性が高い。
【００１１】
請求項１では、ＩＣチップ直下に電源コンデンサを配置するため、ＩＣチップと電源コンデンサとの距離が短くなり、大電力を瞬時的にＩＣチップ側へ供給することが可能になる。
【００１２】
請求項３では、誘電体層が、誘電率の高い酸化チタン塩あるいはペロブスカイト系材料で形成されているため、コンデンサを大容量に形成できる。また、誘電体層を焼成して形成すれば、層自体を薄くすることができる。前述の誘電体層で用い得るチタン酸塩とは、チタン酸バリウム、チタン酸鉛系、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸ビスマス、チタン酸マグネシウムからなるチタン酸と金属との合金材料を意味して、ペロブスカイト系材料とは、少なくともＭｇｘＮｂｙＯzである合金材料全般を意味する。その中でもチタン酸バリウムを用いることがよい。その理由として誘電率が１０以上にしやすく、金属層と誘電体層との密着が優れているからである。
【００１３】
請求項４では、樹脂基板を２層以上にすることにより、外部へのバンプ又はピンへの信号線や電源層などの接続の自由度が増し、配線長を短くすることができる。
【００１４】
【発明の実施の形態】
以下、本発明の実施形態について図を参照して説明する。
先ず、本発明の第１実施形態に係るパッケージ基板の構成について図６〜図８を参照して説明する。図６は、パッケージ基板１１０の断面を示し、図７は、図６に示すパッケージ基板１１０にＩＣチップ７０を搭載し、ドータボード８０側へ取り付けた状態を示している。
【００１５】
図６に示すようにパッケージ基板１１０は、金属基板１２と、金属基板１２を収容する樹脂基板１２０と、ビルドアップ層を構成する層間樹脂絶縁層４０、１４０、２４０とからなる。層間樹脂絶縁層４０には、バイアホール４６及び導体回路４８が形成され、層間樹脂誘電体層１４０には、バイアホール１４６及び導体回路１４８が形成されている。層間樹脂絶縁層２４０には、バイアホール２４６及び導体回路２４８が形成されている。
【００１６】
図７に示すように該バイアホール２４６には、ＩＣチップ７０のパッド７２Ｓ、７２Ｐ１、７２Ｐ２へ接続するためのバンプ６６が形成されている。一方、樹脂基板１２０にはスルーホール２６が形成されている。該スルーホール２６は、上方の端部に導体回路４９が接続されており、また、下端にドータボード８０の信号用パッド８２Ｓへ接続するためのバンプ６６が配設されている。また、該樹脂基板１２０の金属基板１２の下方には、ドータボード８０の電源用パッド８２Ｐへ接続するためのバンプ６６が配設されている。
【００１７】
該金属基板１２の上面には誘電体層１４が配設され、該誘電体層１４の上面には導電体層１６が配設されている。即ち、金属基板１２の上面に誘電体層１４及び導電体層１６を配設することで電源用コンデンサが形成されている。
【００１８】
図８（Ａ）は、図６に示すパッケージ基板１１０の平面図であり、図８（Ｂ）は、図８（Ａ）中のＴＡＢテープ６８の底面図である。ＴＡＢテープ６８の裏面には、接続用の配線６９が形成されている。この第１実施形態では、層間樹脂絶縁層２４０の表面に形成された導体回路２４８と、樹脂基板１２０上に形成された導体回路４９とが、該ＴＡＢテープ６８を介して接続されている。
【００１９】
図７中に示すドータボード８０の信号用のパッド８２Ｓは、バンプ６６−スルーホール２６−導体回路４９−ＴＡＢテープ６８−導体回路２４８−バイアホール２４６を介して、ＩＣチップ７０の信号用のパッド７２Ｓへ接続されている。図示しないが、幾つかのパッド７２Ｓは、更にバイアホール２４６から、下層の導体回路１４８−バイアホール２４６を介してドータボード８０側と接続されている。
【００２０】
ドータボード８０の電源用のパッド８２Ｐは、バンプ６６を介して電源用コンデンサの電極を構成する金属基板１２へ接続されている。一方、ＩＣチップの電源用のパッド７２Ｐ１は、バンプ６６−バイアホール２４６−導体回路１４８−バイアホール１４６−導体回路４８−バイアホール４６−電極端子１７を介して、金属基板１２へ接続されている。他方の電源用パッド７２Ｐ２は、バンプ６６−バイアホール２４６−導体回路１４８−バイアホール１４６−導体回路４８−バイアホール４６を介して上述した電源用コンデンサの他方の電極を構成する導電体層１６へ接続されている。即ち、ドータボード８０から電源用コンデンサへ供給された電力は、ＩＣチップ直下の金属基板１２を介してＩＣチップ側へ供給される。
【００２１】
本実施形態のパッケージ基板１１０では、ＩＣチップ７０の直下に金属基板１２からなる電源用コンデンサを配置するため、ＩＣチップとコンデンサとの距離が短くなり、大電力を瞬時的にＩＣチップ側へ供給することが可能になる。即ち、ループインダクタンスを決定するループ長さを短縮することができる。更に、金属基板１２に外部基板接続用のバンプ６６を直接取り付けるため、コンデンサへ効率的に給電することができる。
【００２２】
また、本実施形態のパッケージ基板では、誘電体層１４が、無機材料として、誘電率の高い酸化チタンバリウムから構成されており、誘電体層の厚みを薄くすることで、コンデンサを大容量に形成できる。更に、金属単体である金属基板１２上に無機材料を焼結するため、焼結物は、１種類であり、雰囲気制御、焼結制御が容易であり、誘電率の安定した誘電体層を形成することができる。ここで、誘電体層としては、誘電率の高い酸化チタン塩あるいはペロブスカイト系材料を用いることで、コンデンサを大容量に形成できる。また、誘電体層を焼成して形成すれば、層自体を薄くすることができる。前述の誘電体層で用い得るチタン酸塩とは、チタン酸バリウム、チタン酸鉛系、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸ビスマス、チタン酸マグネシウムからなるチタン酸と金属との合金材料を意味して、ペロブスカイト系材料とは、少なくともＭｇｘＮｂｙＯzである合金材料全般を意味する。
【００２３】
更に、金属基板１２表面のコンデンサの上に樹脂絶縁層４０を設け、また、金属基板を収容する樹脂基板１２０側にドータボード８０への接続のスルーホール２６を設け、誘電体層１４を信号線が通過しないため、高誘電体によるインピーダンス不連続による反射、及び、高誘電体通過による伝搬遅延が発生しない。
【００２４】
また、ＩＣチップ７０の真下に金属基板１２を配設するため、ＩＣチップからマザーボード側への電磁波干渉をシールドすることができる。また、熱伝導性、耐熱性の高い金属基板１２側を用いるため、ＩＣチップを効率的に冷却できる。更に、金属基板１２を用いるため、薄く形成しても十分な基板剛性が得られ、パッケージ基板に反りを発生させない。
【００２５】
また更に、平坦な金属基板１２上に層間樹脂絶縁層４０、１４０、２４０を形成するため、膜厚を高精度に制御でき、導体回路４８，１４８，２４８の特性インピーダンス制御が容易となり、高速伝搬に適した設計が可能となる。
【００２６】
ひき続き、図６を参照して上述したパッケージ基板の製造方法について、図１〜図５を参照して説明する。
【００２７】
金属基板１２を収容するための凹部１２０ａを備える樹脂基板１２０を用意する（図１に示す工程（Ａ））。この樹脂基板１２０としては、エポキシ樹脂を含浸させたプリプレグを積層してなる積層板を用いることができる。エポキシ以外でも、ＢＴ、フェノール樹脂あるいはガラスクロスなどの強化材を含有しているもの等、一般的にプリント配線板で使用されるものを用い得る。次に、凹部１２０ａの底にパンチングで開口１２０ｂを形成した後、ドリルでスルーホール用の３００〜５００μｍの通孔２２を穿設する（工程（Ｂ））。その後、電解めっき及び無電解めっきを行い、該樹脂基板１２０の表面に金属膜２４を形成する（工程（Ｃ））。その後、金属膜２４をパターンエッチングしてスルーホール２６を形成する（工程（Ｄ））。次に、スルーホール２６内に、銅ペースト２８を充填する（工程（Ｅ））。最後に、導体回路４９を形成する（工程（Ｆ））。
【００２８】
引き続き、金属基板１２への層間樹脂絶縁層のビルドアップについて説明する。厚さ２００〜１０００μｍの銅、アルミニウム等からなる金属基板１２を出発材料とする（図２に示す工程（Ａ））。酸化チタンバリウムを周知の方法でグリーンシート１４αにし、金属基板１２に貼り付け、当該グリーンシート１４αに開口１４ａをパンチング、又は、レーザにより穿設する。（工程（Ｂ））。引き続き、プレーン層となるＡｇペースト１６αをグリーンシート１４α上に印刷し、開口１４ａに電極端子となるＡgペースト１７αを印刷する（工程（Ｃ））。ここでは、Ａｇを用いているが、Ｃｕペーストを使用することもできる。
【００２９】
これら積層体を熱圧着した後、空気中において９５０℃で３０分間焼成し、金属基板１２、誘電体層１４、導電体層１６から成る電源用コンデンサを形成する（工程（Ｄ））。本実施形態では、誘電体層１４を焼成により形成するため、酸化チタンバリウム等の無機高誘電率材料を用いることができ、大容量のコンデンサを形成することが可能となる。
【００３０】
誘電体層１４及び導電体層１６を形成した金属基板１２の上に、絶縁樹脂４０αを塗布する（図３の工程（Ｅ））。絶縁樹脂としては、エポキシ、ＢＴ、ポリイミド、オレフィン等の熱硬化性樹脂、又は、熱硬化性樹脂と熱可塑性樹脂との混合物を用いることができる。また、樹脂を塗布する代わりに、樹脂フィルムを貼り付けることもできる。
【００３１】
絶縁樹脂４０αを加熱して硬化させ層間樹脂絶縁層４０とした後、ＣＯ2レーザ、ＹＡＧレーザ、エキシマレーザ又はＵＶレーザにより、層間樹脂絶縁層４０に、電極端子１７又は導電体層１６へ至る開口径１００〜２５０μｍの非貫通孔４０ａを形成する（工程（Ｆ））。その後、デスミヤ処理を施す。
【００３２】
樹脂基板１２０の下面にマスク４５を貼り付けた後、パラジウム触媒を付与し、無電解めっき液へ浸漬して、層間樹脂絶縁層４０の表面に均一に厚さ１５μｍの無電解めっき膜４２を析出させる（工程（Ｇ））。ここでは、無電解めっきを用いているが、スパッタにより銅、ニッケル等の金属膜を形成することも可能である。スパッタはコスト的には不利であるが、樹脂との密着性を改善できる利点がある。
【００３３】
引き続き、無電解めっき膜４２の表面に感光性ドライフィルムを張り付け、マスクを載置して、露光・現像処理し、厚さ15μｍのめっきレジストレジスト４３を形成する（図４に示す工程（Ｈ））。そして、金属基板１２を無電解めっき液に浸漬し、無電解めっき膜４２を介して電流を流してレジスト４３の非形成部に電解めっき４４を形成する（工程（Ｉ））。
【００３４】
そして、レジスト４３及びマスク４５を５％KOH で剥離除去した後、硫酸と過酸化水素混合液でエッチングし、めっきレジスト下の無電解めっき膜４２を溶解除去し、無電解めっき４２及び電解銅めっき４４からなる厚さ１８μｍ（１０〜３０μｍ）の導体回路４８及びバイアホール４６を得る（工程（Ｊ））。
【００３５】
更に、クロム酸に３分間浸漬して、導体回路４８間の層間樹脂絶縁層４０の表面を１μｍエッチング処理し、表面のパラジウム触媒を除去する。更に、第２銅錯体と有機酸とを含有するエッチング液により、導体回路４８及びバイアホール４６の表面に粗化面（図示せず）を形成し、さらにその表面にSn置換を行う。
【００３６】
上述した工程（Ｂ）〜（Ｇ）の処理を繰り返し、層間樹脂誘電体層１４０、バイアホール１４６、導体回路１４８、及び、層間樹脂絶縁層２４０、バイアホール２４６を形成する（図５に示す工程（Ｋ））。
【００３７】
図１を参照して上述した樹脂基板１２０の凹部１２０ａ内に、層間樹脂絶縁層４０，１４０，２４０を形成した金属基板１２を嵌入する（工程（Ｌ））。そして、図８（Ｂ）を参照して上述した裏面に接続用の配線６９が形成されＴＡＢテープ６８を貼り付け、樹脂基板１２０上の導体回路４９と、層間樹脂絶縁層１４０上の導体回路２４８とを接続する（工程（Ｍ））。
【００３８】
パッケージ基板にはんだバンプを形成する。スルーホール２６、金属基板１２及びバイアホール２４６上に半田ペーストを載置する（図示せず）。その後、半田を 200℃でリフローすることにより、半田バンプ（半田体）６６を形成する（図６参照）。なお、パッケージ基板の信頼性を高めるために表面にソルダーレジスト層を設けることも可能である。更に、耐食性を向上させるため、スルーホール２６及びバイアホール２４６上にＮｉ、Ａｕ、Ａｇ、Ｐｄなどの金属層をめっき、スパッタにより形成することも可能である。
【００３９】
引き続き、本発明の第１実施形態の第１改変例に係るパッケージ基板について、図９を参照して説明する。第１改変例のパッケージ基板１１０は、上述した第１実施形態とほぼ同様である。但し、この第１改変例のパッケージ基板では、スルーホール２６に導電性ピン１６６が配設され、金属基板１２の底面に導電性ピン１６７が配設され、該導電性ピン１６６、１６７を介してドータボードとの接続を取るように形成されている。
【００４０】
次に、第１実施形態の第２改変例に係るプリント配線板について、図１０を参照して説明する。上述した第１実施形態では、樹脂基板１２０として単板の樹脂基板を用いた。これに対して、第２改変例では、多層の樹脂基板１２０を用いている。第２改変例では、樹脂基板を多層にすることにより、外部へのバンプ又はピンへの信号線や電源層などの接続の自由度が増し、配線長を短くすることができる。
【００４１】
上述した実施形態では、内層のコンデンサを金属基板１２上に形成したが、金属基板１２の代わりにセラミック板を用いることもできる。また、上述した実施形態では、パッケージ基板の内層のみにコンデンサを配置したが、更にパッケージ基板の表面にチップコンデンサを配設することも可能である。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図２】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図３】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図４】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図５】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図６】第１実施形態に係るパッケージ基板の断面図である。
【図７】第１実施形態に係るパッケージ基板の断面図である。
【図８】図８（Ａ）は、図６に示すパッケージ基板の平面図であり、図８（Ｂ）は、図８（Ａ）中のＴＡＢテープ６８の底面図である。
【図９】第１実施形態の第１改変例に係るパッケージ基板の断面図である。
【図１０】第１実施形態の第２改変例に係るパッケージ基板の断面図である。
【図１１】図１１（Ａ）及び図１１（Ｂ）は、従来技術に係るパッケージ基板のループインダクタンスの説明図である。
【符号の説明】
１２ 金属基板
１４ 誘電体層
１６ 導電体層
２０ 樹脂基板
２０ｂ 開口
４０ 層間樹脂絶縁層
４０ａ 非貫通孔
４２ 無電解めっき膜
４４ 電解めっき
４６ バイアホール
４８ 導体回路
６０ ソルダーレジスト
６０ａ 開口部
６６ 半田バンプ
７０ ＩＣチップ
８０ ドータボード
１４０ 樹脂層
１４６ バイアホール
１６６ 導電性ピン
【発明の属する技術分野】
ＩＣチップなどの電子部品を載置するパッケージ基板に関し、特にコンデンサを内蔵するパッケージ基板に関するのもである。
【０００２】
【従来の技術】
現在、パッケージ基板では、電源からＩＣチップの電源／アースまでのループインダクタンスを低減するため、チップコンデンサを表面実装することがある。即ち、伝送損出となるループインダクタンスは、図１１（Ａ）に示すＩＣチップ２７０の電源端子２７２Ｐからパッケージ基板３００内の電源線を介して電源までの配線長、及び、電源からパッケージ基板３００内のアース線を介してＩＣチップ２７０のアース端子２７２Ｅまでの配線長に比例する。このため、図１１（Ｂ）に示すように、パッケージ基板３００にチップコンデンサ２９８を表面実装し、電源からＩＣチップの電源／アースまでの間にチップコンデンサ２９８を介在させることで、ループインダクタンスを決定するループ長を図中で実線で示すように、チップコンデンサ２９８間の配線長に短縮する。
【０００３】
【発明が解決しようとする課題】
しかしながら、ループインダクタンスのリアクタンス分ＸLは、次式に示すように周波数に依存する。
ＸL＝２πfＬ ｆ：周波数 Ｌ：インダクタンス
このため、ＩＣチップの高周波数化に伴い、図１１（Ｂ）を参照して上述したようにチップコンデンサを実装することによっては、ループインダクタンスのリアクタンス分ＸLを低減することができなくなってきた。
【０００４】
係る課題に対応するため、コンデンサを内蔵するセラミック板上に樹脂絶縁層及び配線層を配設した所謂ハイブリッドパッケージ基板が提案させている。このパッケージ基板においては、ＩＣチップの直下にコンデンサを配設することで、ループ長を短縮できる。しかしながら、低い誘電率の樹脂と、コンデンサを形成する高い誘電率の誘電体層とを貫いて信号線を配設するため、インピーダンス不連続による信号の反射、及び、高誘電体通過時に信号伝搬の遅延を発生する。
【０００５】
本発明は上述した課題を解決するためなされたものであり、その目的とするところは、大容量のコンデンサをＩＣチップの近傍に配置できるパッケージ基板を提供することにある。
【０００６】
【課題を解決するための手段】
上述した課題を解決するため、請求項１のパッケージ基板では、
ＩＣチップの搭載部の下方に配設された金属基板と誘電体層と導電体層とからなる電源用のコンデンサと、
前記コンデンサと前記ＩＣチップの搭載部との間に配設された樹脂絶縁層及び配線層と、
底部に開口が設けられた前記金属基板収容用の樹脂基板と、を備え、
前記樹脂基板に外部基板接続用の配線を設けると共に、前記金属基板の誘電体層の設けられる反対面に外部基板接続用のバンプ又はピンを直接配置し、
前記層間樹脂絶縁層が、金属基板上に形成されていることを技術的特徴とする。
【０００７】
請求項２のパッケージ基板は、請求項１において、前記層間樹脂絶縁層の配線層と、前記樹脂基板の配線とが、配線の形成されたＴＡＢテープを介して接続されていることを技術的特徴とする。
【０００８】
請求項３のパッケージ基板は、請求項１、２において、前記誘電体層が、酸化チタン塩あるいはペロブスカイト系材料で形成されてなることを技術的特徴とする。
【０００９】
請求項４のパッケージ基板では、請求項１〜４において、前記樹脂基板は、２層以上積層されてなることを技術的特徴とする。
【００１０】
請求項１では、ＩＣチップの直下にコンデンサを配置するため、ＩＣチップとコンデンサとの距離が短くなり、ループインダクタンスを低減することができる。更に、ＩＣチップの真下に金属基板を配設するため、ＩＣチップからマザーボード側への電磁波干渉をシールドすることができる。金属基板表面のコンデンサの上に樹脂絶縁層及び配線層を設け、また、金属基板を収容する樹脂基板側に外部基板接続用の配線を設けて、コンデンサを信号線が通過しないため、高誘電体によるインピーダンス不連続による反射、及び、高誘電体通過による伝搬遅延が発生しない。更に、金属基板に外部基板接続用のバンプ、ピンを直接取り付けるため、コンデンサへ効率的に給電することができる。また、層間樹脂絶縁層が、金属基板にのみ形成されているため、樹脂基板と別々の工程で製造できるので、生産性が高い。
【００１１】
請求項１では、ＩＣチップ直下に電源コンデンサを配置するため、ＩＣチップと電源コンデンサとの距離が短くなり、大電力を瞬時的にＩＣチップ側へ供給することが可能になる。
【００１２】
請求項３では、誘電体層が、誘電率の高い酸化チタン塩あるいはペロブスカイト系材料で形成されているため、コンデンサを大容量に形成できる。また、誘電体層を焼成して形成すれば、層自体を薄くすることができる。前述の誘電体層で用い得るチタン酸塩とは、チタン酸バリウム、チタン酸鉛系、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸ビスマス、チタン酸マグネシウムからなるチタン酸と金属との合金材料を意味して、ペロブスカイト系材料とは、少なくともＭｇｘＮｂｙＯzである合金材料全般を意味する。その中でもチタン酸バリウムを用いることがよい。その理由として誘電率が１０以上にしやすく、金属層と誘電体層との密着が優れているからである。
【００１３】
請求項４では、樹脂基板を２層以上にすることにより、外部へのバンプ又はピンへの信号線や電源層などの接続の自由度が増し、配線長を短くすることができる。
【００１４】
【発明の実施の形態】
以下、本発明の実施形態について図を参照して説明する。
先ず、本発明の第１実施形態に係るパッケージ基板の構成について図６〜図８を参照して説明する。図６は、パッケージ基板１１０の断面を示し、図７は、図６に示すパッケージ基板１１０にＩＣチップ７０を搭載し、ドータボード８０側へ取り付けた状態を示している。
【００１５】
図６に示すようにパッケージ基板１１０は、金属基板１２と、金属基板１２を収容する樹脂基板１２０と、ビルドアップ層を構成する層間樹脂絶縁層４０、１４０、２４０とからなる。層間樹脂絶縁層４０には、バイアホール４６及び導体回路４８が形成され、層間樹脂誘電体層１４０には、バイアホール１４６及び導体回路１４８が形成されている。層間樹脂絶縁層２４０には、バイアホール２４６及び導体回路２４８が形成されている。
【００１６】
図７に示すように該バイアホール２４６には、ＩＣチップ７０のパッド７２Ｓ、７２Ｐ１、７２Ｐ２へ接続するためのバンプ６６が形成されている。一方、樹脂基板１２０にはスルーホール２６が形成されている。該スルーホール２６は、上方の端部に導体回路４９が接続されており、また、下端にドータボード８０の信号用パッド８２Ｓへ接続するためのバンプ６６が配設されている。また、該樹脂基板１２０の金属基板１２の下方には、ドータボード８０の電源用パッド８２Ｐへ接続するためのバンプ６６が配設されている。
【００１７】
該金属基板１２の上面には誘電体層１４が配設され、該誘電体層１４の上面には導電体層１６が配設されている。即ち、金属基板１２の上面に誘電体層１４及び導電体層１６を配設することで電源用コンデンサが形成されている。
【００１８】
図８（Ａ）は、図６に示すパッケージ基板１１０の平面図であり、図８（Ｂ）は、図８（Ａ）中のＴＡＢテープ６８の底面図である。ＴＡＢテープ６８の裏面には、接続用の配線６９が形成されている。この第１実施形態では、層間樹脂絶縁層２４０の表面に形成された導体回路２４８と、樹脂基板１２０上に形成された導体回路４９とが、該ＴＡＢテープ６８を介して接続されている。
【００１９】
図７中に示すドータボード８０の信号用のパッド８２Ｓは、バンプ６６−スルーホール２６−導体回路４９−ＴＡＢテープ６８−導体回路２４８−バイアホール２４６を介して、ＩＣチップ７０の信号用のパッド７２Ｓへ接続されている。図示しないが、幾つかのパッド７２Ｓは、更にバイアホール２４６から、下層の導体回路１４８−バイアホール２４６を介してドータボード８０側と接続されている。
【００２０】
ドータボード８０の電源用のパッド８２Ｐは、バンプ６６を介して電源用コンデンサの電極を構成する金属基板１２へ接続されている。一方、ＩＣチップの電源用のパッド７２Ｐ１は、バンプ６６−バイアホール２４６−導体回路１４８−バイアホール１４６−導体回路４８−バイアホール４６−電極端子１７を介して、金属基板１２へ接続されている。他方の電源用パッド７２Ｐ２は、バンプ６６−バイアホール２４６−導体回路１４８−バイアホール１４６−導体回路４８−バイアホール４６を介して上述した電源用コンデンサの他方の電極を構成する導電体層１６へ接続されている。即ち、ドータボード８０から電源用コンデンサへ供給された電力は、ＩＣチップ直下の金属基板１２を介してＩＣチップ側へ供給される。
【００２１】
本実施形態のパッケージ基板１１０では、ＩＣチップ７０の直下に金属基板１２からなる電源用コンデンサを配置するため、ＩＣチップとコンデンサとの距離が短くなり、大電力を瞬時的にＩＣチップ側へ供給することが可能になる。即ち、ループインダクタンスを決定するループ長さを短縮することができる。更に、金属基板１２に外部基板接続用のバンプ６６を直接取り付けるため、コンデンサへ効率的に給電することができる。
【００２２】
また、本実施形態のパッケージ基板では、誘電体層１４が、無機材料として、誘電率の高い酸化チタンバリウムから構成されており、誘電体層の厚みを薄くすることで、コンデンサを大容量に形成できる。更に、金属単体である金属基板１２上に無機材料を焼結するため、焼結物は、１種類であり、雰囲気制御、焼結制御が容易であり、誘電率の安定した誘電体層を形成することができる。ここで、誘電体層としては、誘電率の高い酸化チタン塩あるいはペロブスカイト系材料を用いることで、コンデンサを大容量に形成できる。また、誘電体層を焼成して形成すれば、層自体を薄くすることができる。前述の誘電体層で用い得るチタン酸塩とは、チタン酸バリウム、チタン酸鉛系、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸ビスマス、チタン酸マグネシウムからなるチタン酸と金属との合金材料を意味して、ペロブスカイト系材料とは、少なくともＭｇｘＮｂｙＯzである合金材料全般を意味する。
【００２３】
更に、金属基板１２表面のコンデンサの上に樹脂絶縁層４０を設け、また、金属基板を収容する樹脂基板１２０側にドータボード８０への接続のスルーホール２６を設け、誘電体層１４を信号線が通過しないため、高誘電体によるインピーダンス不連続による反射、及び、高誘電体通過による伝搬遅延が発生しない。
【００２４】
また、ＩＣチップ７０の真下に金属基板１２を配設するため、ＩＣチップからマザーボード側への電磁波干渉をシールドすることができる。また、熱伝導性、耐熱性の高い金属基板１２側を用いるため、ＩＣチップを効率的に冷却できる。更に、金属基板１２を用いるため、薄く形成しても十分な基板剛性が得られ、パッケージ基板に反りを発生させない。
【００２５】
また更に、平坦な金属基板１２上に層間樹脂絶縁層４０、１４０、２４０を形成するため、膜厚を高精度に制御でき、導体回路４８，１４８，２４８の特性インピーダンス制御が容易となり、高速伝搬に適した設計が可能となる。
【００２６】
ひき続き、図６を参照して上述したパッケージ基板の製造方法について、図１〜図５を参照して説明する。
【００２７】
金属基板１２を収容するための凹部１２０ａを備える樹脂基板１２０を用意する（図１に示す工程（Ａ））。この樹脂基板１２０としては、エポキシ樹脂を含浸させたプリプレグを積層してなる積層板を用いることができる。エポキシ以外でも、ＢＴ、フェノール樹脂あるいはガラスクロスなどの強化材を含有しているもの等、一般的にプリント配線板で使用されるものを用い得る。次に、凹部１２０ａの底にパンチングで開口１２０ｂを形成した後、ドリルでスルーホール用の３００〜５００μｍの通孔２２を穿設する（工程（Ｂ））。その後、電解めっき及び無電解めっきを行い、該樹脂基板１２０の表面に金属膜２４を形成する（工程（Ｃ））。その後、金属膜２４をパターンエッチングしてスルーホール２６を形成する（工程（Ｄ））。次に、スルーホール２６内に、銅ペースト２８を充填する（工程（Ｅ））。最後に、導体回路４９を形成する（工程（Ｆ））。
【００２８】
引き続き、金属基板１２への層間樹脂絶縁層のビルドアップについて説明する。厚さ２００〜１０００μｍの銅、アルミニウム等からなる金属基板１２を出発材料とする（図２に示す工程（Ａ））。酸化チタンバリウムを周知の方法でグリーンシート１４αにし、金属基板１２に貼り付け、当該グリーンシート１４αに開口１４ａをパンチング、又は、レーザにより穿設する。（工程（Ｂ））。引き続き、プレーン層となるＡｇペースト１６αをグリーンシート１４α上に印刷し、開口１４ａに電極端子となるＡgペースト１７αを印刷する（工程（Ｃ））。ここでは、Ａｇを用いているが、Ｃｕペーストを使用することもできる。
【００２９】
これら積層体を熱圧着した後、空気中において９５０℃で３０分間焼成し、金属基板１２、誘電体層１４、導電体層１６から成る電源用コンデンサを形成する（工程（Ｄ））。本実施形態では、誘電体層１４を焼成により形成するため、酸化チタンバリウム等の無機高誘電率材料を用いることができ、大容量のコンデンサを形成することが可能となる。
【００３０】
誘電体層１４及び導電体層１６を形成した金属基板１２の上に、絶縁樹脂４０αを塗布する（図３の工程（Ｅ））。絶縁樹脂としては、エポキシ、ＢＴ、ポリイミド、オレフィン等の熱硬化性樹脂、又は、熱硬化性樹脂と熱可塑性樹脂との混合物を用いることができる。また、樹脂を塗布する代わりに、樹脂フィルムを貼り付けることもできる。
【００３１】
絶縁樹脂４０αを加熱して硬化させ層間樹脂絶縁層４０とした後、ＣＯ2レーザ、ＹＡＧレーザ、エキシマレーザ又はＵＶレーザにより、層間樹脂絶縁層４０に、電極端子１７又は導電体層１６へ至る開口径１００〜２５０μｍの非貫通孔４０ａを形成する（工程（Ｆ））。その後、デスミヤ処理を施す。
【００３２】
樹脂基板１２０の下面にマスク４５を貼り付けた後、パラジウム触媒を付与し、無電解めっき液へ浸漬して、層間樹脂絶縁層４０の表面に均一に厚さ１５μｍの無電解めっき膜４２を析出させる（工程（Ｇ））。ここでは、無電解めっきを用いているが、スパッタにより銅、ニッケル等の金属膜を形成することも可能である。スパッタはコスト的には不利であるが、樹脂との密着性を改善できる利点がある。
【００３３】
引き続き、無電解めっき膜４２の表面に感光性ドライフィルムを張り付け、マスクを載置して、露光・現像処理し、厚さ15μｍのめっきレジストレジスト４３を形成する（図４に示す工程（Ｈ））。そして、金属基板１２を無電解めっき液に浸漬し、無電解めっき膜４２を介して電流を流してレジスト４３の非形成部に電解めっき４４を形成する（工程（Ｉ））。
【００３４】
そして、レジスト４３及びマスク４５を５％KOH で剥離除去した後、硫酸と過酸化水素混合液でエッチングし、めっきレジスト下の無電解めっき膜４２を溶解除去し、無電解めっき４２及び電解銅めっき４４からなる厚さ１８μｍ（１０〜３０μｍ）の導体回路４８及びバイアホール４６を得る（工程（Ｊ））。
【００３５】
更に、クロム酸に３分間浸漬して、導体回路４８間の層間樹脂絶縁層４０の表面を１μｍエッチング処理し、表面のパラジウム触媒を除去する。更に、第２銅錯体と有機酸とを含有するエッチング液により、導体回路４８及びバイアホール４６の表面に粗化面（図示せず）を形成し、さらにその表面にSn置換を行う。
【００３６】
上述した工程（Ｂ）〜（Ｇ）の処理を繰り返し、層間樹脂誘電体層１４０、バイアホール１４６、導体回路１４８、及び、層間樹脂絶縁層２４０、バイアホール２４６を形成する（図５に示す工程（Ｋ））。
【００３７】
図１を参照して上述した樹脂基板１２０の凹部１２０ａ内に、層間樹脂絶縁層４０，１４０，２４０を形成した金属基板１２を嵌入する（工程（Ｌ））。そして、図８（Ｂ）を参照して上述した裏面に接続用の配線６９が形成されＴＡＢテープ６８を貼り付け、樹脂基板１２０上の導体回路４９と、層間樹脂絶縁層１４０上の導体回路２４８とを接続する（工程（Ｍ））。
【００３８】
パッケージ基板にはんだバンプを形成する。スルーホール２６、金属基板１２及びバイアホール２４６上に半田ペーストを載置する（図示せず）。その後、半田を 200℃でリフローすることにより、半田バンプ（半田体）６６を形成する（図６参照）。なお、パッケージ基板の信頼性を高めるために表面にソルダーレジスト層を設けることも可能である。更に、耐食性を向上させるため、スルーホール２６及びバイアホール２４６上にＮｉ、Ａｕ、Ａｇ、Ｐｄなどの金属層をめっき、スパッタにより形成することも可能である。
【００３９】
引き続き、本発明の第１実施形態の第１改変例に係るパッケージ基板について、図９を参照して説明する。第１改変例のパッケージ基板１１０は、上述した第１実施形態とほぼ同様である。但し、この第１改変例のパッケージ基板では、スルーホール２６に導電性ピン１６６が配設され、金属基板１２の底面に導電性ピン１６７が配設され、該導電性ピン１６６、１６７を介してドータボードとの接続を取るように形成されている。
【００４０】
次に、第１実施形態の第２改変例に係るプリント配線板について、図１０を参照して説明する。上述した第１実施形態では、樹脂基板１２０として単板の樹脂基板を用いた。これに対して、第２改変例では、多層の樹脂基板１２０を用いている。第２改変例では、樹脂基板を多層にすることにより、外部へのバンプ又はピンへの信号線や電源層などの接続の自由度が増し、配線長を短くすることができる。
【００４１】
上述した実施形態では、内層のコンデンサを金属基板１２上に形成したが、金属基板１２の代わりにセラミック板を用いることもできる。また、上述した実施形態では、パッケージ基板の内層のみにコンデンサを配置したが、更にパッケージ基板の表面にチップコンデンサを配設することも可能である。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図２】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図３】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図４】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図５】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図６】第１実施形態に係るパッケージ基板の断面図である。
【図７】第１実施形態に係るパッケージ基板の断面図である。
【図８】図８（Ａ）は、図６に示すパッケージ基板の平面図であり、図８（Ｂ）は、図８（Ａ）中のＴＡＢテープ６８の底面図である。
【図９】第１実施形態の第１改変例に係るパッケージ基板の断面図である。
【図１０】第１実施形態の第２改変例に係るパッケージ基板の断面図である。
【図１１】図１１（Ａ）及び図１１（Ｂ）は、従来技術に係るパッケージ基板のループインダクタンスの説明図である。
【符号の説明】
１２ 金属基板
１４ 誘電体層
１６ 導電体層
２０ 樹脂基板
２０ｂ 開口
４０ 層間樹脂絶縁層
４０ａ 非貫通孔
４２ 無電解めっき膜
４４ 電解めっき
４６ バイアホール
４８ 導体回路
６０ ソルダーレジスト
６０ａ 開口部
６６ 半田バンプ
７０ ＩＣチップ
８０ ドータボード
１４０ 樹脂層
１４６ バイアホール
１６６ 導電性ピン
Claims (4)
- ＩＣチップの搭載部の下方に配設された金属基板と誘電体層と導電体層とからなる電源用のコンデンサと、
前記コンデンサと前記ＩＣチップの搭載部との間に配設された樹脂絶縁層及び配線層と、
底部に開口が設けられた前記金属基板収容用の樹脂基板と、を備え、
前記樹脂基板に外部基板接続用の配線を設けると共に、前記金属基板の誘電体層の設けられる反対面に外部基板接続用のバンプ又はピンを直接配置し、
前記層間樹脂絶縁層が、金属基板上に形成されていることを特徴とするパッケージ基板。 - 前記層間樹脂絶縁層の配線層と、前記樹脂基板の配線とが、配線の形成されたＴＡＢテープを介して接続されていることを特徴とする請求項１のパッケージ基板。
- 前記誘電体層が、酸化チタン塩あるいはペロスカイト系材料で形成されてなることを特徴とする請求項１又は２のパッケージ基板。
- 前記樹脂基板は、２層以上積層されてなることを特徴とする請求項１〜３のいずれか１に記載のパッケージ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19416899A JP4097364B2 (ja) | 1999-07-08 | 1999-07-08 | パッケージ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19416899A JP4097364B2 (ja) | 1999-07-08 | 1999-07-08 | パッケージ基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001024092A JP2001024092A (ja) | 2001-01-26 |
| JP4097364B2 true JP4097364B2 (ja) | 2008-06-11 |
Family
ID=16320069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19416899A Expired - Lifetime JP4097364B2 (ja) | 1999-07-08 | 1999-07-08 | パッケージ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4097364B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101396837B1 (ko) * | 2007-11-20 | 2014-05-19 | 삼성전자주식회사 | 반도체 칩 내장형 인쇄회로기판 및 그의 제조 방법 |
-
1999
- 1999-07-08 JP JP19416899A patent/JP4097364B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001024092A (ja) | 2001-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3910387B2 (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| EP1250033B1 (en) | Printed circuit board and electronic component | |
| JP2003031719A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| WO2007126090A1 (ja) | 回路基板、電子デバイス装置及び回路基板の製造方法 | |
| JPH11126978A (ja) | 多層配線基板 | |
| JPWO2008120755A1 (ja) | 機能素子内蔵回路基板及びその製造方法、並びに電子機器 | |
| JP2012114457A (ja) | プリント配線板 | |
| JP2002076637A (ja) | チップ部品内蔵基板及びその製造方法 | |
| JPH1174648A (ja) | 配線基板 | |
| WO2010067508A1 (ja) | 多層基板およびその製造方法 | |
| US8546922B2 (en) | Wiring board | |
| JP4060491B2 (ja) | パッケージ基板 | |
| JP4315580B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP4771583B2 (ja) | パッケージ基板 | |
| JP2001144212A (ja) | 半導体チップ | |
| JP4592177B2 (ja) | パッケージ基板 | |
| JP4097364B2 (ja) | パッケージ基板 | |
| JP3199637B2 (ja) | 多層配線基板の製造方法 | |
| JP4798840B2 (ja) | パッケージ基板 | |
| JP2004031731A (ja) | 積層樹脂配線基板及びその製造方法 | |
| JP3935456B2 (ja) | 配線基板の製造方法 | |
| JP4056656B2 (ja) | パッケージ基板 | |
| JP4437361B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JPH10173296A (ja) | プリント配線基板の製造方法 | |
| JP3472523B2 (ja) | 電気素子内蔵配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050901 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060607 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071017 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080311 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080311 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4097364 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140321 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |