CN101692442A - 多层陶瓷衬底、电子部件以及多层陶瓷衬底的制造方法 - Google Patents

多层陶瓷衬底、电子部件以及多层陶瓷衬底的制造方法 Download PDF

Info

Publication number
CN101692442A
CN101692442A CN200910129921A CN200910129921A CN101692442A CN 101692442 A CN101692442 A CN 101692442A CN 200910129921 A CN200910129921 A CN 200910129921A CN 200910129921 A CN200910129921 A CN 200910129921A CN 101692442 A CN101692442 A CN 101692442A
Authority
CN
China
Prior art keywords
mentioned
layer
top layer
surperficial
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910129921A
Other languages
English (en)
Other versions
CN101692442B (zh
Inventor
池田初男
市川耕司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Publication of CN101692442A publication Critical patent/CN101692442A/zh
Application granted granted Critical
Publication of CN101692442B publication Critical patent/CN101692442B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Ceramic Capacitors (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一种多层陶瓷衬底，在一侧的最表面上表面安装源元件和无源元件，其特征在于，上述多层陶瓷衬底层叠有多个陶瓷衬底层而成，并具有：设置在至少一侧的最表面的陶瓷衬底层的导通孔中、由表层导通电极和覆盖其端面的金属镀层构成的表层端子电极；和连接上述表层端子电极和内部的陶瓷衬底层上的布线的导通布线，连接上述有源元件的表层导通电极的导通孔径比连接上述无源元件的表层端子电极的导通孔径小。

Description

多层陶瓷衬底、电子部件以及多层陶瓷衬底的制造方法
技术领域
本发明涉及多层陶瓷衬底、电子部件以及多层陶瓷衬底的制造方法。
背景技术
在便携电话等要求高性能且小型的设备增多的当今，多层陶瓷衬底被广泛使用。在一般的多层陶瓷衬底中，层叠有多个陶瓷衬底层，并在各陶瓷衬底层之间形成有具有内部布线的布线层。这些布线层通过被称作导通(via)布线的布线连接。
在日本特开2007-305740号公报(专利文献1)中公开了这种多层陶瓷衬底的构造例。在该专利文献1所公开的多层陶瓷衬底中具有：层叠多个陶瓷层而成的陶瓷层叠体；形成在上述陶瓷层叠体的一个主面上的凹部；在该凹部的内部露出的连接用电极；以及，以填充在上述凹部内并与上述连接用电极导通的导电性树脂为主体的端子电极。
然而，在专利文献1所公开的多层陶瓷衬底中，主要是为了提高与母衬底连接的连接端子电极的耐冲击性。因此连接部需要导电性树脂，并且优选该树脂的深度为100μm以上。然而，电极的尺寸越细微，越难以填充树脂、越不容易制造。并且，在所述导电性树脂的表面上稳定地实施金属镀是不现实的。并且，在专利文献1中，公开了Ag-Pd合金或Ag-Pt合金的电阻率较小而适于高频的用途，但没有考虑到在用于对表面安装部件进行连接的表面时对机械强度的影响。
另一方面，在日本特开2005-286303号公报中公开了如下内容：通过由向内层侧弯曲的绝缘体来覆盖表面的端子电极，由此加强端部，并实现机械强度良好的层叠陶瓷衬底；但是在考虑到工序中的对位精度时，需要使弯曲并向内层侧延长的加强部分的尺寸为50～100μm，因此在适用于小型高密度的将来的制品时具有极限。
并且，在日本特开2001-189550号公报中公开了如下技术：从多层陶瓷衬底的表面凹陷20μm以下而形成导通孔导体的表面导出部分，并使凸出(bump)的曲面与凹部的边缘嵌合，由此发挥自身位置修正功能(自定位)。然而，在该专利文献3中也没有考虑将凸出与导通孔导体连接时的机械强度。并且，由于以自定位为目的，所以需要使凹陷深度比较深。在这样比较深地形成凹部时，在对焊膏进行印制成型时，有时容易在凹陷中残留气泡状的气孔而损害电或机械的连接可靠性。这时，即使设置金属镀，由于使用收缩率较大的导电性膏来形成导通导体，所以也存在电镀药液残留在导通孔内壁上，并产生腐蚀的情况。
然而，在多层陶瓷衬底的最表面上，作为复杂的布线图案形成有LGA(LAND GRID ARRAY)、BGA(BALL GRID ARRAY)或圆形、方形的焊点(pad)状表面电极。这些电极间的间隔变窄为100～150μm的间隔，在半导体封装部件的情况下，通过倒装片安装而存在进一步变窄的趋势。因此，虽然在凸出上形成数百μm的焊球而使用的BGA为主流，但该情况下的焊球数量存在从数十个到数百个、有时为1000个以上的多种。其数量根据半导体元件的用途和功能而各不相同，但每一个电极需要大约50gf以上的连接分配(share)强度。作为基于数百μm的焊球的连接，该数值处于较高水平。
另一方面，在芯片部件的情况下，电极数量本来就少，优先确保连接强度，而有选择地使用对圆形、方形的焊点状表面电极或LGA进行利用的手法。但是，期望更高密度且高强度的电极这一点不会改变。
在这种背景下，寻求具有兼具高频性能、绝缘可靠性、耐腐蚀性和高机械强度的端子电极构造的多层陶瓷衬底以及其制造方法。
发明内容
本发明是鉴于上述情况而进行的，首先，其一个目的在于，实现表层端子电极的窄小化而实现多层陶瓷衬底本身的小型高密度化。并且，其另一目的在于，提供一种多层陶瓷衬底、使用了该陶瓷衬底的电子部件以及该多层陶瓷衬底的制造方法，该陶瓷衬底为，即使端子电极变小也能够通过构造上的构成来提高与表面安装部件等的接合强度，并且电镀药液的残留等导致腐蚀的可能性较低。
本发明的一个方式为一种层叠了多个陶瓷衬底层的多层陶瓷衬底，包括：表层端子电极，设置在表面或背面至少一侧的最表面的陶瓷衬底层上，由表层导通电极和覆盖其端面的金属镀层构成；和导通布线，连接上述表层端子电极和内部的陶瓷衬底层上的布线；上述表层导通电极为，其端面位于在上述最表面的陶瓷衬底层上设置的导通孔内部、比最表面的陶瓷衬底层表面还凹陷的位置上；覆盖该表层导通电极的端面的上述金属镀层的表面，处于与上述最表面的陶瓷衬底层表面为大致相同平面，或者比上述最表面的陶瓷衬底层表面还凹陷的位置上。这里，上述大致相同平面意味着，例如允许3μm左右为止、最多也是不足金属镀层的厚度量的突出。
附图说明
图1是表示本发明实施方式的多层陶瓷衬底的制造方法的例子的流程图。
图2是表示本发明实施方式的多层陶瓷衬底的制造过程中的截面的例子的说明图。
图3是表示在本发明实施方式的多层陶瓷衬底上形成的导通孔的形状例的截面图。
图4是表示本发明实施方式的多层陶瓷衬底上的导通孔的内部例的截面图。
图5是表示剪切试验的例子的说明图。
图6是例示本发明实施方式的多彩陶瓷衬底中、从最表面陶瓷衬底的表面到表层导通电极的端面为止的深度d与剪切强度之间的关系的说明图。
图7是表示拉伸试验的例子的说明图。
图8是表示本发明实施方式的多层陶瓷衬底的例子的截面图。
图9是按照Pd含有量表示本发明实施方式的导体膏的Ag浓度与剪切强度之间的关系的说明图。
图10是按照Pd含有量表示本发明实施方式的导体膏的Ag浓度与拉伸强度之间的关系的说明图。
图11是表示使本发明实施方式的导体膏的Ag浓度为恒定、使Pd含有量变化时的与剪切强度之间的关系的说明图。
图12是表示使本发明实施方式的导体膏的Ag浓度为恒定、使Pd含有量变化时的与拉伸强度之间的关系的说明图。
图13是表示本发明实施方式的多层陶瓷衬底的表层端子电极的截面例的说明图。
图14是表示本发明实施方式的多层陶瓷衬底的表层端子电极的截面例的概要图。
图15是表示搭载了本发明实施方式的电子部件的本实施方式的多层陶瓷衬底10的截面的一个例子的说明图。
图16是表示图15的BGA连接部和LGA连接部的说明图。
图17是表示现有的多层陶瓷衬底的例子的截面图。
具体实施方式
参照附图对本发明的实施方式进行说明。图1是表示本实施方式的多层陶瓷衬底的制造工序的流程图。
(多层陶瓷衬底的制造)
在形成本实施方式的多层陶瓷衬底的工序中，首先生成多个陶瓷生片(green sheet)。为此，通过刮涂(doctor blade)法在有机载体薄膜(carry film)(例如PET薄膜)上，将由能够低温烧成的陶瓷材料粉末、玻璃成分的粉末、有机粘合剂、增塑剂以及溶剂的混合物构成的生料(slurry)形成为规定厚度的膜状，并使其干燥(S1)。该生料的干燥后的厚度根据目的而不同，但在此处的例子中为大约20～200μm。
另外，作为用于陶瓷生片的能够低温烧结的陶瓷材料，只要是能够在800～1000℃与银(Ag)等导体材料(以下称为导体膏)同时烧成的陶瓷材料、即所谓LTCC用陶瓷，则能够使用任何材料。作为一个例子，能够举出由将混合物暂时以700℃～850℃临时烧制、并将其粉碎而成的平均粒径0.6～2μm的微粉碎粒子构成的介质瓷器组成物；上述混合物为，在将作为主成分的AL、Si、Sr以及Ti分别换算为Al2O3、SiO2、SrO、TiO2时，Al2O3为10～60质量％、SiO2为25～60质量％、SrO为7.5～50质量％、TiO2为20质量％以下(包括0)，相对于其主成分100质量份，作为副成分，将Bi、Na、K的组之中的至少1种以Bi2O3换算含有0.1～10质量份、以Na2O换算含有0.1～5质量份、以K2O换算含有0.1～5质量份，并且，将Cu、Mn、Ag的组中的至少1种以CuO换算含有0.01～5质量份、以MnO2换算含有0.01～5质量份、含有0.01～5质量份的Ag，并含有其它不可避免的杂质。
另外，能够低温烧成的陶瓷生片的生成不限于这里所述的刮涂法，例如也可以通过压延(压出)法、印制法、喷墨式涂敷法、转印法等生成。在成为了陶瓷生片情况下，然后将其剪断而得到多个陶瓷生片(S2)。虽然以生片的形式进行处理是容易的，但不进行剪断而一边对卷取为辊状和放卷进行重复、一边供给到之后的印制等工序中也是合理的制造方法。
并且，通过在各陶瓷生片上，使用激光等按照目标电路来形成导通孔(S3)，经由印制丝网向各导通孔中配置以银(Ag)为主成分的导体膏，用橡皮辊(squeegee)将导体膏压入导通孔且剥取过剩的导体膏，由此制作导通导体(S4)。并且，在包含上表面的第1层陶瓷生片的各陶瓷生片的表面上，使用银(Ag)等导体膏印制形成5～35μm厚度的与目标电路相对应的导体图案(S5)。通过这些导体图案形成电感器、传输线路、电容器、接地电极等的内部布线，并通过基于上述导通导体的导通布线来相互连接而构成目标电路布线。另外，导通孔也可以通过机械式穿孔工具(机械穿孔机)来进行开孔。
另外，在上表面的第1层陶瓷生片的情况下，需要以微小的导体图案狭窄地接近、并能够搭载多个小型搭载部件或半导体部件的方式进行印制。这时，当多次重复进行用以Ag为主体的导体膏来填充印制导通孔的工序和形成表面导体图案的工序时，容易产生位置偏离，因此难以实现高密度。因此，导通孔的填充印制也可兼作表面导体图案的印制而通过一次来进行。
接着，通过压力机将形成了导通导体及/或导体图案的多个陶瓷生片进行压接(S6)，并重复进行陶瓷衬底层数的剥离载体薄膜的工序(S7)并层叠，生成未烧结多层陶瓷层叠体(以下简称为“未烧结多层陶瓷体”)。
作为一个例子，将位于未烧结多层陶瓷体的最表面侧的陶瓷生片设置在固定用薄膜上，并通过模具以规定的压力、温度、时间进行加压而压接。例如，使压力为1～5MPa(10～50kgf/cm2)、温度为30～60℃、时间为3～15秒等。热压接上下的模具可以为内置有加热器的单纯平板形状。当压力机的压接结束时，剥离陶瓷生片的载体薄膜。这时，生片固定在固定用薄膜上，不会在载体薄膜的剥离时一起被剥离。
接着，层叠第2层陶瓷生片。在陶瓷生片上印制有构成内部电路布线的导体图案。陶瓷生片的主面被设置为与第1层的陶瓷生片抵接，并与第1层陶瓷生片的情况相同，加压并压接。这时，若使挤压温度为印制膏内的粘合剂软化固定的温度，则通过加压力使印制部与对方侧的陶瓷生片接合。因此，陶瓷生片彼此隔着印制导体膏而结合。并且，在没有电极而陶瓷层彼此直接接触的位置，也与隔着电极的情况相同地软化并固定结合。此时的压接温度根据粘合剂的种类而不同，但通常为40～90℃左右的低温即可，通过改变加压力能够调整接合强度。压接后剥离陶瓷生片的载体薄膜。第3层陶瓷生片以后，通过与第2层陶瓷生片相同的工序进行层叠。并且，为了使层叠体高强度地一体化，在层叠了整体后也可以进一步进行压接工序。
并且，也可以在减压的环境下进行压接、剥离、层叠这一系列工序的一部分或者全部。这样，容易除去陶瓷生片之间的气泡，能够保持层叠时的尺寸精度，并能够减少分层。
在本实施方式中，在如此得到的未烧结多层陶瓷体的底面(与最表面的陶瓷衬底层表面相对的相反面)上，使用以Ag为主体的导体膏，按照目标电路来印制形成底面侧的表层电极(S8)。
并且，也可以在衬底表面和底面的导体图案周围适当形成涂层(overcoat)材料。作为该涂层材料的材质，优选烧结收缩特性和热膨胀特性近似于未烧结多层陶瓷体的素材。例如，可举出在与陶瓷生片相同材质的生料中添加了用于赋予提高涂层部分的可视性这种功能的添加成分的材质。通过在表面导体图案的周缘覆盖涂层而形成电极覆盖区域，由此能够进行表面的导体图案的机械保护、并能够防止在之后的工序中设置在导体图案上的焊锡流出而与导电部接触等的短路。另外，基体表面的导体图案和涂层材料不需要在未烧结多层陶瓷体的状态下设置，也可以对于烧结后的多层陶瓷衬底而形成。
在本实施方式中，通过CIP(Cold Isostatic Press)装置对如此得到的未烧结多层陶瓷体以10～40MPa(100～400kgf/cm2)、85℃来进行热压接，而成为各层一体化的未烧结多层陶瓷体。
接着，在未烧结多层陶瓷体的表面上通过切刀等工具形成切槽，并形成分割槽(S9)。该分割槽根据集合衬底的大小和制品衬底的尺寸而形成为不同的形状。分割槽具有足够尺寸余地而形成，并在俯视中从导体端部大概间隔100～250μm左右的距离地形成，以便不产生损伤构成电路的导体图案的不良影响。该分割槽例如为V字形的槽，其深度例如为，在对上下两面设置分割槽的情况下、两面的槽深度的总和为未烧结多层陶瓷体的厚度的30％以下。该深度根据未烧结多层陶瓷体的厚度而不同，但一般为0.01～0.2mm左右。其原因是，当该深度过深时，切刀的脱模变差而容易引起变形，并在烧结过程中成为裂缝的起点。另外，分割槽不一定必须形成在两面上，可以在上面或底面的任何一方上。
并且，分割的方法也不一定必须是沿着V字形的槽进行分割的方法，也可以不形成槽而在之后的烧成工序后使用刻模或划线的方法。
接着，在烧成炉内以烧结温度800～1000℃对未烧结多层陶瓷体进行一体烧成(S10)。在该阶段，如图2(a)例示的那样，在导通孔的截面上，外部端子电极的一部分即表层导通电极的表面(F)、和最表面的陶瓷衬底层表面(S)处于大致相同面上。
(表层导通电极的蚀刻)
在本实施方式中，在此浸渍到具有使表层导通电极(这里为Ag)溶解的作用的蚀刻液中，除去表层导通电极的一部分(S11)。即，在该阶段，如图2(b)例示的那样，在导通孔的截面上，表层导通电极的表面(F)被蚀刻至导通孔内部、相对于最表面的陶瓷衬底层表面(S)成为凹的位置。另外，在以下的说明中，将在该表层导通电极上形成了镀层后的此处的表面称为端面以进行区别。此处的蚀刻溶液能够使用含有硝酸、王水或者过氧化氢中的任意一种的混合液。在使用的导体材料为铜或以铜为主的合金等的情况下，还能够使用过硫酸铵作为蚀刻液。由此，能够使表层导通电极的表面相对于最表面的陶瓷衬底层表面凹陷，并且能够得到良好的表面特性。由此，在之后工序中能够在电极上高质量地成膜Ni镀、Au镀等。即，通过使用蚀刻液，能够将附着在导通孔内壁的凹凸中的Ag溶解除去，而能够有助于提高咬合强度(固定效果)。并且，通过进行该蚀刻处理，导通孔表面被充分润湿而除去微小的气泡，所以能够防止在之后的电镀工序中的微小析出缺陷导致的不良。
在使表层导通电极溶解时，为了不对电极产生破坏、且不使电极和陶瓷之间的紧密接触强度降低地得到充分的蚀刻效果，预先调整蚀刻液的种类、浓度和温度。该调整实验地且经验地进行设定，作为一个例子，优选含有1～20容量％的硝酸、1～25容量％的王水、1～30容量％的过氧化氢溶液、或者含有1～30容量％的盐酸的蚀刻液。蚀刻浴槽内的搅拌方法也需要充分注意。并且，在每次的蚀刻工序中使用荧光X射线等测定方法来测定剩余的电极厚度，通过与蚀刻前的厚度进行比较来确认蚀刻反应速度，并严密地管理工序条件。并且，在蚀刻液的成分中含有易挥发的成分和易分解的成分时，优选定期地采集液体样品并进行滴定而监视每种成分的浓度。还完全同样地定期进行溶出到液体中的被蚀刻的导体金属的浓度的监视。
并且，基于蚀刻的凹陷深度等量的控制，是控制蚀刻液的种类、浓度和温度而进行的。但是，例如当使浓度极低时，仅通过少量处理蚀刻液的性能就容易变得劣化，而必须频繁地进行调整，因此需要使浓度不过低。并且，由于蚀刻液的主成分较多为挥发性，所以温度设为50℃以下是较适当的。其原因是，当温度比此高时蚀刻液的浓度或成分的配合比容易变动。并且，蚀刻液的循环以及陶瓷衬底的上下动或旋转等搅拌操作，包括蚀刻液的均匀化在内，对控制反应速度是有效的。在组合这些调整方法的基础上，优选对每个处理批次或每个组一边进行监视一边在蚀刻处理时间内进行微调整。
对于这种蚀刻处理，除向蚀刻液浸渍的方法之外，也可以为通过辊状的涂敷头进行转印地涂敷蚀刻液的方法、或从下方对水平保持的陶瓷衬底喷泉状地喷出蚀刻液的方法等。在这些方法中，也可以通过用橡胶衬垫等来按压保持的衬底的端部而进行密封，由此使蚀刻液不流向相反面而进行每个单面的处理。根据装置的设计和蚀刻液的种类或性质来选择用衬垫材料进行密封的面即可。通常微小的表层端子电极偏向存在于搭载有半导体或小型芯片部件的上面上，所以本发明的表层端子电极的构造对这种上表层有效。但是，相反侧的下表层(底面)仅设置20～30处左右的1mm或其以上的较大尺寸的LGA(LAND GRID ARRAY)电极的情况较多，在电极尺寸较大而强度较高的下表层(底面)上，有时不一定必须本实施方式的端子电极构造。在这种情况下，上述的单面处理常常是有效的。单面处理在之后的清洗工序中所需水量较少即可等的环境负荷方面也是优秀的，并且存在包括干燥的设备设计和工序管理整体都容易且便宜这种制造工序上的优点。
(金属镀层)
在蚀刻处理之后进行充分的清洗(S12)，接着进行电镀(S13)。在该电镀工序中，一般进行无电解电镀以便即使为复杂的电路构造的部件也均等地形成电镀。作为一个例子为，Ni底镀3～10μm、接着覆盖Au镀0.03～0.5μm。这里，为了防止在Ni底镀层作为制品使用时产生不希望的扩散等化学反应，也可以在与Au镀之间电镀缓冲层。
通过该电镀工序，如图2(c)所示在表层导通电极(F)上覆盖金属镀层(M)，且使该金属镀层的表面(MF)和最表面的陶瓷衬底层表面(S)成为大致相同面(如后所述、突出不足金属镀层的厚度(在上述的例子中最高至3μm))。具体来说，在该金属镀层的表面上载有焊球等，所以优选不较大地突起、且不形成较深的凹陷。作为该范围，根据经验优选在成为凸的方向上处于从最表面的陶瓷衬底层表面S为3μm以下，更优选在成为凹的方向上处于从最表面的陶瓷衬底层表面S为3μm左右深的位置上，成为10μm以下为止的深度。通过以上，形成由表层导通电极(F)和覆盖其上部(端面)的金属镀层(M)构成的表层端子电极。这时重要的是，金属镀层与表层导通电极的端面之间、以及与导通孔内壁之间无空孔或间隙地严密地紧密接触。
(无收缩工作法的情况)
另外，在工序S9、形成分割槽之后，也可以采用所谓的无收缩工作法、即在未烧结多层陶瓷体表面上配置在烧制中以使衬底不收缩的方式进行约束的约束用生片。这里，约束用生片如下形成：制作对在未烧结多层陶瓷体的烧成温度下不烧结的无机材料中添加有机粘合剂、增塑剂、溶剂的陶瓷生料，并通过刮涂法将其在载体薄膜上成膜规定厚度(例如100～200μm)。
用于该约束用生片的陶瓷材料，是在用于陶瓷生片的玻璃陶瓷材料的烧成温度(800～1000℃左右)下不烧结的材料，并是具有不使未烧结多层陶瓷体表面收缩的功能的材料即可。作为无机材料一般使用氧化铝。并且，有机粘合剂、增塑剂、溶剂能够使用与用于陶瓷生片的材料相同的材料。
然后，在烧结工序之前，使约束用生片分别对位在未烧结多层陶瓷体的上面以及下面上，并以该约束用生片的厚度成为200μm左右的方式进行层叠，通过CIP装置以10～40MPa(100～400kgf/cm2)、85℃来进行热压接，得到将由约束用生片构成的约束层与未烧结多层陶瓷体一体化的层叠体。
接着，在处理S10在烧成炉内，对该层叠体一边适当进行约束层的脱粘合剂一边以未烧结多层陶瓷体烧结的温度即800～1000℃进行一体烧成。
另外，在这样使用了约束用生片的情况下，能够简单地除去烧制后的无机粒子的大部分，但是不能够容易地除去在表层导通电极上残留的无机粒子。在这种情况下，进行超声波洗净而除去残留无机粒子是有效的。这里，当兼作蚀刻(处理S11)的前处理过程而在蚀刻液中进行超声波洗净时，能够在蚀刻表层导通电极(Ag)的表面的同时除去无机粒子，因而是优选的。并且也可以在清洗的过程(S12)中进行超声波洗净而可靠地进行清洁。
(导通孔和表层端子电极的形态)
在形成处理S3的导通孔时，如图3例示的那样，也可以将该导通孔形成为朝向最表面S扩大的锥孔状。
由于导通孔成为锥状，因此与金属镀层接触的陶瓷的侧面距离增大，进而金属镀层与导通孔内壁接触的面积增大，固定效果增大，因此有助于强度增大。尤其是导通孔内壁面在现实中成为相互插合的凹凸状，因而其效果较大。另一方面，当导通孔为较深的直线的凹陷时，金属镀层难以从凹陷的底部向上紧密接触地析出，具有在途中电镀液等进入导通孔内壁的微小凹凸内并残留的倾向。
另一方面，当导通孔成为锥状时，电镀液容易从比较宽的开口部向比较窄的导通孔内部循环，电镀的成长速度快且能够维持均匀。如果为15μm左右为止的深度，则能够在实用的电镀时间内使电镀成长到与陶瓷衬底层表面大致相同平面高度。这时，金属镀层以从导通孔底部依次无间隙地填充导通孔的方式析出，能够防止电镀药液被卷入导通孔内壁的微小凹凸部而残留。因此，金属镀层向导通孔内壁的紧密固定性提高，有助于提高固定效果带来的机械接合强度。并且，难以产生电镀药液残留在内部并在以后渗出而诱发腐蚀等问题。但是，不限于锥孔的朝向，导通孔例如也可以形成为朝向最表面变窄的锥状。
在通过本实施方式的方法制作的多层陶瓷衬底中，如图2(c)和图4示意地表示的那样，表层端子电极的表面相对于最表面的陶瓷衬底表面S，首先表层导通电极形成为其表面F成为凹陷的位置。并且，在该表层导通电极之上覆盖金属镀层，但该金属镀层的表面MF也为与最表面的陶瓷衬底表面S大致相同的平面、或者凹陷的位置。
该表层导通电极在烧成工序(S10)中与陶瓷衬底的烧成一起烧成。这时，可以认为表层导通电极的金属材料与陶瓷衬底之间的边界(导通孔内壁面)成为相互插合的凹凸状而咬合的形状，发挥固定效果并生成相互的紧密固定力。并且，在烧成温度为850℃～1000℃的范围内，表层导通电极的材料即银(Ag)和铜(Cu)在与陶瓷的界面上反应、或者相互扩散而提高紧密固定性地起作用，有助于进一步提高紧密固定力。
另外，在图2到图4中将表层端子电极和陶瓷衬底之间的边界示意地表示为直线状，但实际上如图13、图14所示那样形成有凹凸。
如图13的扫描型电子显微镜照片(倍率：3000倍)中的表层端子电极4的截面所示，Ni底镀3a与表层导通电极2的端面F之间未发现空孔或间隙。这样，金属镀层3a、3b沿着凹凸析出，其边界面紧密接触地一致(无间隙地一致)，并且边界面的长度和凹凸宽度影响连接强度。
如图14例示，边界面的紧密固定长度L为，在金属镀层3与导通孔内壁紧密接触地一致的起点ds和终点de之间、沿陶瓷衬底的深度(厚度)方向画出假想中心线而测定的，其长度需要为2μm以上。可以认为该长度越长连接强度越高，由于受到除去上述表层导通电极时的蚀刻精度和劳力时间等制造上的制约，所以优选的范围为3～8μm左右。边界面的凹凸宽度w如下测定：画出通过金属镀层3紧密接触地一致(无间隙地一致)的起点和终点之间的最大凸(离导通孔中心最近的点)的点、并与上述假想中心线平行的假想线，和与该假想线平行的平行假想线即通过最小凹(离导通孔中心最远的点)的点的假想线，将两线的间隔测定为凹凸宽度w，该凹凸宽度w优选为0.6μm以上。使用的陶瓷素材的热收缩性能、填充到导通孔中的导体材料的热收缩性能、导通孔加工的精度、激光导通加工的情况下的加工后的残渣物、导通孔内壁或周边的热影响区域的形状和大小等多种因素，左右该凹凸宽度w。作为容易控制的工序参数，激光加工条件是有效的，变更能量、脉冲宽度、发射数量等主要加工条件，能够对热影响区域等因素产生影响。凹凸宽度w的优选范围在经验上为0.9～5μm左右。
并且，在金属镀层3具有Ni底3a和Au覆盖3b的情况下，可以认为比较高强度的镍(Ni)底层3a以跟踪导通孔内壁的凹凸的方式与导通孔的内壁紧密固定，也有助于强度提高。即，镍(Ni)的拉伸弹性模量为200GPa，与表层导通电极2的材质即银(Ag)的83GPa、铜(Cu)的130GPa相比高，所以在镍(Ni)的情况下，更牢固地维持与导通孔内壁紧密固定的状态而抵抗外力的特性较高，能够足够强地发挥固定效果。这里，镍(Ni)底层3a的厚度优选为3μm以上，更优选的范围为4～8μm。
(剪切强度)
图13、图14中例示了本实施方式的多层陶瓷衬底的表层端子电极4的截面，但在图17所示的现有一般的衬底中，将导通布线向最表面侧延长，连续地连接于导通布线的表层导通电极2的端面与最表面陶瓷衬底的表面S成为大致相同面，或者从最表面陶瓷衬底表面S突起。在这种现有例的情况下，在导通孔的表面侧开口部的角部分(R)，表层端子电极处于较强地紧密固定的状态，当如剪切强度试验那样从横方向施加外力时，应力容易集中的该角部分容易成为破坏的起点。
对此，如图2(c)和图4、或图13、图14所例示的那样，在将导通布线向最表面侧延长，连续地连接于导通布线的表层导通电极2的端面F从最表面陶瓷衬底1的表面S向导通孔的深度方向凹陷，进而覆盖该端面F的金属镀层3处于与最表面陶瓷衬底1的表面S为大致相同平面、或者凹陷的位置时，表层导通电极2的上端周缘部与导通孔内壁面紧密固定，而不与由于应力集中而容易破损的导通孔的表面侧开口部的角部分紧密固定。这里的大致相同平面意味着，从最表面陶瓷衬底1的表面S仅突出不足金属镀层3的厚度的量(例如3μm以下)的状态。金属镀层3也可以覆盖导通孔的表面侧开口部的角部分(金属镀层3也不一定必须扩大为导通孔径，在表层导通电极2表面的凹陷较浅的情况下，金属镀层3的最表面侧有时从最表面陶瓷衬底1的表面S稍微突出而扩大为伞状)，但该突出为3μm为止。如果为3μm以下，则与导通孔内壁紧密固定的边界面长度即使为2μm左右，也是固定效果胜出而能够避免破损。并且，在构成该金属镀层3的材料与陶瓷衬底之间存在凹凸咬合带来的固定效果，但化学反应和相互扩散比表层导通电极2的材料小，因此可以认为难以发生导致破坏的应力集中，结果成为高强度。
另外，这里的剪切强度试验是指，测定LTCC(Low Temperature Co-firedCeramics)衬底的表面电极的强度的试验，如图5例示的那样，是如下的实验：经由与下层的布线E接触的表层端子电极(表层导通电极(Ag)和金属镀层(MF))而搭载焊球B，使具有相对于陶瓷衬底表面S大致铅直的面的剪切试验工具T，在保持离陶瓷衬底表面S为一定高度(例如30μm)的状态下，以规定的移动速度(例如为0.2mm/s)平行移动，从横方向对焊球B施加剪断(剪切)力，并测定破坏强度。
该破坏强度根据金属镀层表面的面积(焊点面积)而不同，因此可以用预先测定的焊点面积来对由该试验测定的破坏强度的测定值进行标准化、并进行评价。
并且，如现有一般构造那样，在金属镀层3覆盖在与最表面的陶瓷衬底的表面处于大致相同平面的表层导通电极2的表面上的情况下，如图17所示，金属镀层3的端部成为尖端形状而与陶瓷衬底的表面S接触(Q)。因此，在剪切强度试验那样从横方向施加外力时，应力容易集中到该尖的金属镀层的端部上而容易成为破坏的起点。通常，作为金属镀层将强度高的镍(Ni)用作底层，因此产生应力集中而成为破坏的起点的可能性变得更高。
在本实施方式的多层陶瓷衬底中，如图2(c)和图4例示的那样，在表层导通电极的表面从最表面陶瓷衬底的表面向导通孔的深度方向凹陷，覆盖在其上(端面)的金属镀层处于与最表面陶瓷衬底的表面成为相同的平面(从表面仅突出不足金属镀层的厚度(例如3μm以下))、或者凹陷的位置时，金属镀层的端部不成为尖端状而在导通孔内壁的整个周面上较强地紧密固定。因此，成为难以产生应力集中导致的破坏的构造，因此成为高强度。
因此，使从最表面陶瓷衬底的表面到表层导通电极的表面为止的深度d变化，同时使焊球的直径为300μm、125μm时的剪切强度试验的结果如下面的表1(焊球径125μm的情况)、表2(焊球径300μm的情况)以及图6所示。另外，金属镀层(Ni底+Au覆盖)的厚度在这里调整为4～8.5μm，在实施例中金属镀层的表面被控制在凹陷的位置、或者突起3μm以下的位置。并且，用导通孔径(导通孔越小越接近于焊点直径)φ来除从最表面陶瓷衬底的表面到表层导通电极的端面为止的深度d。其原因在于，可以认为导通孔径越大、即焊点直径越大，对外力的力矩变得越大而容易断裂。
表1
  剪切强度gf/μm2(球径125μm)   导通孔径φμm   到表层导通电极为止的深度dμm   d/φ(无单位)
  实施例1-1   0.0150   50   -6   -0.120
  实施例1-2   0.0132   60   -5.8   -0.097
  实施例1-3   0.0115   70   -5.1   -0.073
  实施例1-4   0.0107   83   -4.9   -0.059
  实施例1-5   0.0137   90   -10.5   -0.117
  实施例1-6   0.0110   90   -6   -0.067
  实施例1-7   0.0090   105   -3.6   -0.034
  实施例1-8   0.0072   125   -2.4   -0.019
  实施例1-9   0.0064   150   -2.4   -0.016
  比较例1   0.0016   78   2.6   0.033
  比较例2   0.0007   89   4   0.045
  比较例3   0.0049   100   3.7   0.037
  比较例4   0.0046   119   4.5   0.038
表2
  剪切强度gf/μm2(球径125μm)   导通孔径φμm   到表层导通电极为止的深度dμm   d/φ(无单位)
  实施例2-1   0.0110   50   -6   -0.120
  实施例2-2   0.0094   60   -5.8   -0.097
  实施例2-3   0.0079   70   -5.1   -0.073
  实施例2-4   0.0067   83   -4.9   -0.059
  剪切强度gf/μm2(球径125μm)   导通孔径φμm   到表层导通电极为止的深度dμm   d/φ(无单位)
  实施例2-5   0.0095   90   -10.5   -0.117
  实施例2-6   0.0069   90   -6   -0.067
  实施例2-7   0.0047   105   -3.6   -0.034
  实施例2-8   0.0045   125   -2.4   -0.019
  实施例2-9   0.0049   150   -2.4   -0.016
  实施例2-10   0.0044   191   -2.4   -0.013
  实施例2-11   0.0029   250   -2.4   -0.010
  实施例2-12   0.0031   280   -2.4   -0.009
  实施例2-13   0.0028   300   -2.4   -0.008
  比较例1   0.0001   78   2.6   0.033
  比较例2   0.0001   89   4   0.045
  比较例3   0.0002   100   3.7   0.037
  比较例4   0.0004   119   4.5   0.038
这些实际测定的结果大致直线地变化，因此当通过一次回归而用直线表示这些结果时，表示剪切强度f的直线在焊球径为125μm的情况下为：
f＝-0.0747×(d/φ)+0.006，
在焊球径为300μm的情况下为：
f＝-0.0713×(d/φ)+0.0028。
另外，这里以最表面陶瓷衬底的表面为基准(±0)，以在突起的情况为正、在凹陷的情况为负的方式取d的值(以下的说明也相同)。
这里，表层端子电极的每单位面积的强度，如果在焊球径为125μm的情况下能够得到0.0064gf/μm2则足够。这相当于如果为直径φ100μm的表层端子则每一个电极为大约50gf的强度，当同时考虑到通常每一个半导体芯片具有10处以上的连接电极的情况时，整体上相当于能够获得大约500gf左右的绝对强度的值。一般有时在半导体芯片和陶瓷衬底之间的间隙部分填充被称为底部填充剂(under fill)的树脂材料来进一步增加加强效果。
在剪断力的力矩变得比较大的焊球径为300μm时，剪切强度试验工具与焊球接触的点变高、力的力矩变大，因此强度的目标值自然变小。焊球径为125μm时的接触点高度平均为45μm，但焊球径为300μm时的接触点高度为103μm。剪断力(剪切强度)的力矩与其对应而成为2.29倍。因此，在焊球径为300μm时，如果每单位面积的需要强度为0.0028gf/μm2以上，则判断为良好。在焊球径较大时，一般表层端子电极的直径也与其对应地被设计为大直径。通常选择至少直径150μm以上，因此这时如果每一个电极相当于大约49gf的强度，并具有10处以上的连接电极，则整体能够获得大约500gf左右的绝对强度。
根据以上所述，在焊球径为300μm时如果d/φ＜0，则满足条件。并且，在剪断力的力矩变得比较小的焊球径为125μm时，通过使d/φ＜-0.005来满足条件。此时表层端子电极的直径最大只能测定到150μm。其原因在于，在此以上的直径时，焊球变为扁平状而不能够进行剪切强度测定。
另外，在d太深的情况下，成为不良的原因并且在制造上也不优选。由于也违背小型化的要求，所以深度优选设置为不足15μm左右的深度。其原因在于，在小型且高密度部件的情况下，有时包括最表面层的陶瓷衬底的各层的厚度成为15μm以下，其成为超过层的厚度的深度。即，在表层端子电极的直径为100μm的情况下，通过深度d为0.5μm的凹陷或者更深才能够满足d/φ＜-0.005，并且，在假定为高集成的陶瓷衬底时，由于深度d与薄且高密度的陶瓷衬底的层厚度相比较、在实用上为最大15μm左右的凹陷，因此在表层端子电极的直径为125μm的情况下，优选d/φ≥-0.12程度。并且，由于表层导通电极的深度不足15μm(d＞-15μm)、金属镀层(Ni+Au)的厚度被调整为4～8.5μm，因此金属镀层表面处于离衬底表面为不足10μm深度。通过在突起时为3μm以下，还具有可得到在载放焊球时自然向稳定性良好的位置收束的自定位效果，并且由此焊球的稳定性变得较好，因而是优选的。
这样，根据表1、表2的结果，通过对从最表面陶瓷衬底的表面到表层导通电极的表面为止的深度d进行调整，以使将最表面的陶瓷衬底层表面作为±0基准时的到表层导通电极的端面为止的深度d(设衬底内侧为负)、与导通孔的直径φ的比d/φ，成为-0.12以上的负值，由此能够提高部件之间的接合强度。
根据该构造，即使进一步将较小表层端子电极和更小的焊球(直径100μm以下)组合使用，也能够维持较高的剪切强度，因此能够实现更小型、对应于高集成化的多层陶瓷衬底。
(拉伸实验)
另外，本实施方式的效果不仅通过上述剪切实验得到了确认，通过其它的评价方法也得到了确认。例如图7所示，还评价了拉伸实验中的强度，该拉伸实验为，通过夹持机构等从侧面施加力(F push)而夹持焊球，并向铅直上方(衬底面上方)用力(F pull)拉起时的破坏试验。拉伸实验的结果如表3所示。在该情况下，与剪切实验不同、在尖端形状部分不产生应力集中，所以可以认为只能够评价金属镀层、特别是强度高的镍与导通孔的内壁紧密固定所产生的强度提高效果。因此，本实施方式的强度提高效果与剪切实验时相比为一半以下，但是还是同样地确认了能够得到2％至30％左右的高强度。另外，由于在拉伸实验的情况下必须机械地把持焊球，所以使用φ500μm的大焊球进行了评价。
表3
  剪切强度gf/μm2(球径500μm)   导通孔径φμm   到表层导通电极为止的深度dμm d/φ(无单位) 金属镀层的厚度μm 电镀厚度中Ni镀层的厚度μm   表层端子电极的高度μm
  实施例3-1   0.060   50   -6   -0.120  5.9  5.8   -0.1
  实施例3-2   0.058   60   -5.8   -0.097  7.2  6.9   1.4
  实施例3-3   0.055   70   -5.1   -0.073  6.0  5.9   0.9
  实施例3-4   0.059   83   -4.9   -0.059  5.5  5.4   0.6
  实施例3-5   0.062   90   -10.5   -0.117  8.5  8.3   -2.0
  实施例3-6   0.056   90   -6   -0.067  8.5  8.3   2.5
  实施例3-7   0.051   105   -3.6   -0.034  4.8  4.5   1.2
  实施例3-8   0.050   125   -2.4   -0.019  5.0  4.8   2.6
  实施例3-9   0.052   150   -2.4   -0.016  5.3  5.0   2.9
  实施例3-10   0.048   191   -2.4   -0.013  4.9  4.8   2.5
  实施例3-11   0.049   250   -2.4   -0.010  5.2  5.0   2.8
  实施例3-12   0.048   280   -2.4   -0.009  5.0  4.6   2.6
  实施例3-13   0.048   300   -2.4   -0.008  5.4  5.3   3.0
  比较例1   0.045   78   2.6   0.033  5.8  5.7   8.4
  比较例2   0.043   89   4   0.045  2.0  1.9   6.0
  比较例3   0.043   100   3.7   0.037  5.3  5.0   9.0
  比较例4   0.044   119   4.5   0.038  7.1  6.9   11.6
并且，在此之前对在微小电极上搭载了焊球的状态下的一个一个独立的状态下的实验结果进行了说明，但是搭载一个实际的表面安装部件即半导体电子部件而进行剪切强度或拉伸强度的测定，并确认了同样的强度提高效果。在实际的半导体电子部件的情况下，与陶瓷衬底连接时的焊球的数量存在从10个到数百个、有时为1000个以上的多种。该数量根据半导体电子部件的用途或功能而各种各样，并且连接用表面电极的尺寸、甚至半导体电子部件的厚度也各种各样，所以实验负荷产生的力矩也不同，难以标准化，因此在这里省略详细说明。
并且，在本实施方式中，在使导通孔为锥状的情况下，如上所述，金属镀层与导通孔侧面(导通孔内壁)的接触距离增大。并且表层导通电极与导通孔内壁的接触面积也增大。由此，能够进一步提高强度。并且，通过这样成为向最表面扩大的锥状，金属镀层形成时的电镀药品的循环变容易，减少向凹凸内的残留，并能够进一步减小陶瓷衬底与金属镀层的界面的缝隙。并且，也难以发生残留电镀液所引起的耐腐蚀性的问题。
(导通孔内壁的凹凸长度和宽度)
接下来，对在上述拉伸实验中使用的多层陶瓷衬底进行了表层端子电极的形态的观察。试料为，研磨多层陶瓷衬底的截面并形成观察面，使用扫描型电子显微镜(倍率：3000倍)拍摄表层端子电极附近的照片。其一个例子如图13所示，迹线如图14所示。由于在导通孔内壁上形成有微小的凹凸，所以测定了该凹凸和金属镀层的边界面。测定如图14所示，在边界面的起点ds和终点de之间，在陶瓷衬底的深度(厚度)方向画出假想中心线而测定了边界面的紧密固定长度L。并且，画出通过起点和终点之间的最大凸(离导通孔中心最近的点)的点的假想线、和与该假想线平行的平行假想线即通过处于最小凹边界面上的最大凸的假想线，并测定了两线的间隔作为凹凸宽度w。剪切强度与上述实施例相同，焊球径为125μm时为0.0064gf/μm2以上，焊球径为300μm时为0.0028gf/μm2以上，拉伸强度以在焊球径为500μm时为0.046gf/μm2以上为基准。测定结果如表4所示。
可以想到凹凸的紧密固定长度和凹凸宽度两者复合地相互影响，根据表4在边界面的紧密固定长度为2.2μm(实施例3-13及其他)以上时，并且凹凸宽度为0.9μm(实施例3-13及其他)以上时，可得到拉伸强度为0.048gf/μm2以上的结果。并且，即使对另外进行的剪切强度，在各实施例中也得到最低限的0.0028gf/μm2以上。因此，根据表4的实施例和比较例的结果，可以认为紧密固定长度的下限为2μm、凹凸宽度下限为0.6μm。另一方面，在紧密固定长度为7.8μm(实施例3-1)和11.9μm(实施例3-5)时，拉伸强度几乎没有差别。在对被认为与紧密固定长度的依存度高的拉伸强度中，由于没有见到提高效果，所以可以认为紧密固定长度最大为8μm左右就足够了。并且，对于凹凸宽度，存在越大则强度越增加的倾向，对此，对于被认为依存度高的剪切强度也可得到同样的结果。导通孔内壁的凹凸难以严密地控制，但是根据实验结果可以假定如果最大为5μm左右则足够。
表4
  剪切强度gf/μm2(球径500μm)   导通孔径φμm   到表层导通电极为止的深度dμm d/φ(无单位) 凹凸宽度wμm 紧密固定长度Lμm
  实施例3-1   0.060   50   -6   -0.120   4.3   7.8
  实施例3-2   0.058   60   -5.8   -0.097   1.9   8.0
  实施例3-3   0.055   70   -5.1   -0.073   1.6   7.7
  剪切强度gf/μm2(球径500μm)   导通孔径φμm   到表层导通电极为止的深度dμm d/φ(无单位) 凹凸宽度wμm 紧密固定长度Lμm
  实施例3-4   0.059   83   -4.9   -0.059   3.1   5.7
  实施例3-5   0.062   90   -10.5   -0.117   2.4   11.9
  实施例3-6   0.056   90   -6   -0.067   2.5   7.0
  实施例3-7   0.051   105   -3.6   -0.034   1.2   5.2
  实施例3-8   0.050   125   -2.4   -0.019   1.1   3.5
  实施例3-9   0.052   150   -2.4   -0.016   1.3   4.0
  实施例3-10   0.048   191   -2.4   -0.013   0.9   3.1
  实施例3-11   0.049   250   -2.4   -0.010   1.0   3.0
  实施例3-12   0.048   280   -2.4   -0.009   0.9   3.2
  实施例3-13   0.048   300   -2.4   -0.008   0.9   2.2
  比较例1   0.045   78   2.6   0.033   0.4   1.9
  比较例2   0.043   89   4   0.045   0.1   0.3
  比较例3   0.043   100   3.7   0.037   0.5   1.0
  比较例4   0.044   119   4.5   0.038   0.5   0.0
(表层导通电极的其它形态)
在上述第1制造方法的实施方式中使用的导通导体用的导体膏是，平均粒径不足3.0μm的银(Ag)粉末为88～94质量％。当Ag粉末的平均粒径为3.0μm以上时，在印制时向直径不足φ80μm的小直径导通孔的填充性变差。在Ag粉末不足88质量％时，膏的收缩量变大，如后所述，即使不使用上述实施方式中的蚀刻，表层电极端子的表面也容易在烧成之后不久变为凹形状。并且，当Ag粉末比95质量％多时，粘度变高而难以膏化。并且，为了进一步提高烧成后的导通填充性，导通导体膏中也可以添加Pd粉末。通过含有Pd，具有抑制Ag的烧结、并防止其比陶瓷先收缩的效果。
该导通导体用的导体膏能够用作为在陶瓷生片的表面上形成的导体图案用的导体膏。由于该导通导体用的导体膏具有以上那样的效果，所以即使形成导通导体和导体图案的导体膏为相同材料，也能够良好地发挥作为导通导体、以及作为表面导体图案的特性和功能。
在此前的说明中，通过利用蚀刻而除去表层导通电极的表面，由此使表层导通电极的表面成为从最表面的陶瓷衬底层的表面凹陷的位置。但是，这里所示的工序和材料是一个例子，不仅限于此。
例如，对于表层的陶瓷生片，使用具有比烧结时的体积收缩率大的体积收缩率的导体膏，对于其它的层叠在下层的各陶瓷生片，使用与在上述第1实施例中使用的导体膏相同的导体膏，并对应于目标电路形成导通导体(导通布线)和导体图案(电路布线)。表5表示这种导体膏的实施例和比较例。
表5
Figure G2009101299217D0000191
如表5的例子所示，由于收缩因此有时导通填充变得不充分而产生间隙，但是，通过含有钯(Pd)并调整银(Ag)的含有量(质量％)，能够恢复导通填充性。为了得到所期望的收缩(d＜0、且无间隙)，使用表5中表示的实施例即可。关于该表5的实施例为，对于焊球为125μm的各例子，使Ag粉末的含有量变化而测定的剪切强度和拉伸强度的结果如图9、图10所示。并且，使Ag粉末的含有量为73质量％、并使Pd含有量变化时的剪切强度以及拉伸强度的变化如图11、图12所示。根据图9、图10，例如在平均粒径不足3.0μm的银(Ag)粉末为65～85质量％的情况下，能够得到规定的剪切强度和拉伸强度。并且，根据图11、图12，优选Pd含有量不足3质量％。并且，从导通填充性方面来看，优选Pd含有量为0.1质量％以上。
因此，优选Ag粉末为65～85质量％，Pd含有量为0.1质量％以上3质量％以下，而且Ag以及Pd粉末总量为65.1～88质量％。这样，作为用于表层电极的膏，Ag粉末的含有率变小，烧成后的导体膏的体积收缩率变得比陶瓷生片大，所以烧成后的表层导通电极的表面成为从最表面的陶瓷衬底层的表面凹陷的位置。
并且，在该情况下，至少在成为最表面的陶瓷衬底层的陶瓷生片中，可以通过一次印制对导通孔同时形成导通导体(导通布线)和导体图案(电路图案)。即，这些导通导体和导体图案可以由相同材质的导体膏形成。
根据该方式，使用了该导体膏的表层的陶瓷生片的导通导体在烧成时更多地收缩，该表层导通电极的表面成为比陶瓷衬底层的表面向衬底内侧(导通孔内部)凹陷的位置。因此，能够得到本实施方式的表层端子电极构造。但是，由于体积收缩率不同，容易在与导通孔内壁之间产生空孔或间隙。因此，电镀药液容易进入导通孔内壁的凹凸而残留。但是，对于下层的导通布线或内部布线，由于使用上述那种通常的导体膏，所以烧成时的体积收缩量与陶瓷基体为相同程度。因此，对于下层来说，在导通导体和导通孔内壁之间不产生空孔或间隙等缺陷，而能够防止电镀液的浸透并避免耐腐蚀性的问题。
在该方式的情况下，不一定必须在图1中所示的处理S11的蚀刻处理。然而也可以组合使用蚀刻处理。另外，在图1所示的处理中，如果可能也可以同时实施多个工序。
(多层陶瓷衬底的制造方法的其它例子)
接下来，对本实施方式的多层陶瓷衬底的制造方法的其它例子进行说明。在该例子中，在位于未烧结多层陶瓷体的最表面侧的第1陶瓷生片上设置导通孔。该导通孔通过激光加工而形成，并贯通陶瓷生片。导通孔的开口部的形状在俯视中为大致圆形，但在陶瓷生片内、直径随着从激光的入射侧朝向出射侧而变小，成为立体的锥形状。开口部的激光入射侧直径大约为60μm。另外，陶瓷生片形成在支承薄膜上，支承薄膜使用化学稳定且可塑性高的PET(聚对苯二甲酸乙二酯)薄膜即可。
接下来，使用丝网和橡皮辊，将银膏印制填充于导通孔。在第1陶瓷生片的印制中，使用导体膏中Ag含有量为65质量％、Pd含有量为0.1质量％的膏即可。另外，在进行印制时，不仅进行向导通孔的填充，也可以根据设计上的需要而在不存在导通孔的部分形成导体图案。在该情况下，在丝网上设置有金属或尼龙等细线编制的网格，通过在其上紧密固定的乳剂或金属箔来开口形成印制图案的图像(image)。丝网的图像开口部与陶瓷生片的激光加工形成的开口部相互对位地配置，并执行印制。
接下来，制作与未烧结多层陶瓷体的第1陶瓷生片相邻接地层叠的第2陶瓷生片。在该第2陶瓷生片中，通过激光加工来形成导通孔的情况与第1陶瓷生片相同。但是，在第2陶瓷生片中，开口部的激光入射侧直径不一定必须与第1陶瓷生片的直径相同。
接下来，使用丝网和橡皮辊，将银膏印制填充于开口部。在第2陶瓷生片的印制中，使用导体膏中Ag含有量为85质量％、Pd含有量为0.3质量％的膏，其它的丝网和橡皮辊与第1陶瓷生片的情况相同。以后，第3陶瓷生片之后也与第2陶瓷生片同样地制作。
最后，制作最后的陶瓷生片，该陶瓷生片在未烧结多层陶瓷体中、位于与第1陶瓷生片相对的相反侧的最表面侧。通过激光加工来形成导通孔开口部的程序与第1、第2陶瓷生片相同。接下来，使用丝网和橡皮辊，将银膏印制填充于开口部。在最后的陶瓷生片的印制中，使用导体膏中Ag含有量为65质量％、Pd含有量为0.1质量％的膏即可。
将位于未烧结多层陶瓷体的最表面侧的第1陶瓷生片设置在固定用薄膜上，并通过模具以规定的压力、温度、时间来加压而进行压接。例如，使压力为1～5MPa(10～50kgf/cm2)、温度30～60℃、时间3～15秒等。热压接的上下模具为内置加热器的单纯的平板形状即可。当基于加压的压接结束时，剥离陶瓷生片的载体薄膜。此时，生片被固定于固定用薄膜上，在载体薄膜的剥离时不会一起被剥离。
接下来，层叠第2陶瓷生片。成为在各陶瓷生片上印制有构成内部电路布线的导体图案的生片。陶瓷生片的一个面设置为抵接于第1层的陶瓷生片，并与第1陶瓷生片的情况相同，加压并进行压接。此时，如果使加压温度成为印制膏内的粘合剂软化固定的温度，则通过加压力印制部与对方侧的陶瓷生片接合。因此，陶瓷生片彼此经由印制导体膏而结合。并且，在没有电极而陶瓷层彼此直接接触的位置，与隔着电极的情况相同地软化而固定并结合。此时的压接温度也根据粘合剂的种类而不同，通常为40～90℃左右的低温即可，通过改变加压力而能够调整接合强度。在压接后，剥离陶瓷生片的载体薄膜。第3陶瓷生片之后到最后的陶瓷生片为止，通过与第2陶瓷生片相同的工序进行层叠。并且，为了使层叠体高强度地一体化，也可以在层叠了整体后除去固定用薄膜，进一步进行压接工序。
也可以在减压的环境下进行这些压接、剥离、层叠这一系列工序的一部分或者全部，该情况与上述实施方式相同。之后，进一步使未烧结多层陶瓷体反转，在与第1陶瓷生片相对的相反侧的最表面上印制形成表面导体图案。并且，也可以根据需要在未烧结多层陶瓷体的第1陶瓷生片侧表面以及与其相对的相反侧的最表面上印制形成绝缘性膏。如此，也可以对于结束了印制和层叠工序的未烧结多层陶瓷体整体进行最后的压接工序，而使一体化和平坦化可靠。
之后，进行在上述未烧结多层陶瓷体上适当形成分割用的浅的槽，并切断为易于处理的大小等的加工，并进行烧结。烧结的条件例如在大气烧成环境中为900℃、2小时左右。烧成环境通过在烧成过程中变更水分量或氧浓度，由此促进多层陶瓷体中的有机物等不需要的成分的蒸发或燃烧，为了引出材料的性能而经常控制反应或扩散。
在如此形成的烧结多层陶瓷体的导通孔内部，通过无电解电镀，形成由Ni底层和Au覆盖构成的金属镀层，而制作出多层陶瓷衬底。
实际上，在使通过上述方法制作出的多层陶瓷衬底形成截面并观察内部状态时，表层导通电极的位置为d＝-2μm、处于比陶瓷衬底表面凹陷大约2.1μm的位置，与导通直径60μm的比d/φ为-0.033。Ni底层4μm和Au覆盖0.05μm的合计电镀厚度为4.05μm，包含电镀的表层端子电极比陶瓷衬底表面突出大约2μm。并且，在多层陶瓷衬底的内部导通电极中，与导通孔的边界和与内部的布线的接合部没有间隙。
并且，将该多层陶瓷衬底分割成单个片，在试验用印制衬底上进行了软钎焊之后，放入恒温恒湿槽而在85度、85％RH的环境中进行对按照原本的电气设计的路径施加+4V的直流电压的“高温高湿通电实验”。在1000小时的整个试验时间内，没有绝缘不良和外观异常。
(无收缩施工方法的实施方式)
并且，在使用约束生片的制造方法的情况下，在陶瓷衬底表面上也阻止面内的收缩，然而在厚度方向上的约束力较弱，所以在导通电极收缩时形成很小的凹陷。
本实施方式的多层陶瓷衬底为，通过在上述第1实施方式中增加了无收缩工作法的工序来制造。在该多层陶瓷衬底中，如图8所例示的截面那样，层叠有多个陶瓷衬底层1a、1b…。并且，在其最表面的陶瓷衬底层1a上形成有导通孔11，在该导通孔11的内部形成有导通布线12。另外，对图8的截面的说明和之后的说明不限于某个制造方式，而是在上述方式中共通。
并且，在导通孔11中形成有表层导通电极2。该表层导通电极2的表面处于设置于最表面的陶瓷衬底层1a上的导通孔11的内部、比最表面的陶瓷衬底层1a的表面凹陷的位置。即，该表层导通电极2与内部的陶瓷衬底层1a、1b…上的布线图案P电连接。即，表层导通电极2处于将导通布线12向最表面侧延长的状态，与导通布线12连续地(电)连接。
并且，在该表层导通电极2的表面上覆盖有金属镀层3，该金属镀层3的表面MF处于与最表面的陶瓷衬底层表面S为大致相同的平面(包括从表面S突出3μm以下的面内)、或者凹陷的位置。
在图8所示的例子中，导通孔11的截面成为直径朝向最表面变大的锥形状，从导通孔11内壁到最表面的陶瓷衬底表面为止覆盖有金属镀层3(左端部分)。这种形态也可以视为大致相同面。并且，金属镀层3也可以处于导通孔11内部，而不覆盖陶瓷衬底的表面。
并且，该金属镀层3的表面也可以比最表面的陶瓷衬底表面S突起，但是在该情况下突出为3μm以下，该突起的部分的直径也可以比导通孔11的直径大。另外，锥状导通孔时的直径φ使用从上方观察的金属镀层3的直径。
(电子部件)
在使用这种多层陶瓷衬底时，在金属镀层3表面上使用焊球来搭载表面安装部件而构成电子部件。该电子部件例如能够用于便携电话等电子设备。
并且，安装的电子部件除了电容器、电感器以及电阻等无源元件外，还可以举出半导体制品、以及包括集成了多个无源部件的阵列等的模块部件等有源元件。在本实施方式的多层陶瓷衬底中，也可以不是与这些各个电子部件相对应的全部表层导通电极的端面都处于比最表面的陶瓷衬底层表面凹陷的位置。并且，导通孔的尺寸也可以不同。即，也可以在上面搭载部件时，在搭载有半导体部件的部分形成直径为φ60μm的导通孔，而在搭载片状电容器和片状电阻的部分形成直径为φ100μm的导通孔。这里，在搭载半导体部件的部分形成直径为φ60μm的导通孔的原因为，由于半导体连接用焊点的配置间距从150至200μm、较窄，所以在第1陶瓷生片的情况下，在与较窄的间距相当的部分，也需要使导通加工直径较小。
在一个例子中具体为，外形尺寸3mm见方、厚度0.25mm的半导体制品被进行倒装片安装。这里，倒装片连接用焊点的形状是一边为100μm的大致正方形，上述倒装片连接用焊点形成于与多层陶瓷衬底相对的半导体制品的安装面上，焊点的配置间隔可以根据位置而在150μm至200μm之间变动。倒装片连接用表层导通电极的形状为直径100μm的大致圆形，上述倒装片连接用表层导通电极设置于与多层陶瓷衬底的半导体相对的面上，使表层导通电极的配置间隔与所搭载的半导体制品的配置间隔一致。无源部件为陶瓷片状电容器以及片状电阻器，并使用1×0.5mm和0.6×0.3mm的两种。
多层陶瓷衬底如以下地制作。到能够低温烧结的陶瓷材料的制造、陶瓷生片生成为止与上述的方法相同。然后，在位于未烧结多层陶瓷体的最表面侧的第1陶瓷生片上设置导通孔，但是在形成该导通孔的工序中，在搭载上面部件时，在搭载半导体部件的部分进行直径φ60μm的导通加工，并在搭载片状电容器和片状电阻的部分进行直径φ100μm的导通加工。
在通过激光加工来形成这些导通孔的情况下，首先进行直径φ100μm的导通加工，然后变更激光加工装置内部的准直器等光学部件、脉冲幅度、以及发射数量等加工条件，而进行φ60μm的导通加工即可。另外，先加工φ100μm和φ60μm中的哪一个都可以。这样，在第1陶瓷生片上混有直径不同的导通孔。另外，该导通孔也能够通过机械式的穿孔机来形成。在该情况下，通过在保持加工销的模具的规定位置配置φ100μm和φ60μm的销，由此通过一次动作来加工直径不同的导通孔，但是通过机械式的穿孔机难以稳定地进行φ100μm以下的细微的加工。
接下来，使用丝网和橡皮辊，将银膏印制填充于导通孔。导体的印制工序分割为多次进行。首先，在搭载半导体部件的进行了直径φ60μm的导通加工的部分，使用导体膏中Ag含有量80质量％、Pd含有量0.1质量％的膏(烧结时的体积收缩比较大的膏)进行导通填充印制。在该导体膏干燥后，在搭载片状电容器或片状电阻的进行了直径φ100μm的导通加工的部分，使用导体膏中Ag含有量90质量％、Pd含有量0质量％的膏(烧结时的体积收缩比较小的膏)进行导通填充印制，同时还进行表面的布线指导图案的印制。
接下来，制作未烧结多层陶瓷体的与第1陶瓷生片邻接层叠的第2陶瓷生片。在该第2陶瓷生片中，通过激光加工来形成导通孔的方法与第1陶瓷生片相同。但是，在第2陶瓷生片上，也不一定必须根据在上面所搭载的部件是半导体部件还是片状电容器或片状电阻来变更导通孔加工的直径。即，也可以不混有直径不同的导通孔而只成为一种直径的导通孔。
即，在第2陶瓷生片之后，通过布线的重新配置而能够使间距逐渐变大的情况较多，由于不限于一直需要φ60μm等的细微的导通，所以能够将导通加工直径统一为φ100μm等较大、容易加工的直径。另外，实际上，从哪一层的陶瓷生片开始不需要这样细微的导通，是根据各个部件和多层陶瓷衬底的设计而不同。
向第2陶瓷生片的印制是使用导体膏中Ag含有量90质量％、Pd含有量0质量％的膏来进行导通填充印制。并且，在该印制时，也可以同时进行布线指导图案的印制。之后，对于第3以后的陶瓷生片也同样地进行导通孔加工和导体印制。
接下来，将位于未烧结多层陶瓷体的最表面侧的第1陶瓷生片设置于固定用薄膜上，通过模具以固定的压力、温度、时间来加压而进行压接。例如，使压力为1～5MPa(10～50kgf/cm2)、温度30～60℃、时间3～15秒等。热压接的上下模具为内置加热器的单纯的平板形状即可。当基于加压的压接结束时，剥离陶瓷生片的载体薄膜。此时，生片固定于固定用薄膜上，在载体薄膜的剥离时不会一起被剥离。
第2陶瓷生片以后的压接和层叠与上述实施方式同样地进行，并得到未烧结多层陶瓷体。
之后，进行在上述未烧结多层陶瓷体上适当形成分割用的浅的槽，或者切断为易于处理的大小等的加工，并在900℃、2小时左右的条件下烧结，并且进行电镀，该情况也与上述实施方式同样地进行。
在对如此形成的烧结多层陶瓷体的导通部分进行观察、测定时，搭载半导体部件的部分的到表层导通电极为止的深度d为-1μm且填充性良好。搭载直径125μm的焊球而测定的剪切强度是0.0069gf/μm2、搭载直径500μm的焊球而测定的拉伸强度为0.0496gf/μm2，是良好的。并且，将该多层陶瓷衬底分割成单个片，在试验用印制衬底上进行软钎焊之后，放入恒温恒湿槽而在85度、85％RH的环境中进行对根据原本的电气设计的路径施加+4V的直流电压的“高温高湿通电实验”。在1000小时的整个试验时间内，没有绝缘不良和外观异常。在搭载半导体部件而组装为电子部件时，由于表层端子电极处于与陶瓷衬底表面大致相同平面，所以焊球不会偏离焊点的中心而发挥自定位效果，并能够高精度地组装。并且，由于在半导体安装中不使用焊球印制工作法而使用焊球搭载工作法，所以组装后的焊锡内部为几乎没有空孔状的气孔的良好连接状态。
并且，对用于制造多层陶瓷衬垫的其它方式进行说明，该多层陶瓷衬垫用于本实施方式的电子部件。在该方式中，关于能够低温烧结的陶瓷材料的制造、陶瓷生片的生成以及导通孔形成，与之前所述的方法相同，在使用丝网和橡皮辊将银膏印制填充到导通孔时，将导体的印制工序分割为多次进行的情况也相同，但是对于配置无源部件的部分的导体膏的填充工序不同。
在该方式中，首先对搭载半导体部件的进行了直径φ60μm的导通加工的部分、以及搭载片状电容器或片状电阻等无源部件的进行了直径φ100μm的导通加工的部分的双方，使用导体膏中Ag含有量80质量％、Pd含有量为0.1质量％的膏(烧结时的体积收缩比较大的膏)进行导通填充印制；在使该导体膏干燥后，对搭载片状电容器或片状电阻等无源部件的区域和表面的布线指导图案部分，使用导体膏中Ag含有量90质量％、Pd含有量为0质量％的膏(烧结时的体积收缩比较小的膏)进行第二次导体印制。这样，对搭载片状电容器或片状电阻等无源部件的部分，二重地印制导体而形成表层焊点电极。该表层焊点电极的部分不一定必须形成明确的2层结构，可以说是包含上述2种导体膏混有的部分，并具有浓度梯度的导体构造。
第2陶瓷生片以后的制造方法和使用的导体膏，与之前的实施方式所记载的方法相同。并且，压接和层叠、分割用的槽的形成、烧结和进行电镀的情况也与之前的实施方式相同地进行。
在对如此形成的烧结多层陶瓷体的导通部分进行观察、测定时，搭载半导体部件的部分的到表层导通电极为止的深度d为-1μm且填充性良好。由于搭载片状电容器或片状电阻的部分进行二重导体印制，所以在正方向上从陶瓷多层衬底的表面隆起为凸状。
将该多层陶瓷衬底分割成单个片，在试验用印制衬底进行软钎焊之后，放入恒温恒湿槽而在85度、85％RH的环境中进行在按照原本的电气设计的路径施加+4V的直流电压的“高温高湿通电实验”。在1000小时的整个试验时间内，没有绝缘不良和外观异常。并且，在搭载半导体部件而组装电子部件时，由于表层端子电极处于与陶瓷衬底表面大致相同平面，所以焊球不偏离焊点的中心而发挥自定位效果，能够高精度地组装。并且，由于在半导体安装中不使用焊球印制工作法而使用焊球搭载工作法，所以组装后的焊锡内部为几乎没有空孔状的气孔的良好连接状态。
图15表示搭载了电子部件的本实施方式的多层陶瓷衬底10的截面的一个例子。在本实施方式的多层陶瓷衬底10的上面上，作为导体图案而形成有多个部件搭载用的焊点电极，电阻或电容器等无源部件22(图15中作为芯片部件)或基于IC21等半导体芯片的有源部件21安装于该电极上。多层陶瓷衬底包括最表面的衬底层和在其上层叠的各衬底层，在各个衬底层上通过导体图案形成有电感器、传输线路、电容器、接地电极等内部布线，将它们通过导通布线相互连接而构成目标电路布线。在最下层的衬底上，也可以适当形成用于将该衬底连接于母衬底的焊点电极。
在该多层陶瓷衬底中，对于有源部件21通过使用了焊球213的BGA连接212进行表面安装，对于无源部件22为在焊点电极223表面上使用了焊球的LGA连接222。此时，对于形成了上述的表层端子电极的导通孔径来说，使BGA连接的导通孔211的直径比LGA连接的导通孔211的直径小。并且，对于如图16所示的导通孔径比较小的BGA连接212(图15的搭载IC芯片21的电极)来说，表层导通电极2的端面处于设置于最表面的陶瓷衬底层上的导通孔内部、比最表面的陶瓷衬底层表面S凹陷的位置，覆盖该表层导通电极2的端面的金属镀层3的表面形成为，从最表面的陶瓷衬底层表面S仅突出不足该金属镀层3的厚度量，或处于比最表面的陶瓷衬底层表面S凹陷的位置。另一方面，在比BGA连接212低密度并使用了圆形或方形的焊点电极223的LGA连接222中，金属镀层3’的表面的高度设定得比用于BGA连接的金属镀层3(Au镀3b)的表面的高度高。因此，通过在焊点电极223表面上使用焊膏223，容易进行无源部件22的连接。
这样，设置于最表面的陶瓷衬底层上的导通孔大小混有，但是其中，LGA连接使用比较大的导通孔。由于形成于该比较大的导通孔中的电极和电子部件的结合强度比较大，所以形成以往那样的电极即可；而在基于比较小的导通孔的BGA连接时，表层导通电极的端面处于设置于最表面的陶瓷衬底层的导通孔内部、比最表面的陶瓷衬底层表面凹陷的位置上，并且覆盖表层导通电极的端面的金属镀层的表面形成为，处于与最表面的陶瓷衬底层表面为大致相同平面、或者比最表面的陶瓷衬底层表面凹陷的位置上，由此能够发挥高连接强度，并能够提高加工效率。
并且，在本发明的实施方式中还具有以下的特征。即、在多层陶瓷衬底中，在其最表面上表面安装有源元件和无源元件，能够使连接上述有源元件的表层端子电极的导通孔径比连接上述无源元件的表层端子电极的导通孔径小。
并且，这时上述一侧的最表面的陶瓷衬底层的有源元件和无源元件用的导通孔为，填充烧结时的体积收缩率比较大的导体膏而形成表层导通电极，并且至少对于上述无源元件用的导通孔，使用烧结时的体积收缩率比较小的导体膏来形成具有2重导体的表层焊点电极。
并且，电子部件使用上述多层陶瓷衬底中的任意一种，对于上述金属镀层使用焊球来搭载表面安装部件。
并且，连接有源元件的表层端子电极使用焊球(凸出)连接到导通孔内部的金属镀层，对于连接无源元件的表层端子电极，也可以在覆盖导通孔外部的上述表层焊点电极的金属镀层表面上使用焊球进行连接。在本实施方式中，将如前者那样使用焊球进行连接的连接称作BGA连接，将如后者那样在焊点电极表面上使用焊膏进行连接的连接称作LGA连接。
这时，也可以使用于连接上述无源元件的上述金属镀层的表面的高度，比用于连接上述有源元件的金属镀层的表面的高度高。
根据本实施方式，首先将导通孔内部的导通布线直接用做表层导通电极，因此能够减小电极尺寸且能够窄小、高密度地配置。因而，能够整体上成为小型的多层陶瓷衬底。
并且，表层导通电极处于比陶瓷衬底的最表面凹陷的位置，且覆盖于其上的金属镀层的表面和最表面的陶瓷衬底层表面形成为大致相同平面或者凹陷，因此在金属镀层的端部不会产生破坏的起点，并且通过与导通孔内壁的固定效果而提高接合强度。因而，在该金属镀层上接合焊球的情况下，通过构造上的构成能够提高该接合的强度。
并且，根据本发明实施方式的制造方法，无论是否在导通孔内部存在凹陷的空间，都除去凹部内的微小的气泡，并不会残留电镀药液等。因而，在金属镀层与导通内壁之间不产生空孔和间隙，而防止药液的浸透，能够成为生成绝缘性和腐蚀性问题的可能性低的多层陶瓷衬底。

Claims (15)

1.一种多层陶瓷衬底，层叠了多个陶瓷衬底层，其特征在于，
包括：
表层端子电极，设置在表面或背面至少一侧的最表面的陶瓷衬底层上，由表层导通电极和覆盖其端面的金属镀层构成；和
导通布线，连接上述表层端子电极和内部的陶瓷衬底层上的布线，
上述表层导通电极为，其端面处于设置在上述最表面的陶瓷衬底层上的导通孔内部、比最表面的陶瓷衬底层表面凹陷的位置，覆盖该表层导通电极的端面的上述金属镀层的表面，处于与上述最表面的陶瓷衬底层表面为大致相同平面、或者比上述最表面的陶瓷衬底层表面凹陷的位置。
2.如权利要求1所述的多层陶瓷衬底，其特征在于，
在将上述最表面的陶瓷衬底层表面作为±0基准时，上述表层导通电极的端面的深度(d)、与导通孔的直径(φ)的比(d/φ)为从0至-0.12之间的负值，其中上述深度(d)以基板内侧为负。
3.如权利要求1所述的多层陶瓷衬底，其特征在于，
上述金属镀层与上述导通孔的内壁接触的边界面无间隙地一致。
4.如权利要求1所述的多层陶瓷衬底，其特征在于，
上述金属镀层与上述导通孔的内壁接触的边界面无间隙地一致，在通过深度方向的截面来观察该边界面时，上述边界面的紧密固定长度(L)为2μm以上。
5.如权利要求1所述的多层陶瓷衬底，其特征在于，
上述金属镀层与上述导通孔的内壁接触的边界面无间隙地一致，在通过深度方向的截面来观察该边界面时，上述边界面的凹凸的最大与最小的凹凸宽度(w)为0.6μm以上。
6.如权利要求1所述的多层陶瓷衬底，其特征在于，
上述金属镀层由Ni底层和Au覆盖层构成，覆盖上述表层导通电极的端面的Ni底层的厚度为3μm以上。
7.如权利要求1所述的多层陶瓷衬底，其特征在于，
在上述最表面的陶瓷衬底层上设置的上述导通孔，形成为朝向最表面扩大的锥孔状。
8.如权利要求1所述的多层陶瓷衬底，其特征在于，
在上述多层陶瓷衬底上，表面安装有源元件和无源元件，并且连接上述有源元件的表层端子电极的导通孔径比连接上述无源元件的表层端子电极的导通孔径小。
9.如权利要求8所述的多层陶瓷衬底，其特征在于，
上述一侧的最表面的陶瓷衬底层的有源元件和无源元件用的导通孔为，填充烧结时的体积收缩率比较大的导体膏而形成表层导通电极，并且至少对于上述无源元件用的导通孔，使用烧结时的体积收缩率比较小的导体膏来形成具有2重导体的表层焊点电极。
10.一种电子部件，其特征在于，
使用权利要求1所述的多层陶瓷衬底，使用焊球对上述金属镀层搭载表面安装部件。
11.如权利要求10所述的电子部件，其特征在于，
多层陶瓷衬底的连接上述有源元件的表层端子电极，使用焊球(凸出)连接于导通孔内部的金属镀层，对于连接上述无源元件的表层端子电极，在导通孔外部的上述表层焊点电极上覆盖的金属镀层表面上使用焊膏进行连接。
12.如权利要求11所述的电子部件，其特征在于，
用于连接上述无源元件的上述金属镀层的表面的高度，比用于连接上述有源元件的金属镀层的表面的高度高。
13.一种多层陶瓷衬底的制造方法，其特征在于，具有：
形成未烧结的多层陶瓷层叠体的工序，该未烧结的多层陶瓷层叠体为，层叠多个陶瓷生片并压接，通过在最表面的陶瓷衬底层的导通孔中设置的导通布线来形成表层导通电极，该陶瓷生片具备对陶瓷生片层叠体的内部布线进行连接的导通布线；
对上述未烧结的多层陶瓷层叠体进行烧成，得到烧结的多层陶瓷层叠体的烧结工序；
使上述烧结的多层陶瓷层叠体的表面导通电极、与具有使该表面导通电极溶解的作用的蚀刻液反应，除去上述烧结后的表层导通电极的一部分，使上述烧结后的表层导通电极的端面相对于上述烧结后的最表面的陶瓷衬底层表面凹陷的工序；以及
在上述烧结的多层陶瓷层叠体的表层导通电极之上覆盖金属镀层，将该金属镀层形成为，其表面处于与最表面的陶瓷衬底层表面为大致相同平面、或者比最表面的陶瓷衬底层表面凹陷的位置的工序。
14.一种多层陶瓷衬底的制造方法，其特征在于，具有：
使用导体材料在层叠的多个陶瓷生片的预定位置上印制形成内部布线和导通布线的印制工序；
对于最表面的陶瓷生片，使用烧结时的体积收缩率比上述导体材料大的导体材料来形成设置于导通孔中的导通布线的工序；
将上述多个陶瓷生片和上述最表面的陶瓷生片层叠并压接，形成未烧结的多层陶瓷层叠体的工序；
对上述未烧结的多层陶瓷层叠体进行烧成，基于在最表面的陶瓷衬底层的导通孔中设置的导通布线的表层导通电极体积收缩，由此使上述表层导通电极的端面相对于上述最表面的陶瓷衬底层表面凹陷，得到烧结的多层陶瓷层叠体的烧结工序；以及
在上述烧结的多层陶瓷层叠体的表层导通电极之上覆盖金属镀层，将该金属镀层形成为，其表面处于与最表面的陶瓷衬底层表面为大致相同平面、或者比最表面的陶瓷衬底层表面凹陷的位置的工序。
15.如权利要求14所述的多层陶瓷衬底的制造方法，其特征在于，
对于上述最表面的陶瓷生片，在使用烧结时的体积收缩率比较大的导体膏来形成了表层导通电极之后，并且至少对于无源元件用的导通孔，使用烧结时的体积收缩率比较小的导体膏来形成表层焊点电极。
CN200910129921.7A 2008-04-02 2009-04-01 多层陶瓷衬底、电子部件以及多层陶瓷衬底的制造方法 Active CN101692442B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008096215 2008-04-02
JP096215/2008 2008-04-02
JP317321/2008 2008-12-12
JP2008317321A JP5233637B2 (ja) 2008-04-02 2008-12-12 多層セラミック基板、及び電子部品

Publications (2)

Publication Number Publication Date
CN101692442A true CN101692442A (zh) 2010-04-07
CN101692442B CN101692442B (zh) 2014-09-03

Family

ID=40810568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910129921.7A Active CN101692442B (zh) 2008-04-02 2009-04-01 多层陶瓷衬底、电子部件以及多层陶瓷衬底的制造方法

Country Status (6)

Country Link
US (1) US8227702B2 (zh)
EP (1) EP2107863B1 (zh)
JP (1) JP5233637B2 (zh)
KR (1) KR101586857B1 (zh)
CN (1) CN101692442B (zh)
AT (1) ATE514320T1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107080893A (zh) * 2017-04-10 2017-08-22 河北盛平电子科技有限公司 一种人造视网膜及其制造方法
CN110678434A (zh) * 2017-06-29 2020-01-10 株式会社Ｄｉｔ 多层陶瓷基板及其制造方法
CN110999553A (zh) * 2017-09-12 2020-04-10 株式会社东芝 陶瓷电路基板的制造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5693940B2 (ja) * 2010-12-13 2015-04-01 株式会社トクヤマ セラミックスビア基板、メタライズドセラミックスビア基板、これらの製造方法
JP5754507B2 (ja) * 2011-06-21 2015-07-29 株式会社村田製作所 回路モジュール
US9478474B2 (en) * 2012-12-28 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for forming package-on-packages
CN205092106U (zh) * 2013-02-08 2016-03-16 株式会社村田制作所 层叠型电感元件以及dc-dc转换器模块
JP6225057B2 (ja) * 2014-03-31 2017-11-01 日本特殊陶業株式会社 多層セラミック配線基板
JP6235955B2 (ja) * 2014-03-31 2017-11-22 日本特殊陶業株式会社 多層セラミック配線基板
JP6823955B2 (ja) * 2016-07-14 2021-02-03 ローム株式会社 電子部品およびその製造方法
WO2018140972A1 (en) * 2017-01-30 2018-08-02 TBT Group, Inc. Multilayer devices and methods of manufacturing
US11783998B2 (en) * 2018-11-14 2023-10-10 Qorvo Us, Inc. Process for making laminate substrate with sintered components
CN111508926B (zh) 2019-01-31 2022-08-30 奥特斯(中国)有限公司 一种部件承载件以及制造部件承载件的方法
CN115226323A (zh) * 2022-06-17 2022-10-21 上海泽丰半导体科技有限公司 低温共烧陶瓷基板表面焊盘及其制备方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173296A (ja) * 1996-12-11 1998-06-26 Kyocera Corp プリント配線基板の製造方法
JP3098992B2 (ja) * 1998-06-26 2000-10-16 日本特殊陶業株式会社 フリップチップ用セラミック多層配線基板
JP2001189550A (ja) * 1999-12-28 2001-07-10 Kyocera Corp 回路基板
CN1333649A (zh) * 2000-02-09 2002-01-30 松下电器产业株式会社 复制材料及其制造方法以及用其制造的布线基片
JP2003008216A (ja) * 2001-06-27 2003-01-10 Sumitomo Metal Electronics Devices Inc セラミック多層基板の製造方法
JP2005119264A (ja) * 2003-09-25 2005-05-12 Kyocera Corp 樹脂フィルム付き金属箔及び配線基板並びにその製造方法
CN1620223A (zh) * 1997-12-29 2005-05-25 伊比登株式会社 多层印刷布线板
CN1674762A (zh) * 2004-03-05 2005-09-28 日本特殊陶业株式会社 布线衬底及其制造方法
CN1853452A (zh) * 2003-12-05 2006-10-25 揖斐电株式会社 多层印制线路板
US20060273816A1 (en) * 2005-06-07 2006-12-07 Shih-Ping Hsu Circuit board having a reverse build-up structure
CN101049057A (zh) * 2004-10-27 2007-10-03 揖斐电株式会社 多层印刷电路板及多层印刷电路板的制造方法
CN101069458A (zh) * 2005-07-07 2007-11-07 揖斐电株式会社 多层印刷电路板
JP2007305740A (ja) * 2006-04-10 2007-11-22 Murata Mfg Co Ltd セラミック多層基板及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999008297A2 (en) * 1997-08-05 1999-02-18 Koninklijke Philips Electronics N.V. Method of manufacturing a plurality of electronic components
JP3416658B2 (ja) * 2000-02-09 2003-06-16 松下電器産業株式会社 転写材及びその製造方法並びにこれを用いて製造される配線基板
JP2005286303A (ja) 2004-03-05 2005-10-13 Matsushita Electric Ind Co Ltd 積層セラミック基板およびその製造方法
JP2005286323A (ja) * 2004-03-05 2005-10-13 Ngk Spark Plug Co Ltd 配線基板、半田部材付き配線基板及び配線基板の製造方法
US20090071707A1 (en) * 2007-08-15 2009-03-19 Tessera, Inc. Multilayer substrate with interconnection vias and method of manufacturing the same

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173296A (ja) * 1996-12-11 1998-06-26 Kyocera Corp プリント配線基板の製造方法
CN1620223A (zh) * 1997-12-29 2005-05-25 伊比登株式会社 多层印刷布线板
JP3098992B2 (ja) * 1998-06-26 2000-10-16 日本特殊陶業株式会社 フリップチップ用セラミック多層配線基板
JP2001189550A (ja) * 1999-12-28 2001-07-10 Kyocera Corp 回路基板
CN1333649A (zh) * 2000-02-09 2002-01-30 松下电器产业株式会社 复制材料及其制造方法以及用其制造的布线基片
JP2003008216A (ja) * 2001-06-27 2003-01-10 Sumitomo Metal Electronics Devices Inc セラミック多層基板の製造方法
JP2005119264A (ja) * 2003-09-25 2005-05-12 Kyocera Corp 樹脂フィルム付き金属箔及び配線基板並びにその製造方法
CN1853452A (zh) * 2003-12-05 2006-10-25 揖斐电株式会社 多层印制线路板
CN1674762A (zh) * 2004-03-05 2005-09-28 日本特殊陶业株式会社 布线衬底及其制造方法
CN101049057A (zh) * 2004-10-27 2007-10-03 揖斐电株式会社 多层印刷电路板及多层印刷电路板的制造方法
US20060273816A1 (en) * 2005-06-07 2006-12-07 Shih-Ping Hsu Circuit board having a reverse build-up structure
CN101069458A (zh) * 2005-07-07 2007-11-07 揖斐电株式会社 多层印刷电路板
JP2007305740A (ja) * 2006-04-10 2007-11-22 Murata Mfg Co Ltd セラミック多層基板及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107080893A (zh) * 2017-04-10 2017-08-22 河北盛平电子科技有限公司 一种人造视网膜及其制造方法
CN107080893B (zh) * 2017-04-10 2023-06-09 河北盛平电子科技有限公司 一种人造视网膜及其制造方法
CN110678434A (zh) * 2017-06-29 2020-01-10 株式会社Ｄｉｔ 多层陶瓷基板及其制造方法
CN110678434B (zh) * 2017-06-29 2022-06-14 株式会社Dit 多层陶瓷基板及其制造方法
CN110999553A (zh) * 2017-09-12 2020-04-10 株式会社东芝 陶瓷电路基板的制造方法
CN110999553B (zh) * 2017-09-12 2024-02-23 株式会社东芝 陶瓷电路基板的制造方法

Also Published As

Publication number Publication date
KR101586857B1 (ko) 2016-01-19
EP2107863B1 (en) 2011-06-22
JP2009267351A (ja) 2009-11-12
CN101692442B (zh) 2014-09-03
EP2107863A1 (en) 2009-10-07
KR20090105844A (ko) 2009-10-07
US8227702B2 (en) 2012-07-24
ATE514320T1 (de) 2011-07-15
US20090251869A1 (en) 2009-10-08
JP5233637B2 (ja) 2013-07-10

Similar Documents

Publication Publication Date Title
CN101692442B (zh) 多层陶瓷衬底、电子部件以及多层陶瓷衬底的制造方法
WO2017061324A1 (ja) 多層セラミック基板の製造方法
JP5397744B2 (ja) 多層セラミック基板およびこれを用いた電子部品並びに多層セラミック基板の製造方法
JP5236371B2 (ja) セラミック部品の製造方法
JP4991158B2 (ja) 電子部品の製造方法
JP2011151281A (ja) 電子部品の製造方法
JP2010153796A (ja) 電子部品搭載用基板の製造方法
JP2006278761A (ja) グリーン基板の製造方法、セラミック基板の切断方法およびチップ状電子部品の製造方法
JP5397742B2 (ja) 多層セラミック基板および電子部品
JP6819603B2 (ja) 多層セラミック基板およびその製造方法
JP4389484B2 (ja) セラミック多層回路基板及びその製造方法
JP2009238978A (ja) セラミック基板の製造方法
DE112020004962T5 (de) Leiterplatte und verfahren zur herstellung einer leiterplatte
JP2006203185A (ja) セラミック電子部品の製造方法
JP4683891B2 (ja) 導体形成用シートおよび導体の形成方法ならびに電子部品の製造方法
JP2007266042A (ja) 積層構造体の製造方法
JP4936743B2 (ja) 複数個取り配線基板用セラミック生成形体の製造方法、複数個取り配線基板の製造方法、電子部品収納用パッケージおよび電子装置
JP4771819B2 (ja) 電子部品の製造方法
JP4470158B2 (ja) 多層セラミック基板の製造方法および多層セラミック基板
JP2004273426A (ja) 導電ペーストおよびそれを用いたセラミック多層基板
JP4651519B2 (ja) 電子部品の製造方法
JP5675389B2 (ja) プローブカード用配線基板およびプローブカード
JP6139856B2 (ja) 配線基板及びその製造方法
JP2008166481A (ja) チップ部品の電極形成方法
JPH0964230A (ja) セラミック基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant