CN1674762A - 布线衬底及其制造方法 - Google Patents

布线衬底及其制造方法 Download PDF

Info

Publication number
CN1674762A
CN1674762A CN200510053099.2A CN200510053099A CN1674762A CN 1674762 A CN1674762 A CN 1674762A CN 200510053099 A CN200510053099 A CN 200510053099A CN 1674762 A CN1674762 A CN 1674762A
Authority
CN
China
Prior art keywords
nickel plating
terminal pads
wiring substrate
coating
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200510053099.2A
Other languages
English (en)
Inventor
杉本笃彦
齐木一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Publication of CN1674762A publication Critical patent/CN1674762A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof

Abstract

本发明提供了结合有镀镍的铜终端焊盘的布线衬底，该铜终端焊盘用于焊料突起，其中构成镀镍的铜终端焊盘的镀镍镀层具有8.5－15质量％的磷并被镀金镀层覆盖。

Description

布线衬底及其制造方法
技术领域
本发明涉及布线衬底和布线衬底的制造方法，特别是涉及包括用于与焊料突起接合的终端焊盘的布线衬底。
背景技术
以下为相关文献：
专利文献1-日本专利局官方公报JP-A-2002-4098；
非专利文献1-Hitachi Metals Technical Report：“Evaluation ofLead-Free Solder Balls Produced by Uniform Droplet SprayMethod”，第18卷(2002)，第43页；
非专利文献2-Toyota Central R&D R&D Labs，R&D Review：“Development of Highly Reliable Sn-Ag Lead-Free Solder Alloy”，第35卷，第2期(2000)，第39页。
用于包围和连接其中的IC或LST芯片的封装具有一种布线衬底，布线衬底包括层压由高分子聚合物或陶瓷制成的介电绝缘层和内部布线金属导体形成的布线层叠体，使得内部布线导体被介电层夹住并彼此绝缘。在布线衬底的外表面上设置球状矩阵排列(BGA)或针型栅格阵列(PGA)形式的金属终端焊盘，用于通过焊接与IC-倒装芯片或母板(motherboard)连接。大部分这些终端焊盘通过贯穿介电层中的至少一个介电层的通孔导体(via-conductor)与内部布线导体连接。内部布线导体和通孔导体通常由具有良好导电性的金属如铜形成，并且金属终端焊盘也包含这种金属。
通常对由铜形成的终端焊盘镀镍，并进一步镀金，以防止铜氧化和改善终端焊盘与要在其上形成的用于与IC芯片或母板接触的焊料突起的接合和沾湿(wetting)。
通常用于对终端焊盘镀镍的无电镀镍浴包含磷酸化合物如次磷酸钠作为还原剂，并且必需进一步包含磷，使得通过无电镀镍法最终形成的镀镍镀层包含多达4-8质量％的磷。当将焊料置于终端焊盘熔融物上时，最外面的镀金镀层扩散并结合进焊料中，使得下面的无电镀镍镀层与焊料接触。
对此，通常已知当无电镀镍镀层包含P(磷)时，在无铅焊料和无电镀镍镀层之间形成脆的富磷镀镍镀层，如非专利文献1中所公开的。此外，从非专利文献2通常已知P降低了主要包含锡的无铅焊料的流动性并降低焊料与镀镍镀层的接合强度。
通常还指出当具有在含磷的无电镀镍镀层上形成的焊料接头(solder joint)的布线衬底变形或受到振动如下落冲击时，这种焊料接头强度由于边界分离(boundary separation)而被降低。由于Ni-Sn合金层通过镀层中的Ni(镍)和焊料的Sn(锡)的反应形成，焊料容易失去延展性，可能降低其接合强度。
然而，由于环境污染的问题，最近要求用不含有害铅的无Pb焊料代替Sn-Pb低共熔(eutectic)焊料。无Pb焊料主要由锡(Sn)组成，它们是包含辅助组分如银、铜、锌和铋而不含铅(Pb)的低共熔焊料。虽然目前可以得到含少量铅的焊料，但它们的除了Sn以外的辅助组分主要为选自上述元素的那些焊料。与Sn-Pb低共熔焊料相比，无铅焊料的延展性差，容易形成具有例如边界分离问题的焊料接头。
根据非专利文献1的报导，认为富磷层的形成是焊料接头边界分离的直接原因，事实上，任何焊料接头的边界分离都通过采用无磷镀镍如不依赖磷的无电镀Ni(镍)-B(硼)或无电镀镍而得到显著抑制。
然而，在终端焊盘的无电镀镍工艺中，需要形成非常复杂的图案用于分流条(tie bar)，该分流条将与在布线衬底的焊盘形成区域上形成的终端焊盘电连接。这种电镀工艺使得很难将终端焊盘之间的距离降低到某一范围以外，因为必须保证在终端焊盘之间插入分流条的空间，因此焊盘形成区域增加，引起另外的设计限制问题。
Ni-B无电镀镍也存在问题，因为其采用氢化的硼化合物作为还原剂，Ni-B无电镀镍在淀积镍的还原反应过程中产生大量氢气，氢气容易结合到无电镀镍镀层中，引起缺陷如使镀镍镀层起泡和膨胀。
发明内容
因此，本发明的第一个目的是提供可靠的布线衬底，其结合有用于在其上形成铅焊料突起的镀镍终端焊盘，其中通过无电镀法形成了构成镀镍终端焊盘的镀镍镀层，其包含磷并具有改进的与焊料突起的接合强度。
本发明的第二个目的是提供结合有终端焊盘的布线衬底的制造方法，所述终端焊盘通过无电镀镍法而镀有镍，使得通过无电镀镍法形成的构成终端焊盘的镀镍镀层对要在终端焊盘上形成的焊料突起的接合强度的下降有高度的抵抗性。
通过提供布线衬底实现了本发明的第一个目的，其包括：
介电绝缘层和各个包含铜层的内部布线导体的层叠体；
连接内部布线导体的通孔导体；
设置在布线衬底上并与内部布线导体连接的镀镍终端焊盘；和
在每个镀镍终端焊盘上形成的镀金镀层；
其中镀镍终端焊盘包含磷含量为8.5-15质量％的无电镀镍镀层。
镀金镀层的厚度为约0.03μm到0.1μm，优选通过无电置换镀法形成。在构成镀镍终端焊盘的镀镍镀层的正下方的底层(underlyinglayer)包含铜。
这种布线衬底的优点在于，由于构成镀镍终端焊盘的无电镀镍镀层包含至少8.5-最多为15质量％的磷，实现了与终端焊盘接合的焊料突起的接合强度的改善，特别是，当将由主要包括锡的无铅焊料合金制成的焊料突起焊接于终端焊盘的无电镀镍镀层时，大大抑制了在镀镍终端焊盘和在其上焊接的焊料突起之间的界面处的边界分离。
本发明的布线衬底可进一步包括与镀镍终端焊盘接合的焊料突起，该焊料突起包括熔点高于200℃的无铅合金。
通过提供布线衬底的制造方法实现了本发明的第二个目的，其包括：
在布线衬底的表面上形成包含铜的终端焊盘；
通过无电镀镍法在终端焊盘上形成磷含量为8-15质量％的镍层；和
通过无电置换镀法在镀镍镀层上形成厚度为0.03-0.1μm的镀金镀层。
在本发明的优选实施方案中，该方法可进一步包括：在镀金镀层上放置含锡的无铅焊球；和在高于200℃的温度下将无铅焊球熔融，使得在构成终端焊盘的镀镍镀层上形成无铅焊料突起并使镀金镀层扩散进入焊料突起。
本发明的特征在于，通过无电镀法形成的、用于布线衬底中所结合的镀镍终端焊盘的镀镍镀层包含高于常规量(即，常规量为4-8质量％)的磷，从而可靠地改善了无铅焊料突起与布线衬底中所结合的终端焊盘的接合强度。
根据本发明，在布线衬底中形成的终端焊盘的镀镍镀层中所含磷的量为至少8.5-最多15质量％(或以重量计)，优选为9-10质量％。
如前所述，由于形成的用于布线衬底的金属终端焊盘的无电镀镍镀层通常具有4-8质量％的磷含量，认为在焊料和镀镍镀层之间的界面处形成脆的富磷镍层是在界面处发生边界分层的主要原因。因此，本领域的技术人员自然会考虑到将任何无电镀镍镀层中的磷含量降低或使其最小化，以限制或抑制脆的富磷层的形成。
本发明人考虑到了与常规思维完全不同的方法，并使用了磷含量高于8质量％的无电镀镍镀层。作为意想不到的有利结果，本发明人发现当将包含至少8质量％的磷的无电镀镍镀层用于布线衬底的终端焊盘时，在镀镍镀层和Pb-焊料突起之间界面处的边界分离的发生大大减少。
如相关技术所报导的，当使用包含至多8重量％的磷的无电镀镍镀层时，在无电镀镍镀层和焊接到镀镍铜板上的含Sn无Pb焊料突起之间的界面边界出现脆的富磷层。令人惊讶的是，另一方面，当将同样的含Sn无Pb焊料突起焊接于包括无电镀镍镀层(包含约8.5重量％到最多15重量％的磷)的镀镍铜板时，富磷层消失了。特别是，镀在镀镍镀层上的厚度小于0.03-0.1μm的薄镀金镀层也消失了，其在焊接过程中扩散进入焊球。
现在，本发明解决了现有技术中的由富磷层的形成使无铅焊料突起在其与含磷无电镀镍镀层的焊接界面处的剥离强度降低的问题。换句话说，根据本发明，通过在构成终端焊盘的镀镍镀层中结合至少8.5-最多15质量％的磷，有利地和高度地增加了结合在布线衬底中的镀镍铜板的焊接强度标准，从而有助于可靠的布线衬底的大量制造。
至多为8质量％的磷含量很难改善焊料突起与镀镍终端焊盘的接合强度。超过15.0质量％的磷含量可能产生不稳定的镀浴，该镀浴很难形成用于镀镍终端焊盘的稳定的镀镍镀层。无电镀镍镀层更优选具有9.0-10.0质量％的磷含量。特别是，可通过改变作为还原剂而加入到无电镀镍浴中的磷酸化合物(如，次磷酸钠或焦磷酸钠)的量来调节无电镀镍镀层中的磷含量。
当通过置换型无电镀金用金来置换镀镍镀层表面形成镀金镀层时，在镀镍的铜上形成的薄镀金镀层特别有效。可通过使用硼氢化钾或二甲胺硼烷(dimethylamineborane)作为还原剂并至少在反应的初始阶段通过与基底金属(镍)的置换反应淀积所镀金属(金)进行无电镀金。置换反应的进行需要基底金属即镍的溶解，其发生在当镀浴液体与没有被所镀金属覆盖的基底金属的裸露部分接触时。
此时，认为如图5所示当基底金属与镀浴液体接触时在基底金属的表面上形成薄的氧化膜。在氧化膜周围淀积的所镀金属在氧化膜上方生长，所述氧化膜在基底金属和在其上形成的镀层之间保持。认为是这种薄的氧化膜阻断了磷分子朝焊料方向的扩散从而在焊接时形成脆的富磷镍层。
当在焊接时磷的扩散超过某一水平时，如此形成的薄氧化膜可被破坏并扩散进入焊料突起。由于在本发明的镍层中包含的磷的量比常规镍层中的量高，当镀金镀层熔融并扩散进入焊料突起时，大量的磷分子可以更容易地向朝着熔融焊料的方向推动氧化膜，因此，磷分子在氧化膜处不再受到阻断或保持，不再形成富磷镍层。
换句话说，根据本发明，当无电镀镍镀层中的磷含量至少为8.5重量％到最多15重量％时，由于形成较少的脆的富磷镍层，在镀镍镀层和焊料的焊接界面发生更一致的焊接反应和形成更均匀的镍和焊料的合金层，并改善无铅焊料与镀镍终端焊盘的接合强度。
从环保的角度考虑，最近的趋势是尽可能地降低焊料中Pb(铅)的量。常规的Sn-Pb低共熔焊料包含38质量％的铅且熔点为183℃。锡的熔点为232℃，几乎比Pb-Sn低共熔焊料的熔点高50℃，很难使用锡作为Pb-Sn焊料的代用品。因此，在本发明的另一个方面中，本发明人已经开发了适合于终端焊盘的包含锡和除铅之外的低共熔组分的无铅焊料合金。对用于焊料突起的无铅焊料合金的要求必须包括低熔点、低成本、良好的焊接稳定性、良好的流动性、和高的耐腐蚀性。
只有出人意料的有限数目的辅助低共熔组分可被加入到锡中来满足所有这些要求，只发现几种元素如Zn、Bi、Ag和Cu可作为辅助组分。当Sn-Zn合金的锌含量为约15质量％时，Sn-Zn合金具有低共熔点，具有这种锌含量的合金的熔点低至约195℃。然而，Zn(锌)的耐腐蚀性太低，使其含量限于约7-10质量％的范围，具有这种锌含量的任何二元合金的熔点都高达约215℃。进一步加入1-5质量％的Bi(铋)以降低其熔点，但是难以得到低于200℃的熔点。此外，铋的价格昂贵且其供应不稳定。
虽然银和铜本身具有比锡高得多的熔点，但当银含量为约5质量％或铜含量为约2质量％时，Sn-Ag和Sn-Cu合金都具有低共熔点。然而，Sn-Ag和Sn-Cu二元合金都具有约220℃的低共熔点，三元合金具有约200℃的低共熔点。
为了得到用于本发明终端焊盘的低熔点合金，希望Sn-Ag合金的银含量为3-6质量％、希望Sn-Cu合金的铜含量为1-3质量％、以及希望Sn-Ag-Cu合金的银和铜的总含量为3-6质量％并且Cu/(Ag+Cu)的质量比为0.1到0.5。
从以上所述可知，具有比Sn-Pb低共熔焊料的铅含量低得多的无铅锡合金几乎不可避免地具有超过200℃的高熔点(尽管其比锡本身的熔点232℃低)。
由于倾向于促进锡和镍的低延展性化合物的形成，从焊料接合强度的角度考虑，认为含锡无铅焊料的高焊接温度是不利的。
根据本发明，因为不用担心焊料接合强度降低，特别是由在接合界面形成的脆的富磷镍层引起的边界分离。可允许有更大的余地来考虑由其它因素(如在相对高的温度下锡和镍的无延展性化合物的形成)引起的焊料接合强度的降低。
因此，有利地得到了高度可靠的用于布线衬底的焊料接头结构，该布线衬底结合了大区域范围的镀镍终端焊盘，该终端焊盘将通过含锡无铅焊料突起焊接于倒装芯片或母板上，所述区域通常称为GBA(球状矩阵排列)或PGA(针型栅格阵列)。
附图说明
图1为本发明的布线衬底1的俯视图，表示用于与IC晶片连接的球状矩阵排列的终端焊盘。
图2为图1的布线衬底的底视图，表示用于与母板连接的球状矩阵排列的终端焊盘。
图3为图1的布线衬底的剖视图，表示内部布线导体34、与内部导体34连接的终端焊盘10、17，在终端焊盘上形成的焊料突起11、140。
图4A为图3所示的终端焊盘17的示意图，表示包含铜层52和镀镍镀层53、和在终端焊盘17上放置的焊球140’的终端焊盘。
图4B为图3所示的终端焊盘17的示意图，表示包含铜层52和镀镍镀层53以及焊接于终端焊盘17的焊料突起140的终端焊盘。
图5为镀镍镀层53和镀金镀层之间界面的示意图，表示在无电镀金过程中在两层之间形成的位于镀镍镀层上的氧化膜层56。
图6为在焊料突起(照片的上部)与本发明的终端焊盘的无电镀镍镀层(照片的下部)之间界面处的截面的SEM照片(放大7000倍)，其中镀镍镀层含有10质量％的磷。
图7为图6的截面，只是镀镍镀层含有常规方法所用的约6质量％的磷。
具体实施方式
以下参考附图描述本发明的优选实施方案，然而本发明不受其限制。
图3示意性地表示体现本发明的布线衬底1的截面构造。布线衬底1具有一对各自在由例如耐热树脂片(如双马来酰亚胺-三嗪树脂片)或纤维强化的树脂片(如玻璃纤维强化的环氧树脂)制成的厚度为约800μm的片芯2的相对表面上形成的芯导体形成层(M1、M11)，并且各自形成以预定图案方式设置的内部布线导体7。芯导体形成层(M1、M11)基本上覆盖片芯2的整个表面，并用作电源层或接地层。片芯2在其中具有穿孔(through-hole)12并具有在其内壁表面上形成的穿孔导体30用于连接芯导体形成层(M1、M11)。穿孔12填充有插塞树脂31如环氧树脂。
在芯导体形成层(M1、M11)上分别形成由介电树脂层6制成的第一绝缘介电增长层(buildup layer)(V1、V2)，通孔(via-hole)34穿过该层。在第一通孔形成层(V1、V11)上分别形成各自具有通过镀铜形成的金属布线导体7的第一导体形成层(M2、M12)。形成通孔34用于将芯导体形成层(M1、M11)的内部导体与第一导体形成层(M2、M12)的内部导体连接。在第一导体形成层(M2、M12)上分别形成由光敏树脂6制成的第二绝缘介电增长层(V2、V12)，通孔34穿过该层。在第二增长层(V2、V12)上分别形成终端焊盘10和17。终端焊盘10、17以不同的连接途径通过通孔34分别与第一导体形成层(M2、M12)连接，如果需要也可以和第二导体形成层(M3、M13)连接。每个通孔34具有在其内壁表面34h上形成的通孔导体34s，通孔焊盘(via-pad)34p与通孔导体34s连接，通孔焊盘34I从通孔导体34s的开口边缘伸出。
芯导体形成层M1、第一通孔形成层(V1)、第一导体形成层(M2)和第二通孔形成层(V2)在片芯2的正面上形成第一布线层叠体(L1)。芯导体形成层(M11)、第一通孔形成层(V11)、第一导体形成层(M12)和第二通孔形成层V12在片芯2的背面上形成第二布线层叠体(L2)。通过介电层和内部布线导体的交替层压形成这些第一和第二布线层叠体(L1、L2)，使得内部布线导体被介电层夹住并绝缘。结合到布线衬底1中的布线层叠体(L1、L2)具有多个在其远离片芯2的主要表面上形成的金属终端焊盘10或17。在第一布线层叠体L1上形成的金属终端焊盘10形成焊料焊盘，用于与包括IC集成电路的倒装芯片连接。在第二布线层叠体L2上形成的金属终端焊盘17形成焊料焊盘，用于以针型栅格阵列(PGA)或球状矩阵排列(BGA)的连接方式与母板连接。
在第一布线层叠体(L1)内的第二导体形成层叠体(M3)中形成的焊盘10以晶格图案排列，并基本上处于布线衬底1的正面的中心，形成IC晶片安装区域40(如图1中所示)，在其上形成有焊料突起11(如图3中所示)。如图2所示，在第二布线层叠体(L2)内的第二导体形成层叠体(M13)中形成的焊盘17也以晶格图案排列。使用介电树脂层8、18分别在第二导体形成层(M3、M13)上形成阻焊层(SR1、SR2)。
图4A表示根据本发明在布线衬底上形成的终端焊盘的具体和典型结构，在其上放置有要被焊接的焊球140’。终端焊盘17具有由铜(Cu)制成的厚度为10μm到20μm的基底层52，其通过镀铜在介电树脂层6上形成并被另一介电树脂18部分地覆盖以形成容纳焊球140’的凹槽(recess)。通过无电镀镍法对未被介电树脂18覆盖的铜基底层52的电路区域镀镍，以在铜基底层52上形成厚度为3μm到10μm的镀镍镀层53。通过无电置换镀法即用金化学置换镍表面在镀镍镀层53的表面上镀上厚度为0.03-0.1μm的薄金层54。
焊球140’的材料为熔点至少为200℃的无铅合金，如Sn-Ag-Cu合金(包含例如3质量％的Ag和0.5质量％的Cu)、Sn-Cu合金(包含例如2质量％的Cu)、Sn-Zn合金(包含例如10质量％的Zn)、或Sn-Zn-Bi合金(包含例如8质量％的Zn和3质量％的Bi)。
如图4B所示，通过加热焊球140到其熔点以上使焊球140熔融并焊接到终端焊盘17上，在凹槽上形成焊料突起140。在这种焊接操作中，最外面的镀金镀层54与焊球140’熔融，彻底扩散或甚至溶解进入焊料突起140，使得焊料突起140直接接触下面的无电镀镍镀层53。
根据本发明，镀镍镀层包含镍和8.5-15质量％的磷。使用硫酸镍作为镀膜金属来源和磷酸化合物如次磷酸钠和焦磷酸钠作为还原剂，通过无电镀镍法形成镀镍镀层53。使用包含大量磷酸化合物的酸性镀浴是理想的，以令人满意地形成具有本发明所需的高磷含量的镀镍镀层53。以下为镀浴组成的具体例子：
硫酸镍-21克/升
乳酸-28克/升
丙酸-28克/升
次磷酸钠-21克/升
图4A中所示的镀金镀层54为通过置换无电镀镍镀层53的表面部分形成的置换镀层。使用硼氢化钾或二甲胺硼烷作为还原剂和单价或三价氰基-金络合物(cyano-gold complex)作为镀膜金属来源的无电镀法进行置换镀膜。以下为镀浴组成的例子：
二氰金(I)酸钾(potassium dicyanoaurate(I))-5.8克/升
二氰化钾-13克/升
氢氧化钾-11.3克/升
硼氢化钾-21.6克/升
进行以下试验以证实在布线衬底中形成的本发明的终端焊盘具有改善的接合强度、表现出与在其上形成的焊料突起的高焊接强度。
制备总计100个衬底1的样品用于试验，各自具有1600个以球状矩阵排列方式排列的终端焊盘17，排列间距为900μm。注意，除了本文所述之外，通常使用在如美国专利6,719,185B2中所述的衬底的制造方法制备衬底1，所述专利以引用的方式并入本文。参考图4，这个试验中采用的各个终端焊盘17的平均尺寸为：在介电树脂层6上所镀的铜导体52的厚度为约15μm、通过无电镀法在铜导体上所镀的镀镍镀层53的厚度为约7μm、通过无电置换法在镀镍镀层上所镀的镀金镀层的厚度为约0.05μm。终端焊盘的电路暴露区域的直径为约450μm，其中其上放置有焊球的凹槽的深度为约20μm。
根据构成终端焊盘的镀镍镀层中的磷含量将如此制成的试验样品分成5组(每组20个样品)；第一组样品含有在常规范围内的约6重量％的磷，第二组样品含约8.5重量％的磷，第三组样品含约10重量％的磷，第四组样品含约13重量％的磷，第五组样品含15重量％的磷。
用于焊接到本次试验的终端焊盘上的无铅焊球由Sn-Ag-Cu合金制成(含约95.5质量％的Sn，4质量％的Ag，0.5质量％的Cu)，直径为600μm。衬底和放置在终端焊盘上的焊球经过直到260℃温度的一分钟重熔(reflow)加热的五个循环，焊球熔融并与终端焊盘连接，以形成如图4B中所示的圆顶焊料突起。
使用由DAGE corporation/USA销售的拉力试验装置在相同的拉力条件下将在终端焊盘上如此形成的焊球从终端焊盘上拉开，所述装置能够抓住终端焊盘上的突起并在垂直于终端焊盘的方向上将其拉开。每个样品拉开10个焊料突起，换句话说，每组拉开200个焊料突起。
在拉开各个焊料突起后，检查每个新暴露的保留表面。由拉力试验产生两种破裂方式，一种是在镀镍镀层和焊接于其上的焊料突起之间的边界处发生的边界分离，另一种是布线衬底的介电层破裂。特别是，由拉力试验引起的介电层破裂表示焊接在终端焊盘上的焊料突起的接合强度非常高，以至于衬底破裂，表示得到了焊料突起与终端焊盘的非常高的接合强度。相比之下，当观察到边界分离时，意味着仍需改善终端焊盘与焊料突起的接合强度。
在终端焊盘的镀镍镀层中包含约6重量％的磷的第一组样品(相当于常规的布线衬底)的情况中，65.5％的破裂方式为边界分离，35％的破裂方式为介电层破裂。
在终端焊盘的镀镍镀层中包含约8.5重量％的磷的本发明的第二组样品的情况中，17.9％的破裂方式为边界分离，82.1％的破裂方式为介电层破裂。在终端焊盘的镀镍镀层中包含约10重量％的磷的本发明的第三组样品的情况中，只有9.9％的破裂方式为边界分离，90.1％的破裂方式为介电层破裂。在终端焊盘的镀镍镀层中包含约13重量％的磷的本发明的第四组样品的情况中，12.1％的破裂方式为边界分离，87.9％的破裂方式为介电层破裂。在终端焊盘的镀镍镀层中包含约15重量％的磷的本发明的第五组样品的情况中，只有19.2％的破裂方式为边界分离，81.8％的破裂方式为介电层破裂。
根据拉力试验的判断，证实当无电镀镍镀层的磷含量为8.5-15质量％时，构成镀镍终端焊盘的无电镀镍镀层表现出与主要包含锡的焊球的接合强度得到改善，并且得到了结合有无电镀镍终端焊盘的布线衬底，该终端焊盘用于在其上焊接铅焊料突起。
图6和7为放大7000倍的SEM(扫描电子显微照片)。在切开焊料突起(照片的上部)与终端焊盘的无电镀镍镀层(照片的下部)之间的界面的表面上取截面。特别地，图6表示其中含有本发明的约10质量％的磷的镀镍镀层的截面图。图7表示相应的含有约6质量％的磷的常规镀镍镀层的截面图。如图6所示，磷含量为约10质量％的镀镍镀层的脆的富磷层根据本发明已经从界面消失，而图7显示在磷含量为约6质量的常规镀镍镀层的界面发现了富磷层。另外，图6和图7表示，与常规实践相比，本发明更倾向于在界面处形成包含镍和焊料的更均匀的合金。
尽管已经详细地并参考其具体实施方案描述了本发明，显然，本领域的技术人员可据此作出各种改变而不脱离本发明的精神和保护范围。
本发明要求于2004年3月5日提交的第2004-63022号日本专利申请的优先权，该专利申请以全文的方式并入本文。

Claims (8)

1.布线衬底，其包括：
介电绝缘层和包含铜层的内部布线导体的层叠体；
连接内部布线导体的通孔导体；
设置在布线衬底上并与内部布线导体连接的镀镍终端焊盘；和
在镀镍终端焊盘上形成的镀金镀层；
其中镀镍终端焊盘包含磷含量为8.5-15质量％的无电镀镍镀层。
2.权利要求1的布线衬底，其中镀金镀层是通过置换无电镀镍镀层的表面部分形成的置换镀层且其厚度为0.03-0.1μm。
3.布线衬底，其包括：
介电绝缘层和包含铜层的内部布线导体的层叠体；
连接内部布线导体的通孔导体；
设置在布线衬底上并与内部布线导体连接的镀镍终端焊盘；和
在镀镍终端焊盘上形成的无铅焊料突起；
其中镀镍终端焊盘包含磷含量为8.5-15质量％的无电镀镍镀层。
4.权利要求3的布线衬底，其中无铅焊料突起包含多于90质量％的锡和银和/或铜。
5.权利要求1的布线衬底，其进一步包括在镀镍终端焊盘上形成的无铅焊料突起。
6.权利要求2的布线衬底，其进一步包括在镀镍终端焊盘上形成的无铅焊料突起。
7.制造布线衬底的方法，其包括：
在布线衬底的表面上形成包含铜的终端焊盘；
通过无电镀镍法在终端焊盘上形成磷含量为8-15重量％的镍层；
通过无电置换镀法在镍层上进一步形成厚度为0.03-0.1μm的金层。
8.权利要求7的制造布线衬底的方法，其进一步包括：
在金层上放置含锡的无铅焊球；和
在高于200℃的温度下将无铅焊球熔融，以在构成终端焊盘的镀镍镀层上形成无铅焊料突起并使金层扩散进入焊料突起。
CN200510053099.2A 2004-03-05 2005-03-07 布线衬底及其制造方法 Pending CN1674762A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004063022 2004-03-05
JP200463022 2004-03-05

Publications (1)

Publication Number Publication Date
CN1674762A true CN1674762A (zh) 2005-09-28

Family

ID=35046937

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510053099.2A Pending CN1674762A (zh) 2004-03-05 2005-03-07 布线衬底及其制造方法

Country Status (3)

Country Link
US (1) US7122894B2 (zh)
CN (1) CN1674762A (zh)
TW (1) TW200541423A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101692442A (zh) * 2008-04-02 2010-04-07 日立金属株式会社 多层陶瓷衬底、电子部件以及多层陶瓷衬底的制造方法
CN110880421A (zh) * 2018-09-05 2020-03-13 三星电机株式会社 多层陶瓷电子组件

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4890835B2 (ja) * 2005-10-28 2012-03-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20080280393A1 (en) * 2007-05-09 2008-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for forming package structures
WO2009038565A1 (en) * 2007-09-21 2009-03-26 Agere Systems, Inc. Soldering method and related device for improved resistance to brittle fracture
US8252677B2 (en) * 2007-09-28 2012-08-28 Intel Corporation Method of forming solder bumps on substrates
EP2903022A3 (en) * 2008-03-05 2015-11-11 Senju Metal Industry Co., Ltd. Use of a Sn-Ni-(Cu)-(P) solder alloy for flip chip bonding and a corresponding solder ball
US8247267B2 (en) 2008-03-11 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level IC assembly method
US8110752B2 (en) * 2008-04-08 2012-02-07 Ibiden Co., Ltd. Wiring substrate and method for manufacturing the same
DE102009038674B4 (de) * 2009-08-24 2012-02-09 Epcos Ag Trägervorrichtung, Anordnung mit einer solchen Trägervorrichtung sowie Verfahren zur Herstellung eines mindestens eine keramische Schicht umfassenden struktururierten Schichtstapels
JP5680342B2 (ja) * 2009-09-02 2015-03-04 Tdk株式会社 めっき膜、プリント配線板及びモジュール基板
KR101070022B1 (ko) * 2009-09-16 2011-10-04 삼성전기주식회사 다층 세라믹 회로 기판, 다층 세라믹 회로 기판 제조방법 및 이를 이용한 전자 디바이스 모듈
JP5566771B2 (ja) * 2010-05-18 2014-08-06 日本特殊陶業株式会社 多層配線基板
KR101852601B1 (ko) * 2011-05-31 2018-04-27 삼성전자주식회사 반도체 패키지 장치
WO2012176402A1 (ja) * 2011-06-21 2012-12-27 株式会社村田製作所 回路モジュール
JP6046406B2 (ja) * 2011-07-26 2016-12-14 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ 高温耐性銀コート基体
US20130168132A1 (en) * 2011-12-29 2013-07-04 Sumsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
JP5980530B2 (ja) * 2012-03-15 2016-08-31 日本電波工業株式会社 圧電デバイス及び圧電デバイスの製造方法
US9653401B2 (en) * 2012-04-11 2017-05-16 Nanya Technology Corporation Method for forming buried conductive line and structure of buried conductive line
JP6676308B2 (ja) * 2015-08-07 2020-04-08 ローム株式会社 半導体装置
DE102016103585B4 (de) * 2016-02-29 2022-01-13 Infineon Technologies Ag Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985212A (en) * 1996-12-12 1999-11-16 H-Technologies Group, Incorporated High strength lead-free solder materials
WO1998056217A1 (fr) * 1997-06-04 1998-12-10 Ibiden Co., Ltd. Element de brasage tendre pour cartes a circuit imprime
DE69934981T2 (de) * 1998-05-19 2007-11-15 Ibiden Co., Ltd., Ogaki Gedruckte leiterplatte und verfahren zur herstellung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101692442A (zh) * 2008-04-02 2010-04-07 日立金属株式会社 多层陶瓷衬底、电子部件以及多层陶瓷衬底的制造方法
CN110880421A (zh) * 2018-09-05 2020-03-13 三星电机株式会社 多层陶瓷电子组件

Also Published As

Publication number Publication date
TW200541423A (en) 2005-12-16
US7122894B2 (en) 2006-10-17
US20050253263A1 (en) 2005-11-17

Similar Documents

Publication Publication Date Title
CN1674762A (zh) 布线衬底及其制造方法
CN1535103A (zh) 接线板
US20070245852A1 (en) Solder paste and electronic device
KR100567611B1 (ko) 무전해 도금에 의해 니켈 코팅된 표면에 사용되는 땜납
TWI386523B (zh) ＳｎＢ電鍍液以及使用該電鍍液的電鍍方法
CN1287035A (zh) 高强度焊接头
JP2015072996A (ja) 半導体装置
US20060209497A1 (en) Pad structure of wiring board and wiring board
KR101545402B1 (ko) 반도체 구조 및 이의 제조 방법
EP2950623B1 (en) Wiring substrate and method for manufacturing same
KR20080038167A (ko) 반도체 장치 및 그 제조 방법 및 기판
JP4699704B2 (ja) 配線基板
CN1519076A (zh) 焊接方法、通过该焊接方法连接的元件和连接结构
KR101184875B1 (ko) 전기 접속단자 구조체 및 이의 제조방법
KR100808746B1 (ko) 회로 장치의 제조 방법
JP2005286323A (ja) 配線基板、半田部材付き配線基板及び配線基板の製造方法
KR102579479B1 (ko) 접속핀
KR102579478B1 (ko) 전기접속용 금속핀
CN1266989C (zh) 锡焊方法及焊接结构体
US6533849B1 (en) Electroless gold plated electronic components and method of producing the same
KR20240033886A (ko) 접속핀 이송카트리지
KR20240033889A (ko) 접속핀
KR20240033887A (ko) 접속핀의 접속방법
KR101836218B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2013076135A (ja) はんだ接続用通電部材、配線用基板及びめっき皮膜の形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20050928