KR101586857B1 - 다층 세라믹 기판, 전자부품 및 다층 세라믹 기판의 제조 방법 - Google Patents

다층 세라믹 기판, 전자부품 및 다층 세라믹 기판의 제조 방법 Download PDF

Info

Publication number
KR101586857B1
KR101586857B1 KR1020090027789A KR20090027789A KR101586857B1 KR 101586857 B1 KR101586857 B1 KR 101586857B1 KR 1020090027789 A KR1020090027789 A KR 1020090027789A KR 20090027789 A KR20090027789 A KR 20090027789A KR 101586857 B1 KR101586857 B1 KR 101586857B1
Authority
KR
South Korea
Prior art keywords
layer
ceramic substrate
multilayer ceramic
via hole
electrode
Prior art date
Application number
KR1020090027789A
Other languages
English (en)
Other versions
KR20090105844A (ko
Inventor
하츠오 이케다
코지 이치카와
Original Assignee
히타치 긴조쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히타치 긴조쿠 가부시키가이샤 filed Critical 히타치 긴조쿠 가부시키가이샤
Publication of KR20090105844A publication Critical patent/KR20090105844A/ko
Application granted granted Critical
Publication of KR101586857B1 publication Critical patent/KR101586857B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Ceramic Capacitors (AREA)

Abstract

한쪽의 최표면에 능동소자 및 수동 소자를 표면 실장하는 다층 세라믹 기판에 있어서, 상기 다층 세라믹 기판은, 복수의 세라믹 기판층을 적층해서 이루어지고, 적어도 한쪽의 최표면의 세라믹 기판층의 비어 구멍에 설치된, 표층 비어전극과 그 단면에 피착되는 금속 도금층으로 이루어진 표층 단자 전극과, 상기 표층 단자 전극과 내부의 세라믹 기판층 상의 배선을 접속하는 비어 배선을 포함하고, 상기 능동소자를 접속하는 표층 단자 전극의 비어 구멍 직경은 상기 수동 소자를 접속하는 표층 단자 전극의 비어 구멍 직경보다도 작은 것을 특징으로 하는 다층 세라믹 기판이다.
다층 세라믹 기판, 표층 단자 전극, 비어 배선, 전자 부품

Description

다층 세라믹 기판, 전자부품 및 다층 세라믹 기판의 제조 방법{MULTILAYER CERAMIC SUBSTRATE, ELECTRONIC COMPONENT, AND METHOD OF MANUFACTURING MULTILAYER CERAMIC SUBSTRATE}
본 발명은 다층 세라믹 기판, 전자부품 및 다층 세라믹 기판의 제조 방법에 관한 것이다.
휴대전화기 등, 고기능이면서 소형이 요청되는 기기가 많아지고 있는 오늘날에는, 다층 세라믹 기판이 널리 이용되고 있다. 일반적인 다층 세라믹 기판에서는, 복수의 세라믹 기판층이 적층되어 있고, 각 세라믹 기판층 사이에는 내부 배선을 가진 배선층이 형성되어 있다. 이들 배선층은 비어(via) 배선이라 불리는 배선으로 접속된다.
일본국 공개특허공보 제2007-305740호 공보(특허문헌 1)에, 이러한 다층 세라믹 기판의 구조예가 개시되어 있다. 이 특허문헌 1에 개시된 다층 세라믹 기판에서는, 복수의 세라믹층이 적층되어 이루어진 세라믹 적층체와, 상기 세라믹 적층체의 한쪽 주면에 형성된 오목부와, 이 오목부의 내부에 노출하는 접속용 전극과, 상기 오목부 내에 충전되어서 상기 접속용 전극과 도통하는 도전성 수지를 주체로 하는 단자 전극을 구비한다.
그러나, 특허문헌 1에 개시된 다층 세라믹 기판에서는, 마더 기판(mother substrate)과의 접속 단자 전극의 내충격성을 향상시키는 것을 요지로 하고 있다. 그 때문에, 접속부에 도전성 수지를 필요로 하고 있고, 또한, 이 수지의 깊이가 100㎛인 것이 바람직한 것으로 된다. 그러나, 전극의 크기를 미세하게 하면 할수록, 수지를 충전하는 것이 곤란하여 제조가 용이하지 않다. 또, 이러한 도전성 수지의 표면에 안정적으로 금속 도금을 부착시키는 것은 현실적이지 않다. 또한, 특허문헌 1에는, Ag-Pd 합금이나 Ag-Pt 합금이, 비저항이 작아 고주파의 용도에 적합하다고 하는 것이 개시되어 있으나, 표면 실장부품을 접속하는 표면에 이용했을 때의 기계적 강도에의 영향에 대해서는 배려되어 있지 않다.
한편, 일본국 공개특허 제2005-286303호 공보에는, 표면의 단자 전극이 내층쪽으로 굴곡되어 절연체에 의해 피복됨으로써 단부를 보강하고, 기계적 강도가 우수한 적층 세라믹 기판을 실현하는 것이 개시되어 있지만, 굴곡되어 내층쪽으로 연장되는 보강 부분의 치수는 공정 중의 위치맞춤 정밀도를 고려했을 때 50 내지 100㎛를 필요로 하므로 소형 고밀도의 장래의 제품에 적용하는 데는 한계가 있다.
또, 일본국 공개특허 제2001-189550호 공보에는, 비어 구멍 도체의 표면 도출부분을 다층 세라믹 기판의 표면으로부터 20㎛ 이하만큼 오목하게(즉, 움푹 패이게 해서) 형성하고, 범프의 곡면을 오목부의 에지에 결합시킴으로써 자기위치 보정 기능(셀프 얼라인먼트(self-alignment))을 발휘시키는 기술이 개시되어 있다. 그러나, 이 특허문헌 3에 있어서도, 범프와 비어 구멍 도체를 접속했을 때의 기계적 강도는 배려되어 있지 않다. 또한, 셀프 얼라인먼트를 목적으로 하기 때문에, 오복부 깊이를 비교적 깊게 할 필요가 있다. 이와 같이 오목부를 비교적 깊게 형성할 경우, 땜납 페이스트를 인쇄 형성할 때에 오목부에 기포 형상의 흔적이 남기 쉬워 전기적 또한 기계적인 접속 신뢰성을 저해하는 일이 있다. 이때, 금속 도금을 형성해도 수축률이 큰 도전성 페이스트를 이용해서 비어 도체를 형성하고 있기 때문에, 도금약액이 비어 구멍 내벽에 부착되어서 남아, 부식이 생길 경우도 있다.
그런데, 다층 세라믹 기판의 최표면에는 LGA(LAND GRID ARRAY)나 BGA(BALL GRID ARRAY)나 구형, 각형의 패드 형상 표면전극이 복잡한 배선 패턴으로서 형성된다. 이들 전극 간의 간격은 수 100 내지 150㎛ 간격으로 좁게 되어 있어, 반도체 패키지 부품의 경우에는 플립 칩 실장에 의해 더욱 좁아지는 경향에 있다. 그 때문에, 수 100㎛의 땜납 볼을 범프로 형성해서 이용하는 BGA가 주류를 이루고 있지만, 이 경우 땜납 볼의 수는 수 10개로부터 수 100개, 때로는 1000개 이상의 다방면에 걸쳐 있다. 그 수는 반도체 소자의 용도나 기능에 따라서 다양하지만, 전극 1개당 약 50gf 이상의 접속 전단 강도를 필요로 한다. 이 수치는 수 100㎛의 땜납 볼에 의한 접속으로서는 높은 레벨에 있다.
한편, 칩 부품의 경우에는 전극수가 원래 적기도 하고, 접속 강도의 확보를 우선해서 구형, 각형의 패드 형상 표면전극이나 LGA를 이용하는 수법을 선택적으로 이용할 수 있다. 그러나, 보다 고밀도이면서 고강도의 전극인 것이 바람직한 것에는 변함이 없다.
이러한 배경 하에, 고주파 성능과 절연 신뢰성 및 내부식성과 높은 기계 강 도를 겸비한 단자 전극 구조를 가진 다층 세라믹 기판과 그 제조 방법이 요구되고 있었다.
본 발명은 상기 실정을 감안해서 이루어진 것으로, 우선, 표층 단자 전극의 협소화를 도모해서 다층 세라믹 기판 자체의 소형 고밀도화를 도모하는 것을 목적의 하나로 하고 있다. 또, 단자 전극이 작게 되었다고 해도 구조적인 구성에 의해 표면 실장 부품 등과의 접합 강도를 향상시킬 수 있고, 도금약액의 잔존 등에 의한 부식의 가능성이 낮은 다층 세라믹 기판 및 그것을 이용한 전자부품, 이러한 다층 세라믹 기판의 제조 방법을 제공하는 것을 그 목적의 하나로 한다.
본 발명의 일 형태는, 복수의 세라믹 기판층을 적층한 다층 세라믹 기판에 있어서, 표면과 이면 중 적어도 한쪽의 최표면의 세라믹 기판층에 설치되어, 표층 비어전극과 그 단면에 피착되는 금속 도금층으로 이루어진 표층 단자 전극; 및 상기 표층 단자 전극과 내부의 세라믹 기판층 상의 배선을 접속하는 비어 배선을 포함하되, 상기 표층 비어전극은, 그 단면이, 상기 최표면의 세라믹 기판층에 형성된 비어 구멍 내부에 있어서, 최표면의 세라믹 기판층 표면보다도 움푹 패인 위치에 있고, 상기 표층 비어전극의 단면에 피착된 상기 금속 도금층의 표면이 상기 최표면의 세라믹 기판층 표면과 대략 동일 평면 내지 상기 최표면의 세라믹 기판층 표면보다도 움푹 패인 위치에 있는 것으로 한 것이다. 여기에서, 상기 대략 동일 평면이란, 예를 들어, 3㎛ 정도까지이고 많아도 금속 도금층의 두께 미만의 돌출까지 허용하는 것을 의미하고 있다.
이하, 본 발명의 실시예에 대해서 도면을 참조하면서 설명한다. 도 1은 본 실시예에 의한 다층 세라믹 기판의 제조 공정을 나타낸 차트도이다.
[다층 세라믹 기판의 제조]
본 실시예의 다층 세라믹 기판을 형성하는 공정에서는, 우선, 세라믹 그린 시트를 복수매 생성한다. 이 때문에, 유기 캐리어 필름(예를 들어, PET 필름) 위에, 저온 소성가능한 세라믹 재료의 분말과 유리 성분의 분말 및 유기 바인더, 가소제, 용제의 혼합물로 이루어진 슬러리를 닥터 블레이드법에 의해 소정 두께의 막 형상으로 형성하고, 건조시킨다(S1). 이 슬러리의 건조 후의 두께는, 목적에 따라서 다르지만, 여기서의 예에서는 대략 20 내지 200㎛로 해둔다.
또, 세라믹 그린 시트에 이용하는 저온 소결가능한 세라믹 재료로서는, 800 내지 1000℃에서 은(Ag) 등의 도체 재료(이하, "도체 페이스트"라 칭함)와 동시 소성가능한 세라믹 재료이며, 소위 LTCC(Low Temperature Co-fired Ceramics; 저온 동시소성 세라믹)용 세라믹스라면 어느 것이라도 사용할 수 있다. 일례로서는, 주성분인 Al, Si, Sr 및 Ti를 각각 Al2O3, SiO2, SrO, TiO2로 환산했을 때, Al2O3: 10 내지 60질량%, SiO2: 25 내지 60질량%, SrO: 7.5 내지 50질량%, TiO2: 20질량% 이하(0를 포함함)이며, 그 주성분 100질량부에 대해서, 부성분으로서, Bi, Na 및 K의 군 중 적어도 1종을 Bi2O3 환산으로 0.1 내지 10질량부, Na2O 환산으로 0.1 내지 5질량부, K2O 환산으로 0.1 내지 5질량부 함유하고, 또한, Cu, Mn 및 Ag의 군 중 적 어도 1종을 CuO 환산으로 0.01 내지 5질량부, MnO2 환산으로 0.01 내지 5질량부, Ag를 0.01 내지 5질량부 함유하며, 기타 불가피 불순물을 함유하고 있는 혼합물을 일단 700℃ 내지 850℃로 가소하고, 이것을 분쇄해서 평균 입자 직경 0.6 내지 2㎛의 미분쇄 입자로 이루어진 유전체 자기 조성물을 들 수 있다.
또한, 저온 소성가능한 세라믹 그린 시트의 생성은, 여기서 기술한 닥터 블레이드법에 한정되지 않고, 예를 들어, 압연(압출)법, 인쇄법, 잉크젯식 도포법, 전사법 등에 의해서 행해도 된다. 세라믹 그린 시트로 한 경우에는, 다음에, 그것을 재단해서 복수의 세라믹 그린 시트를 얻는다(S2). 그린 시트로 취급하는 것은 용이하지만, 재단하지 않고 롤 형태로 감기/풀기를 반복하면서 이후의 인쇄 등의 공정에 제공하는 것도 합리적인 제조 방법이다.
그리고, 각 세라믹 그린 시트에, 목적으로 하는 회로에 따라서, 레이저 등을 이용해서 비어 구멍을 형성하고(S3), 인쇄 스크린을 거쳐서 각 비어 구멍에 은(Ag)을 주성분으로 하는 도체 페이스트를 배치하고, 스퀴지(squeegee)로 비어 구멍에 도체 페이스트를 압입하고, 또한, 과잉의 도체 페이스트를 벗겨냄으로써 비어 도체를 제작한다(S4). 또, 상부 표면의 제1층의 세라믹 그린 시트를 포함하는 각 세라믹 그린 시트의 표면에는, 은(Ag) 등의 도체 페이스트를 이용하여, 목적으로 하는 회로에 대응하는 도체 패턴을 5 내지 35㎛ 두께로 인쇄해서 형성한다(S5). 이들 도체 패턴에 의해 인덕터, 전송 선로, 컨덴서, 접지 전극 등의 내부 배선을 형성하고, 상기 비어 도체에 의한 비어 배선에 의해 서로 접속해서 목적으로 하는 회로 배선을 구성하는 것이다. 또한, 비어 구멍은 기계식의 펀처(기계식 펀처)에 의해 구멍 뚫기를 행해도 된다.
또한, 상부 표면의 제1층의 세라믹 그린 시트의 경우에는, 미소한 도체 패턴이 협소하게 근접하여, 소형 탑재 부품이나 반도체 부품을 다수 탑재할 수 있도록 인쇄가 행해질 필요가 있다. 이때, 비어 구멍을, Ag를 주체로 하는 도체 페이스트로 충전 인쇄하는 공정과 표면 도체 패턴을 형성하는 공정을 복수 회에 걸쳐서 중첩하도록 행하면 위치 어긋남이 일어나기 쉽기 때문에 고밀도를 실현하는 것이 어렵다. 그 때문에, 비어 구멍의 충전 인쇄는 표면 도체 패턴의 인쇄도 겸해서 1회로 행하는 것으로 해도 된다.
다음에, 비어 도체 및/또는 도체 패턴을 형성한 복수의 세라믹 그린 시트를 프레스에 의해서 압착하고(S6), 캐리어 필름을 박리하는 공정(S7)을 세라믹 기판층의 수만큼 반복해서 적층하여, 미소결 다층 세라믹 적층체(이하, 간략하게, 「미소결 다층 세라믹체」라 칭함)를 생성한다.
일례로서, 미소결 다층 세라믹체의 최표면 쪽에 위치하는 것으로 되는 세라믹 그린 시트를, 고정용 필름 위에 세트하고, 금형에서 소정의 압력, 온도, 시간에서 프레스해서 압착한다. 예를 들어, 압력 1 내지 5㎫(10 내지 50㎏f/㎠), 온도 30 내지 60℃, 시간 3 내지 15초 등으로 한다. 열압착 상하의 금형은 히터를 내장한 단순한 평판 형상이어도 된다. 프레스에 의한 압착이 끝나면, 세라믹 그린 시트의 캐리어 필름을 박리한다. 이때, 그린 시트는 고정용 필름에 고정되어 있어, 캐리어 필름의 박리 시 함께 박리되는 일은 없다.
다음에, 제2층째의 세라믹 그린 시트를 적층한다. 세라믹 그린 시트에는, 내부 회로 배선을 구성하는 도체 패턴이 인쇄되어 있다. 세라믹 그린 시트의 주면이 제1층의 세라믹 그린 시트에 접하도록 세트하고, 제1층의 세라믹 그린 시트의 경우와 마찬가지로, 프레스해서 압착한다. 이때, 프레스 온도를 인쇄 페이스트 내의 점착제가 연화 고착되는 온도로 하면, 가압력에 의해 인쇄부가 상대쪽의 세라믹 그린 시트와 접합된다. 따라서, 세라믹 그린 시트끼리는, 인쇄 도체 페이스트를 거쳐서 결합된다. 또한, 전극이 없이 세라믹층끼리 직접 접촉하는 곳도, 전극을 사이에 둘 경우와 마찬가지로 연화되어서 고착되어 결합한다. 이때의 압착 온도는 점착제의 종류에도 의존하지만, 보통 40 내지 90℃ 정도의 저온이어도 되고, 접합 강도는 가압력을 변화시킴으로써 조정할 수 있다. 압착 후, 세라믹 그린 시트의 캐리어 필름을 박리한다. 제3층의 세라믹 그린 시트 이후는, 제2층째의 세라믹 그린 시트와 마찬가지의 공정으로 적층한다. 또한, 적층체를 강력하게 일체화시키기 위해서, 전체를 적층한 후, 더욱 압착 공정을 행해도 된다.
또한, 압착, 박리, 적층의 일련의 공정의 일부 혹은 전부를 감압한 분위기 하에서 행해도 된다. 이와 같이 하면, 세라믹 그린 시트 간의 기포를 제거하기 쉬워, 적층 시의 치수정밀도를 유지하여, 디라미네이션(delamination)을 감소시킬 수 있다.
본 실시예에서는, 이와 같이 해서 얻어진 미소결 다층 세라믹체의 밑면(최표면의 세라믹 기판층 표면과 대향하는 반대면)에, Ag를 주체로 하는 도체 페이스트를 이용하여, 목적으로 하는 회로에 따라서, 밑면쪽의 표층 전극을 인쇄 형성한 다(S8).
또, 기판 표면과 밑면의 도체 패턴 주위에는 오버코트재를 적절하게 형성해도 된다. 이 오버코트재의 재질로서는, 소결 수축 특성이나 열팽창 특성이 미소결 다층 세라믹체의 소재와 근사한 것이 바람직하다. 예를 들어, 세라믹 그린 시트와 동일한 재질의 슬러리에 코트 부분의 시인성(즉, 육안 인식성)을 향상시키는 바와 같은 기능을 부여하기 위한 첨가 성분을 가한 것을 들 수 있다. 표면 도체 패턴의 가장자리에 오버코트를 피복해서 전극 피복 영역을 형성함으로써, 표면의 도체 패턴의 기계적 보호와, 이후의 공정에서 도체 패턴 위에 마련된 땜납이 유출되어 도전부와 접촉하는 등의 단락 방지가 가능하다. 또, 기체 표면의 도체 패턴과 오버코트재는 반드시 미소결 다층 세라믹체의 상태로 마련할 필요는 없고, 소결 후의 다층 세라믹 기판에 대해서 형성해도 무방하다.
본 실시예에서는, 이와 같이 해서 얻어진 미소결 다층 세라믹체를, CIP(Cold Isostatic Press) 장치에서, 10 내지 40㎫(100 내지 400㎏f/㎠), 85℃에서 열압착하고, 각 층이 일체화한 미소결 다층 세라믹체로 한다.
다음에, 미소결 다층 세라믹체의 표면에 나이프 커터 등의 지그에 의해 잘라낸 홈을 형성하여, 분할홈을 형성한다(S9). 이 분할홈은 집합 기판의 크기나 제품 기판의 크기에 따라서 다른 형상으로 형성된다. 분할홈은, 회로를 구성하는 도체 패턴을 손상시키는 바와 같은 악영향이 없도록, 충분한 치수의 여유를 가지고 형성되어, 평면적으로 보아서 도체 단부로부터 대략 100 내지 250㎛ 정도의 거리를 두고 형성된다. 이 분할홈은, 예를 들어, V자형의 홈으로, 깊이는 예를 들어, 분할 홈을 상하 양면에 넣을 경우, 양면의 홈 깊이의 총합이 미소결 다층 세라믹체의 두께의 30% 이하로 되도록 한다. 이 깊이는, 미소결 다층 세라믹체의 두께에 따라서 다르지만, 일반적으로 0.01 내지 0.2㎜ 정도로 해둔다. 이 깊이가 지나치게 깊으면 커터의 이형이 나빠 변형을 일으키기 쉬워져, 소결 과정에서 균열의 기점으로 되기 때문이다. 또, 분할홈은 반드시 양면에 형성할 필요는 없고, 윗면이나 밑면의 어느 한쪽이어도 무방하다.
또한, 분할 방법은 반드시 V자형의 홈을 따라서 나누는 방법뿐만 아니라, 홈을 형성하지 않고 나중의 소성공정 후에 다이싱이나 스크라이빙 방법을 이용하는 것에 의하더라도 무방하다.
다음에, 미소결 다층 세라믹체를 소성로 내에서, 소결 온도인 800 내지 1000℃에서 일체 소성을 행한다(S10). 이 단계에서는, 비어 구멍의 단면에서는, 도 2의 (a)에 예시한 바와 같이, 외부 단자 전극의 일부인 표층 비어전극의 표면(F)과, 최표면의 세라믹 기판층 표면(S)과는 대략 동일면 위에 있다.
[표층 비어전극의 에칭]
본 실시예에서는, 여기서 표층 비어전극(여기에서는 Ag)을 용해시키는 작용을 가진 에칭액에 침지하고, 표층 비어전극의 일부를 제거한다(S11). 즉, 이 단계에서 비어 구멍의 단면에서는 도 2의 (b)에 예시한 바와 같이, 표층 비어전극의 표면(F)이, 비어 구멍 내부에 있어서, 최표면의 세라믹 기판층 표면(S)에 대해서 오목하게 되는 위치까지 에칭된다. 또한, 이하의 설명에 있어서, 이 표층 비어전극 위에 도금층이 형성된 후에는 여기서의 표면을 단면이라고 호칭하여 구별한다. 여 기에서 에칭 용액은, 질산, 왕수 혹은 과산화수소 중 어느 하나를 함유하는 혼합액을 이용할 수 있다. 사용하는 도체 재료가 구리 또는 구리를 주성분으로 하는 합금 등의 경우에는 과황산 암모늄을 에칭액으로서 이용하는 것도 가능하다. 그것에 의해 표층 비어전극의 표면을, 최표면의 세라믹 기판층 표면에 대해서 움푹 패이게 하고, 또한, 바람직한 표면성상을 얻을 수 있다. 이것에 의해 후공정에서 전극 위에 Ni 도금, Au 도금 등이 고품질로 성막될 수 있다. 즉, 에칭액을 이용함으로써, 비어 구멍 내벽의 요철에 달라 붙은 Ag도 용해·제거할 수 있어, 달라붙음 강도(앵커 효과) 향상에 기여할 수 있다. 또한, 이 에칭 처리를 행함으로써, 비어 구멍 표면이 충분히 젖어서 미소한 기포가 제거되므로, 그 후의 도금 공정에서의 미소한 석출 결함에 의한 불량을 방지할 수 있다.
표층 비어전극을 용해시킴에 있어서는, 전극에의 손상을 발생시키지 않고, 또, 전극과 세라믹스와의 밀착 강도를 저하시키는 일없이 충분한 에칭 효과를 얻기 위하여, 에칭액의 종류나, 농도, 온도를 조정해둔다. 이 조정은 실험적으로 또한 경험적으로 설정하는 것으로 되지만, 일례로서는, 질산에서는 1 내지 20용량%, 왕수에서 1 내지 25용량%, 과산화수소수를 함유하는 에칭액에서 1 내지 30용량%, 또, 염산 1 내지 30용량%를 함유하는 것이 바람직하다. 에칭 욕조 내의 교반 방법에도 충분한 주의를 기울이는 것이 필요하다. 또, 매회의 에칭 공정에서는 남은 전극의 두께를 형광 X선 등의 측정 방법을 이용해서 측정하여, 에칭 전의 두께와 비교함으로써 에칭 반응 속도를 확인하고, 엄밀하게 공정조건을 관리한다. 또한, 에칭액의 성분에 휘발하기 쉬운 성분이나 분해되기 쉬운 성분을 함유할 때에는, 정 기적으로 액의 샘플을 채집해서 적정하여 성분마다의 농도를 감시하는 것이 바람직하다. 액에 용출하는 에칭된 도체 금속의 농도의 감시도 전적으로 마찬가지로 정기적으로 행해진다.
또한, 에칭에 의한 오목부 깊이 등의 양적인 제어에 대해서는, 에칭액의 종류, 농도, 온도를 제어해서 행한다. 단, 예를 들어, 농도를 극단적으로 엷게 하면 소량의 처리만으로 에칭액의 성능이 열화하기 쉬워져, 빈번하게 조정을 하지 않으면 안되므로 농도를 지나치게 엷게 하지 않는 것이 필요하다. 또, 온도는 에칭액의 주성분이 휘발성인 것이 많기 때문에 50℃ 이하로 하는 것이 적당하다. 이것보다 온도가 높다면, 에칭액의 농도나 성분의 배합비가 변동하기 쉬워지기 때문이다. 또한, 에칭액의 순환과 세라믹 기판의 상하 이동이나 회전 등의 교반 조작은, 에칭액의 균일화도 포함해서 반응속도를 제어하는 데 효과적이다. 이들 조정 방법을 조합시킨 뒤에, 처리 배취(batch)마다 혹은 로트마다 감시를 행하면서 에칭 처리 시간에 미세 조정을 행하는 것이 바람직하다.
이러한 에칭 처리에 대해서는, 에칭액에 침지하는 방법 이외에, 롤러 형상의 도포 헤드로 전사하는 바와 같이 에칭액을 도포하는 방법이나, 수평으로 유지한 세라믹 기판에 대해서 에칭액을 밑에서부터 분수 형상으로 뿜어 올리는 방법 등이어도 된다. 이들 방법에서는 유지하는 기판의 단부를 고무패킹 등으로 눌러서 실링함으로써, 반대면에의 에칭액의 돌아들어감을 없게 해서 매 편면(片面)의 처리를 행해도 된다. 패킹재로 실링하는 면은 장치의 설계와 에칭액의 종류나 성질에 따라서 선택하면 된다. 통상은 반도체나 소형 칩 부품이 탑재되는 윗면에 미소한 표 층 단자 전극이 편재하므로, 이러한 상부 표층에 본 발명의 표층 단자 전극의 구조가 유효하다. 그러나, 반대쪽의 하부 표층(밑면)은 1㎜이거나 그것 이상의 큰 치수의 LGA(LAND GRID ARRAY) 전극이 20 내지 30군데 정도 설치되는 것뿐인 경우도 많고, 전극 크기가 커서 강도를 높게 취할 수 있는 하부 표층(밑면)에서는, 본 실시예의 단자 전극 구조를 반드시 필요로 하지 않을 경우도 있다. 이러한 경우, 상기의 편면 처리는 종종 유효하게 된다. 편면 처리는, 나중의 헹굼 공정에 필요한 물의 양이 적어도 되는 등 환경 부하에도 우수하고, 또, 건조를 포함시킨 설비 설계와 공정 관리 전체도 용이하고 또한 저렴해진다고 하는 제조 공정 상에도 이점이 있다.
[금속 도금층]
그런데, 에칭 처리 뒤에는 충분한 헹굼을 행하고(S12), 계속해서 도금을 행한다(S13). 이 도금 공정에서는 복잡한 회로 구조의 부품이라도 균등하게 도금이 형성되도록, 무전해 도금을 행하는 것이 일반적이다. 일례로서는, Ni 바탕 도금 3 내지 10㎛, 계속해서 Au 도금 0.03 내지 0.5㎛를 피착시킨다. 여기서 Ni 바탕 도금층이 제품으로서 사용될 때에 원치않는 확산 등 화학반응을 일으키는 것을 방지하기 위해서, Au 도금과의 사이에는 버퍼층을 도금하는 것으로 해도 된다.
이 도금 공정에 의해, 도 2의 (c)에 나타낸 바와 같이 표층 비어전극(F) 위에 금속 도금층(M)을 피착시키고, 또한, 그 금속 도금층의 표면(MF)과, 최표면의 세라믹 기판층 표면(S)이 대략 동일면을 이루도록(후술하는 바와 같이, 돌출이 금속 도금층의 두께 미만(전술한 예에서는 기껏해야 3㎛까지)으로 되도록) 한다. 구 체적으로는, 이 금속 도금층의 표면에는 땜납 볼 등을 얹어 놓은 것으로 되므로, 크게 돌출시키지 않고, 또한, 깊은 오목부를 형성하지 않도록 하는 것이 바람직하다. 이 범위로서는 경험적으로, 볼록부로 되는 방향으로, 최표면의 세라믹 기판층 표면(S)으로부터 3㎛ 이하, 보다 바람직하게는 오목부로 되는 방향으로 최표면의 세라믹 기판층 표면(S)으로부터 3㎛ 정도 깊은 위치에 있고, 10㎛ 이하까지의 깊이로 되어 있는 것이 바람직하다. 이상에 의해서, 표층 비어전극(F)과, 그 상부(단면)에 피착되는 금속 도금층(M)으로 이루어진 표층 단자 전극을 형성한다. 이때, 금속 도금층은, 표층 비어전극의 단면과의 사이와, 비어 구멍 내벽과의 사이에 공공(空孔)이나 간극이 없이 요철을 따라서 치밀하게 밀착하고 있는 것이 중요하다.
[무수축공법의 경우]
또, 공정 S9, 분할홈의 형성 후에, 소성 중에 기판이 수축하지 않도록 구속하는 구속용 그린 시트를 미소결 다층 세라믹체 표면에 배치하여, 소위 무수축공법을 사용해도 된다. 여기서 구속용 그린 시트는, 미소결 다층 세라믹체의 소성온도에서는 소결하지 않는 무기재료에 유기 바인더, 가소제, 용제를 가한 세라믹 슬러리를 제작하고, 이것을 닥터 블레이드법으로 캐리어 필름 위에 소정 두께(예를 들어, 100 내지 200㎛)로 성막해서 형성한다.
이 구속용 그린 시트에 이용하는 세라믹 재료는, 세라믹 그린 시트에 이용한 유리 세라믹 재료의 소성 온도(800 내지 1000℃ 정도)에서는 소결하지 않는 것으로 미소결 다층 세라믹체의 표면을 수축시키지 않는 기능이 있는 것이면 된다. 무기재료로서는 알루미나를 이용하는 것이 일반적이다. 또한, 유기 바인더, 가소제, 용제는 세라믹 그린 시트에 이용한 것과 마찬가지인 것이 사용가능하다.
그리고, 소결 공정에 앞서서, 미소결 다층 세라믹체의 윗면 및 밑면에 각각, 구속용 그린 시트를 위치 맞춤하고, 그 구속용 그린 시트의 두께가 200㎛ 정도로 되도록 적층하며, CIP장치에서, 10 내지 40㎫(100 내지 400㎏f/㎠), 85℃에서 열압착하여, 구속용 그린 시트로 이루어진 구속층과 미소결 다층 세라믹체를 일체화한 적층체를 얻는다.
다음에, 이 적층체를 처리 S10에서 소성로 내에서, 구속층의 탈바인더를 적절하게 행하면서, 미소결 다층 세라믹체가 소결하는 온도인 800 내지 1000℃에서 일체 소성을 행한다.
또한, 이와 같이 구속용 그린 시트를 이용한 경우, 소성 후의 무기 입자의 대부분은 간단히 제거할 수 있지만, 표층 비어전극 위에 잔류한 무기 입자는 용이하게는 제거할 수 없는 일이 있다. 이러한 경우, 초음파 세정을 행하여 잔류 무기 입자를 제거하는 것이 효과적이다. 여기서 에칭(처리 S11)의 전처리 과정을 겸해서 에칭액 중에서 초음파 세정을 행하면 표층 비어전극(Ag)의 표면을 에칭하는 동시에 무기 입자를 제거할 수 있으므로 바람직하다. 또한, 헹굼 과정(S12)에 있어서도 초음파 세정을 행하여, 클리닝을 확실한 것으로 해도 된다.
[비어 구멍과 표층 단자 전극의 형태]
그런데, 처리 S3의 비어 구멍을 형성함에 있어서는, 도 3에 예시한 바와 같이, 그 비어 구멍을, 최표면(S)을 향해서 넓어지는 테이퍼 구멍 형상으로 형성해도 된다.
비어 구멍이 테이퍼 형상으로 되어 있는 것에 의해서 금속 도금층과 접촉하는 세라믹의 측면 거리가 증대하고, 나아가서는 금속 도금층이 비어 구멍 내벽과 접촉하는 면적이 증대하고, 앵커 효과가 증가하므로 강도가 커지는 것에 기여한다. 특히, 비어 구멍 내벽면은 현실적으로는 서로 복잡하게 얽힌 요철형상으로 되어 있기 때문에 그 효과는 크다. 한편, 비어 구멍이 깊은 일직선의 오목부이면 금속 도금층이 오목부의 밑부분으로부터 위로 향해서 밀접하게 석출되기 어려운 일이 있어, 도중에 도금액 등이 비어 내벽의 미소한 요철 내에 도입되어 남겨지는 경향이 있었다.
한편, 비어 구멍이 테이퍼 형상으로 되어 있으면, 비교적 넓은 개구부로부터 비교적 좁은 비어 내부에 도금액이 순환하기 쉬워, 도금의 성장속도를 빠르고도 균일하게 유지할 수 있다. 15㎛ 정도의 깊이까지이면, 실용적인 도금 시간 내에 세라믹 기판층 표면과 대략 동일 평면 높이까지 도금을 성장시키는 것이 가능하다. 이때, 금속 도금층은 비어 밑부분으로부터 순차적으로 간극 없이 비어 구멍을 충전하는 것처럼 석출하여, 비어 내벽의 미소한 요철부에 도금약액이 말려들어가도록 해서 남겨지는 것을 방지할 수 있다. 그 때문에, 비어 내벽에의 금속 도금층의 밀착성이 향상하여 앵커 효과에 의한 기계적인 접합 강도를 향상시키는 것에 기여한다. 또한, 도금약액이 내부에 남아서 나중에 배어나와 부식 등을 유발하는 등의 문제도 일어나기 어렵다. 단, 테이퍼 형상 구멍의 방향은 한정되는 것은 아니고, 비어 구멍은, 예를 들어, 최표면을 향해서 좁아지는 테이퍼 형상으로 형성해도 된다.
본 실시예의 방법으로 작성한 다층 세라믹 기판에서는, 도 2(c)나 도 4에 모식적으로 나타낸 바와 같이, 표층 단자 전극의 표면은, 최표면의 세라믹 기판 표면(S)에 대해서, 우선 표층 비어전극이, 그 표면(F)이 움푹 패인 위치로 되도록 형성된다. 또한, 이 표층 비어전극 위에 금속 도금층이 피착되지만, 그 금속 도금층의 표면(MF)도, 최표면의 세라믹 기판 표면(S)과 대략 동일 평면 내지 움푹 패인 위치로 된다.
이 표층 비어전극은, 소성 공정(S10)에 있어서, 세라믹 기판의 소성과 함께 소성된다. 이때, 표층 비어전극의 금속재료와 세라믹 기판과의 경계(비어 구멍 내벽면)가 서로 복잡하게 얽힌 요철형상으로 먹어 들어간 형상으로 되어, 앵커 효과를 발휘해서 서로의 밀착력이 생기는 것으로 여겨진다. 또한, 소성 온도 850℃ 내지 1000℃의 범위에서는, 표층 비어전극의 재료인 은(Ag)이나 구리(Cu)는, 세라믹과의 계면에서 반응 내지 상호 확산해서 밀착성을 높이는 것에 작용하여, 더욱 밀착력을 높이는 것에 기여하고 있다.
또, 도 2 내지 도 4에서는, 표층 단자 전극과 세라믹 기판과의 경계를 모식적으로 직선 형상으로 나타내고 있지만, 실제로는 도 13 및 도 14에 나타낸 바와 같이 요철이 형성되어 있다.
도 13의 주사형 전자현미경사진(배율: 3000배)에 표층 단자 전극(4)의 단면을 나타낸 바와 같이 Ni 바탕 도금층(이하 간단히 "Ni 바탕층"이라고도 칭함)(3a)은 표층 비어전극(2)의 단면(F)과의 사이에 공공이나 간극은 보이지 않는다. 마찬가지로, Ni 바탕 도금층(3a)은, 비어 내벽의 요철과의 사이에도 공공이나 간극 없 이 밀접하고 있다. 이와 같이 금속 도금층(3a), (3b)은 요철을 따라서 석출하여, 그 경계면은 밀접하게 일치(간극 없이 일치)하고 있어 경계면의 길이와 요철폭이 접속 강도에 영향을 주고 있다.
경계면의 밀착 길이(L)는, 도 14에 예시한 바와 같이, 금속 도금층(3)이 비어 내벽에 밀접하게 일치하고 있는 시점(ds)과 종점(de)과의 사이를 세라믹 기판의 깊이(두께) 방향으로 가상 중심선을 그어서 측정한 것으로, 그 길이가 2㎛ 이상은 필요하다. 이 길이가 길수록 접속 강도는 높아지는 것으로 여겨지지만, 전술한 표층 비어전극을 제거할 때의 에칭 정밀도나 수고 등 제조상의 제약도 있으므로, 바람직한 범위는 3 내지 8㎛ 정도이다. 경계면의 요철폭(w)은, 금속 도금층(3)이 밀접하게 일치(간극 없이 일치)하고 있는 시점과 종점과의 사이에 최대 볼록부의 점(비어 구멍 중심에 가장 가까운 점)을 통과해서 상기 가상 중심선에 평행한 가상선과, 상기 가상선에 평행한 평행 가상선에 있어서, 최소 오목부의 점(비어 구멍중심에서 가장 먼 점)을 통과하는 가상선을 그어서 양쪽 선의 간격을 요철폭(w)으로서 측정한 것으로, 이 요철폭(w)은 0.6㎛ 이상으로 하는 것이 바람직하다. 이 요철폭(w)은 사용하는 세라믹 소재의 열수축 거동, 비어 구멍에 충전하는 도체 재료의 열수축 거동, 비어 구멍 가공의 정밀도, 레이저 비어 가공의 경우에는 가공 후의 잔사물, 비어 구멍 내벽이나 주변의 열영향 영역의 형태와 크기 등 많은 요인에 의해 좌우된다. 제어하기 쉬운 공정 파라미터로서는 레이저 가공 조건이 유효하며, 에너지, 펄스폭, 샷수 등의 주요한 가공 조건을 변경해서 열영향 영역 등의 요인에 영향을 줄 수 있다. 요철폭(w)의 바람직한 범위는, 경험적으로는, 0.9 내지 5㎛ 정도이다.
또한, 금속 도금층(3)이 Ni 바탕층(3a)과 Au 피복층(3b)을 가질 경우, 비교적 강도가 높은 니켈(Ni) 바탕층(3a)이 비어 구멍의 내벽의 요철을 트레이스하도록 비어 구멍의 내벽에 밀착하고 있는 것도 강도 향상에 기여하는 것으로 여겨진다. 즉, 니켈(Ni)의 영률은 200㎬이며, 표층 비어전극(2)의 재질인 은(Ag)의 83㎬, 구리(Cu)의 130㎬과 비교해서 높으므로, 니켈(Ni)의 경우에는 비어 구멍 내벽에 밀착한 상태를 보다 강하게 유지해서 외력에 저항하는 특성이 높고, 앵커 고정 효과를 충분히 강하게 발휘할 수 있는 것이다. 여기에서, 니켈(Ni) 바탕층(3a)의 두께는 3㎛ 이상인 것이 바람직하고, 보다 바람직한 범위는 4 내지 8㎛이다.
[전단강도]
도 13 및 도 14에 본 실시예의 다층 세라믹 기판에 있어서의 표층 단자 전극(4)의 단면을 예시했지만, 도 17에 나타낸 종래의 일반적인 기판에서는, 비어 배선을 최표면쪽으로 연장해서, 비어 배선에 연속적으로 연결되는 표층 비어전극(2)의 단면이 최표면 세라믹 기판의 표면(S)과 대략 동일면으로 되어 있거나, 혹은, 최표면 세라믹 기판 표면(S)으로부터 돌출하고 있다. 이와 같은 종래예의 경우, 비어 구멍의 표면측 개구부의 각 부분(R)에서는 표층 단자 전극이 강하게 밀착하는 상태에 있고, 전단강도시험에 있어서와 같이 가로방향으로부터 외력이 가해졌을 때, 응력이 집중하기 쉬운 이 각부분이 파괴의 기점으로 되기 쉽다.
이것에 대해서, 도 2(c)나 도 4, 혹은 도 13 및 도 14에 예시한 바와 같이, 비어 배선을 최표면쪽으로 연장해서, 비어 배선에 연속적으로 연결되는 표층 비어 전극(2)의 단면(F)이, 최표면 세라믹 기판(1)의 표면(S)으로부터 비어 구멍의 깊이 방향으로 움푹 패여 있고, 더욱 그 단면(F)에 피착된 금속 도금층(3)이 최표면 세라믹 기판(1)의 표면(S)과 대략 동일 평면 내지 움푹 패인 위치에 있도록 했을 때에는, 표층 비어전극(2)의 상단 가장자리부분은 비어 구멍 내벽면에 밀착하고 있어, 응력의 집중에 의해 파손되기 쉬운 비어 구멍의 표면측 개구부의 각부분에는 밀착하고 있지 않다. 여기서 대략 동일 평면이란, 최표면 세라믹 기판(1)의 표면(S)으로부터 금속 도금층(3)의 두께 미만의 분량(예를 들어, 3㎛ 이하)만큼 돌출하고 있는 상태를 의미한다. 금속 도금층(3)은, 비어 구멍의 표면측 개구부의 각부분에 피착되어 있어도 되지만(금속 도금층(3)은 반드시 비어 구멍의 직경으로 퍼져 있지 않아도 되고, 표층 비어전극(2) 표면의 오목부가 얕을 경우, 금속 도금층(3)의 최표면측은, 최표면 세라믹 기판(1)의 표면(S)으로부터 다소 돌출해서 우산 형상으로 퍼질 경우도 있음), 이 돌출은 3㎛까지로 한다. 3㎛ 이하이면 비어 구멍 내벽에 밀착한 경계면 길이가 2㎛ 정도여도 앵커 효과쪽이 뛰어나 파손을 피할 수 있다. 또한, 이 금속 도금층(3)을 구성하는 재료와, 세라믹 기판과의 사이에는 요철이 서로 맞물리는 것에 의한 앵커 효과는 있지만, 화학반응이나 상호확산은 표층 비어전극(2)의 재료에 비해서 작아지고, 따라서, 파괴로 연결되는 바와 같은 응력집중은 놓이기 어려워, 결과적으로 고강도로 되는 것으로 여겨진다.
또, 여기서 전단강도시험이란, LTCC 기판의 표면전극의 강도를 측정하는 시험이며, 도 5에 예시한 바와 같이, 하층의 배선(E)에 접하는 표층 단자 전극(표층 비어전극(Ag)과 금속 도금층 (MF))을 거쳐서 땜납 볼(B)을 탑재하고, 세라믹 기판 표면(S)에 대해서 대략 연직인 면을 가지는 전단시험툴(T)을, 세라믹 기판 표면(S)으로부터 일정한 높이(예를 들어, 30㎛)에 유지한 상태에서, 소정의 이동 속도(예를 들어, 0.2㎜/s)로 평행 이동시켜서, 땜납 볼(B)에 가로방향으로부터 전단의 힘을 가해, 파괴강도를 측정하는 것이다.
이 파괴강도는, 금속 도금층의 표면의 면적(패드 면적)에 따라서도 다르므로, 이 시험에서 측정한 파괴강도의 측정치를, 미리 측정해 둔 패드 면적을 이용해서 규격화하여, 평가해도 된다.
또한, 종래 일반적인 구조와 같이, 최표면의 세라믹 기판의 표면과 대략 동일면에 있는 표층 비어전극(2)의 표면에 금속 도금층(3)이 피착되어 있을 경우에는, 도 17에 나타낸 바와 같이, 금속 도금층(3)의 단부는 첨단형상으로 되어서 세라믹 기판의 표면(S)에 접한다(Q). 따라서, 전단강도시험과 같이 가로방향으로부터 외력이 가해졌을 때, 이 뾰족해진 금속 도금층의 단부에 응력이 집중하기 쉬워 파괴의 기점으로 되기 쉽다. 통상, 금속 도금층으로서는 강도가 높은 니켈(Ni)이 바탕층으로서 이용될 수 있으므로, 응력집중을 일으켜 파괴의 기점으로 될 가능성은 보다 높아진다.
본 실시예의 다층 세라믹 기판에서는, 도 2(c)나 도 4에 예시한 바와 같이, 표층 비어전극의 표면이, 최표면 세라믹 기판의 표면으로부터 비어 구멍의 깊이 방향으로 움푹 패여 있고, 그 위(단면)에 피착된 금속 도금층이, 최표면 세라믹 기판의 표면과 동일 평면(표면으로부터 금속 도금층의 두께 미만(예를 들어, 3㎛ 이하)만큼 돌출하고 있음) 내지 움푹 패인 위치에 있을 때에는, 금속 도금층의 단부는 첨단 형상으로 되지 않고 비어 구멍 내벽의 전체 둘레면에서 강하게 밀착하고 있다. 이 때문에 응력집중에 의한 파괴가 일어나기 어려운 구조로 되고 있으므로 고강도로 된다.
그래서, 최표면 세라믹 기판의 표면으로부터 표층 비어전극의 표면까지의 깊이(d)를 변화시키면서, 땜납 볼의 직경을 300㎛, 125㎛로 했을 때의 전단강도시험의 결과를, 다음의 표 1(땜납 볼 직경 125㎛인 경우), 표 2(땜납 볼 직경 300㎛인 경우)와, 도 6에 나타낸다. 또, 금속 도금층(Ni 바탕층 + Au 피복층)의 두께는, 여기서는 4 내지 8.5㎛로 조정하고, 실시예에서는 금속 도금층의 표면은 움푹 패인 위치, 혹은 3㎛ 이하로 돌출한 위치에 들어가 있다. 또한, 최표면 세라믹 기판의 표면으로부터 표층 비어전극의 단면까지의 깊이(d)를 비어 구멍 직경(비어 구멍이 작을수록 패드 직경에 근접함)(φ)으로 나누고 있다. 이것은, 비어 구멍 직경이 클수록, 즉, 패드 직경이 클수록, 외력에 대한 모멘트가 커져서 파단하기 쉬운 것으로 여겨지기 때문이다.
Figure 112009019528143-pat00001
Figure 112009019528143-pat00002
이들 실제의 측정 결과는, 거의 직선적으로 변화하고 있으므로, 이들 결과를 1차 회귀에 의해 직선으로 표시하면, 전단강도(f)를 나타내는 직선은, 땜납 볼 직경이 125㎛인 경우,
f=-0.0747×(d/φ)+0.006
이고, 땜납 볼 직경이 300㎛인 경우,
f=-0.0713×(d/φ)+0.0028
로 된다. 또한, 여기에서는 최표면 세라믹 기판의 표면을 기준(±0)으로 해서, 돌출할 경우에 양(+), 오목하게 될 경우에 음(-)으로 되도록, d의 값을 취하고 있다(이하의 설명도 마찬가지임).
여기서 표층 단자 전극의 단위면적당의 강도는, 땜납 볼 직경이 125㎛인 경우에는 0.0064gf/㎛2를 얻을 수 있으면 충분한 것으로 한다. 이것은 직경(φ) 100㎛인 표층 단자 전극이면 전극 1개당 약 50gf의 강도에 상당하고, 통상은 반도체칩 1개당 10군데 이상의 접속 전극이 있는 것을 합쳐서 고려하면 전체로는 약 500gf 정도의 절대강도를 얻을 수 있는 것에 상당하는 값이다. 일반적으로는 반도체칩과 세라믹 기판 사이의 간극 부분에는 언더필(Underfill)이라 불리는 수지재료가 충전되어서 더욱 보강 효과가 가해질 경우도 있다.
전단력의 모멘트가 비교적 커지는 땜납 볼 직경이 300㎛인 때에는, 전단강도시험 툴이 땜납 볼에 접촉하는 점이 높아지고, 힘의 모멘트가 커지므로 강도의 목표치는 저절로 작아진다. 땜납 볼 직경이 125㎛일 때의 접촉점 높이는 평균 45㎛였지만, 땜납 볼 직경이 300㎛인 때의 접촉점 높이는 103㎛였다. 전단력(전단강도)의 모멘트는 그것에 따라서 2.29배로 된다. 여기서 땜납 볼 직경이 300㎛인 때, 단위면적당의 필요강도는 0.0028gf/㎛2 이상이면 되는 것으로 판단하였다. 땜납 볼 직경이 큰 때에는 일반적으로는 표층 단자 전극의 직경도 그것에 맞춰서 큰 직경으로 설계된다. 통상은 적어도 직경 150㎛ 이상이 선택되므로, 그 때에는 전극 1개당 약 49gf의 강도에 상당하고 10군데 이상의 접속 전극이 있으면 전체로는 약 500gf 정도의 절대강도를 얻을 수 있다.
이상으로부터, 땜납 볼 직경이 300㎛인 때에는 d/φ<0이면, 조건을 만족한다. 또, 전단력의 모멘트가 비교적 작아지는 땜납 볼 직경이 125㎛인 경우, d/φ<-0.005로 함으로써 조건이 만족된다. 이때 표층 단자 전극의 직경은 최대 150㎛까지밖에 측정할 수 없었다. 그 이상의 직경에서는 땜납 볼이 편평 형상으로 되어서 전단강도측정을 할 수 없기 때문이다.
또, 지나치게 d가 깊은 경우에는, 불량의 원인으로 되어 제조상으로도 바람직하지 못하다. 소형화의 요청에도 반하므로, 깊이는 15㎛ 미만 정도의 깊이로서 해두는 것이 바람직하다. 소형이면서 고밀도 부품인 경우에는 최표면층을 포함시킨 세라믹 기판의 각 층의 두께는 15㎛ 이하로 될 경우가 있어, 층의 두께를 초과하는 깊이로 되어 버리기 때문이다. 즉, 표층 단자 전극의 직경이 100㎛인 경우에는, 깊이(d)는 0.5㎛의 오목부이거나 그것보다 깊게 함으로써 d/φ<-0.005를 충족시킬 수 있고, 또, 고집적도의 세라믹 기판을 상정했을 때 깊이(d)는 얇고 고밀도의 세라믹 기판의 층두께와 비교해서, 실용적으로 최대 15㎛ 정도의 오목부이기 때문에 표층 단자 전극의 직경이 125㎛인 경우에는 d/φ≥-0.12 정도인 것이 바람직하다. 또한, 표층 비어전극의 깊이가 15㎛ 미만(d>-15㎛)이며, 금속 도금층(Ni+Au)의 두께는 4 내지 8.5㎛로 조정되어 있으므로, 금속 도금층의 표면은, 기판 표면으로부터 10㎛미만의 깊이에 있는 것으로 된다. 돌출했을 때에는 3㎛ 이하로 해둠으로써 땜납 볼을 위에 놓았을 때에 자연스럽게 안정감이 좋은 위치에 들어가는 셀프 얼라인먼트 효과를 얻을 수 있다고 하는 측면도 있으며, 또한, 그것에 의해서 땜납 볼의 안정감이 비교적 좋아지므로, 바람직하다.
이와 같이, 또, 표 1 및 표 2의 결과로부터 최표면의 세라믹 기판층 표면을 ±0 기준으로 했을 때의 표층 비어전극의 단면까지의 깊이(d)(기판 안쪽을 음으로 함)와, 비어 구멍 직경(φ)과의 비(d/φ)를 -0.12 이상의 음의 값으로 되도록 최표면 세라믹 기판의 표면으로부터 표층 비어전극의 표면까지의 깊이(d)를 조정함으로써 부품과의 사이의 접합 강도를 향상할 수 있다.
이 구조에 의하면, 더욱 작은 표층 단자 전극과 보다 작은 땜납 볼(직경 100㎛ 이하)을 조합시켜서 이용해도 높은 전단강도를 유지하는 것이 가능하므로, 보다 소형으로 고집적화에 대응할 수 있는 다층 세라믹 기판을 실현할 수 있다.
[인장 시험]
또, 본 실시예의 효과는, 전술한 전단시험뿐만 아니라 다른 평가 방법으로도 확인할 수 있었다. 예를 들어, 도 7에 나타낸 바와 같이 땜납 볼을 처킹(chucking) 기구 등으로 측면에서부터 힘(Fpush)을 가해서 사이에 끼우고, 연직 위쪽(기판면 위쪽)에 힘(Fpull)으로 끌어올릴 때의 파괴시험, 즉, 인장 시험에서의 강도도 평가하였다. 인장 시험의 결과를 표 3에 나타낸다. 이 경우에는 전단시험과 달리 첨단형상부분에서의 응력집중은 일어나지 않으므로, 금속 도금층, 특히, 강도가 높은 니켈이 비어 구멍의 내벽에 밀착하고 있는 것에 의한 강도향상 효과만을 평가 가능한 것으로 여겨진다. 그 때문에, 본 실시예의 강도향상 효과는 전단시험 때와 비교해서 절반 정도 이하였지만, 역시 마찬가지로 2% 내지 30% 정도, 높은 강도를 얻을 수 있는 것이 확인되었다. 또한, 인장 시험의 경우에는 기계적으로 땜납 볼을 파지하지 않으면 안되기 때문에, φ500㎛의 큰 땜납 볼을 사용해서 평가를 행하였다.
Figure 112009019528143-pat00003
또, 여기까지는 미소전극 위에 땜납 볼을 탑재한 상태에서의 1개씩 독립한 상태에서의 시험 결과를 기술했지만, 실제의 표면 실장부품의 하나인 반도체 전자부품을 탑재해서 전단강도나 인장강도(pull strength)의 측정을 행하여, 마찬가지의 강도향상 효과를 확인할 수 있었다. 실제의 반도체 전자부품의 경우에는, 세라믹 기판과 접속할 때의 땜납 볼의 수는 10개 내지 수 100개, 때로는 1000개 이상의 다방면에 걸쳐 있다. 그 수는 반도체 전자부품의 용도나 기능에 따라서 여러가지이며, 또, 접속용 표면전극의 치수, 또한, 더욱 반도체 전자부품의 두께도 여러가지이므로 시험하중이 생기는 모멘트도 달라 규격화가 곤란하기 때문에 상세한 것은 여기에서는 생략하였다.
또, 본 실시예에 있어서, 비어 구멍을 테이퍼 형상으로 할 경우, 전술한 바와 같이 금속 도금층과 비어 구멍 측면(비어 구멍 내벽)과의 접촉 거리가 증대한다. 또한, 표층 비어전극과 비어 구멍 내벽과의 접촉 면적도 증대한다. 이것에 의해, 강도를 보다 향상시킬 수 있다. 또한, 이와 같이 최표면을 향해서 넓어지는 테이퍼 형상으로 함으로써, 금속 도금층 형성 시의 도금 약품의 순환이 쉬워지고, 요철 내로의 잔류를 저감하여, 세라믹 기판과 금속 도금층과의 계면의 간극을 보다 작게 할 수 있다. 또한, 잔류 도금액에 기인하는 내부식성의 문제도 일어나기 어려워진다.
[비어 구멍 내벽의 요철 길이와 폭]
다음에, 상기 인장 시험에서 이용한 다층 세라믹 기판에 대해서 표층 단자 전극의 형태를 관찰하였다. 시료는 다층 세라믹 기판의 단면을 연마해서 관찰면을 형성하고, 주사형 전자현미경(배율: 3000배)을 이용해서 표층 단자 전극 부근을 사진 촬영하였다. 그 일례를 도 13에, 트레이스를 도 14에 나타낸다. 비어 구멍 내벽에는 미소한 요철이 형성되어 있으므로, 이 요철과 금속 도금층과의 경계면을 측정하였다. 측정은 도 14에 나타낸 바와 같이 경계면의 시점(ds)과 종점(de) 사이를 세라믹 기판의 깊이(두께) 방향으로 가상 중심선을 그어서 경계면의 밀착 길이(L)를 측정하였다. 또한, 시점과 종점 사이에 최대 볼록부의 점(비어 구멍 중심으로 가장 가까운 점)을 통과하는 가상선과, 상기 가상선에 평행한 평행 가상선에 있어서, 최소 오목 경계면에 있는 최대 볼록부를 통과하는 가상선을 그어서 양쪽 선의 간격을 요철폭(w)으로서 측정하였다. 전단강도는, 상기 실시예와 마찬가지로, 땜납 볼 직경 125㎛에서는 0.0064gf/㎛2 이상, 땜납 볼 직경 300㎛에서 0.0028gf/㎛2 이상으로 하고, 인장강도는 땜납 볼 직경 500㎛에 있어서 0.046gf/㎛2 이상을 기준으로 하고 있다. 측정 결과를 표 4에 나타낸다.
Figure 112009019528143-pat00004
요철의 밀착 길이와 요철폭은 양자가 복합적으로 서로 영향을 주고 있는 것으로 여겨지지만, 표 4로부터 경계면의 밀착 길이가 2.2㎛(실시예 3-13 이외) 이상일 때, 또, 요철폭이 0.9㎛(실시예 3-13 이외) 이상일 때, 인장강도는 0.048gf/㎛2 이상의 결과를 얻을 수 있다. 또한, 별도로 행한 전단강도에 대해서도 각 실시예에서 최저한의 0.0028gf/㎛2 이상을 얻을 수 있었다. 따라서, 표 4의 실시예와 비교예의 결과로부터 밀착 길이의 하한은 2㎛, 요철폭의 하한은 0.6㎛인 것으로 여겨진다. 한편, 밀착 길이가 7.8㎛(실시예 3-1)와 11.9㎛(실시예 3-5)에서 인장강도의 차이는 그다지 없다. 밀착 길이의 의존도가 높다고 생각되는 인장강도에 있어서 향상 효과가 보여지지 않으므로 밀착 길이는 최대로 8㎛ 정도이면 충분한 것으로 여겨진다. 또한, 요철폭에 대해서는 클수록 강도는 증가하는 경향이 있고, 이것에 대해서는, 의존도가 높은 것으로 여겨지는 전단강도에 대해서도 마찬가지 결과를 얻을 수 있었다. 비어 구멍 내벽의 요철은 엄밀하게는 제어하기 어렵지만, 실험의 결과로부터는 최대 5㎛ 정도이면 충분한 것으로 상정된다.
[표층 비어전극의 다른 형태]
상기 제1제조 방법에 의한 실시예에 있어서 이용한 비어 도체용의 도체 페이스트는, 평균 입자 직경 3.0㎛ 미만의 은(Ag) 분말이 88 내지 94질량%인 것이다. Ag 분말의 평균 입자 직경이 3.0㎛ 이상이면, 인쇄시 직경(φ) 80㎛ 미만의 작은 직경 비어에 대한 충전성이 나빠진다. Ag 분말이 88질량% 미만에서는 페이스트의 수축량이 커지고, 후술하는 바와 같이, 상기 실시예의 형태인 에칭을 이용하지 않아도, 표층 전극단자의 표면이 소성 직후에 오목 형상으로 되기 쉽다. 또한, Ag 분말이 95질량%보다 많으면, 점도가 높아져 페이스트화가 곤란해진다. 또한, 비어 도체 페이스트에는, 소성 후의 비어 충전성을 보다 높이기 위해서, Pd 분말을 첨가해도 된다. Pd가 함유되어 있음으로써, Ag의 소결을 억제하여, 세라믹보다도 먼저 수축하는 것을 방지하는 효과가 있다.
이 비어 도체용의 도체 페이스트는, 세라믹 그린 시트의 표면에 형성하는 도체 패턴용의 도체 페이스트로서 이용할 수도 있다. 이 비어 도체용의 도체 페이스트는 이상과 같은 효과를 지니고 있으므로, 비어 도체와 도체 패턴을 형성하는 도체 페이스트를 동일한 재료로 해도, 비어 도체로서, 또, 표면 도체 패턴으로서의 특성이나 기능을 양호하게 발휘할 수 있다.
여기까지의 설명에서는, 에칭에 의해 표층 비어전극의 표면을 제거함으로써, 표층 비어전극의 표면을 최표면의 세라믹 기판층의 표면으로부터 움푹 패인 위치로 되도록 하고 있었다. 그러나, 여기서 나타낸 공정이나 재료는 일례로서, 이것으로 한정되는 것이 아니다.
예를 들어, 표층의 세라믹 그린 시트에 대해서는, 소결 시의 체적수축률보다 큰 체적수축률을 가지는 도체 페이스트를 이용하고, 그 밖의 하층에 적층하는 각 세라믹 그린 시트에 대해서는, 상기 제1실시예에서 이용한 도체 페이스트와 같은 것을 이용해서 목적으로 하는 회로에 따라서 비어 도체(비어 배선)와 도체 패턴(회로 배선)을 형성한다. 이러한 도체 페이스트의 실시예 및 비교예를 표 5에 나타낸다.
Figure 112009019528143-pat00005
표 5의 예에 나타낸 바와 같이, 수축 때문에, 비어 충전이 불충분해져서 간극이 생기는 일이 있지만, 팔라듐(Pd) 분말을 함유시켜, 은(Ag)의 함유량(질량%)을 조정함으로써 비어 충전성을 회복할 수 있다. 원하는 수축(d<0, 또한 간극이 없는 것)을 얻기 위해서는, 표 5에 실시예로서 표시한 것을 이용하면 된다. 이 표 5의 실시예에 대해서, 땜납 볼이 125㎛인 각 예에 대해서, Ag 분말의 함유량을 변화시키면서 전단강도 및 인장강도를 측정한 결과를 도시한 것을 도 9 및 도 10에 나타낸다. 또한, Ag 분말의 함유량을 73질량%로 하고 Pd 함유량을 변화시켰을 때의 전단강도 및 인장강도의 변화를 도 11 및 도 12에 나타낸다. 도 9 및 도 10에 의하면, 예를 들어, 평균 입자 직경 3.0㎛ 미만의 은(Ag) 분말이 65 내지 85질량%일 경우에, 원하는 전단강도 및 인장강도를 얻을 수 있었다. 또한, 도 11 및 도 12로부터, Pd 함유량은 3질량% 미만으로 하는 것이 바람직하다. 또, 비어 충전성의 면으로부터는, Pd 함유량은 0.1질량% 이상으로 되는 것이 바람직하다.
따라서, Ag 분말이 65 내지 85질량%, Pd 함유량이 0.1질량% 이상 3질량% 이하, 그리고 Ag 및 Pd 분말 총량이 65.1 내지 88질량%로 하는 것이 바람직하다. 이와 같이 표층 전극에 사용되는 페이스트로서는, Ag 분말의 함유율이 적고, 소성 후의 도체 페이스트의 체적수축률은 세라믹 그린 시트보다도 커지기 때문에, 소성 후의 표층 비어전극의 표면은 최표면의 세라믹 기판층의 표면으로부터 움푹 패인 위치로 된다.
또한, 이 경우에는, 적어도 최표면의 세라믹 기판층으로 되는 세라믹 그린 시트에 있어서, 비어 구멍에 비어 도체(비어 배선)와 도체 패턴(회로 패턴)을 1회의 인쇄로 일제히 형성해도 된다. 즉, 이들 비어 도체와 도체 패턴을 동일한 재질의 도체 페이스트로 형성해도 된다.
이 형태에 의하면, 상기 도체 페이스트를 이용한 표층의 세라믹 그린 시트의 비어 도체가 소성 시 보다 많이 수축하고, 이 표층 비어전극의 표면은 세라믹 기판층의 표면보다도 기판 안쪽(비어 구멍 내부)에 움푹 패여 위치하게 된다. 따라서, 본 실시예에 있어서의 표층 단자 전극 구조를 얻을 수 있다. 단, 체적수축률이 다른 만큼, 비어 구멍 내벽과의 사이에도 공공이나 간극이 생기기 쉽다. 그 때문에, 도금약액이 비어 구멍 내벽의 요철에 들어가 남기 쉽다. 그러나, 하층의 비어 배선이나 내부 배선에 대해서는, 전술한 바와 같은 통상의 도체 페이스트를 이용하므로 소성 시의 체적수축량은 세라믹 기체와 같은 정도이다. 따라서, 하층에 대해서는, 비어 도체와 비어 구멍 내벽과의 사이에는 공공이나 간극 등의 결함이 생기는 일이 없고, 여기서 도금액의 침투를 방지할 수 있어서, 내부식성의 문제는 회피할 수 있다.
이 형태의 경우에는 도 1에 있어서 나타낸 처리 S11의 에칭 처리는 반드시 필요한 것은 아니다. 그렇다고는 하지만, 에칭 처리를 조합시켜서 이용해도 무방하다. 또한, 도 1에 나타낸 처리에 있어서는, 가능하면 복수의 공정을 일제히 실시해도 된다.
[다층 세라믹 기판의 제조 방법의 다른 예]
또한, 다음에, 본 실시예에 의한 다층 세라믹 기판의 제조 방법의 다른 예를 나타낸다. 이 예에서는, 미소결 다층 세라믹체의 최표면측에 위치하는 것으로 되는 제1세라믹 그린 시트에 비어 구멍을 형성한다. 이 비어 구멍은, 레이저 가공에 의해서 형성되어, 세라믹 그린 시트를 관통하고 있다. 비어 구멍의 개구부의 형상은 평면에서 보아서 거의 원형을 이루지만, 세라믹 그린 시트 내에서는, 레이저광의 입사측에서부터 출사측으로 향함에 따라서, 직경이 작아져, 입체적으로는 테이퍼 형상을 하고 있다. 개구부의 레이저광 입사측 직경은 대략 60㎛로 하고 있다. 또한, 세라믹 그린 시트는 지지 필름 위에 형성되어 있고, 지지 필름은 화학적으로 안정적이고 가소성이 높은 PET(폴리에틸렌테레프탈레이트) 필름을 이용하면 된다.
다음에, 스크린과 스퀴지를 이용해서, 은 페이스트를 비어 구멍에 인쇄 충전한다. 제1세라믹 그린 시트의 인쇄에서는, 도체 페이스트 중 Ag 함유량 65질량%, Pd 함유량 0.1질량%인 것을 이용하면 된다. 또, 인쇄를 행할 때, 비어 구멍에의 충전을 행할 뿐만 아니라, 비어 구멍이 존재하지 않는 부분에도 설계상의 필요에 따라서 도체 패턴을 형성해도 된다. 이 경우, 스크린에는 금속이나 나일론 등의 세선을 엮은 메쉬가 설치되어, 그 위에 밀착한 유제나 금속박으로 인쇄 패턴의 이미지가 개구 형성된다. 스크린의 이미지 개구부와 세라믹 그린 시트의 레이저 가공에 의한 개구부는 서로 위치를 맞추어 배치해 두고, 인쇄를 실행한다.
다음에, 미소결 다층 세라믹체의 제1세라믹 그린 시트에 인접해서 적층되는 제2세라믹 그린 시트를 제작한다. 이 제2세라믹 그린 시트에 있어서도, 비어 구멍을 레이저 가공에 의해서 형성하는 것은 제1세라믹 그린 시트와 마찬가지이다. 단, 제2세라믹 그린 시트에 있어서는 개구부의 레이저광 입사측 직경을 반드시 제1세라믹 그린 시트의 직경과 동일하게 할 필요는 없다.
다음에, 스크린과 스퀴지를 이용해서, 은 페이스트를 개구부에 인쇄 충전시킨다. 제2세라믹 그린 시트의 인쇄에서는 도체 페이스트 중 Ag 함유량 85질량%, Pd 함유량 0.3질량%인 것을 이용하고, 그 외 스크린과 스퀴지는 제1세라믹 그린 시트의 경우와 마찬가지이다. 이하, 제3세라믹 그린 시트 이후도 제2세라믹 그린 시트와 마찬가지로 제작한다.
최후에 미소결 다층 세라믹체에 있어서 제1세라믹 그린 시트와 마주 보는 반대쪽의 최표면측에 위치하는 것으로 되는 최종의 세라믹 그린 시트를 제작한다. 비어 구멍 개구부를 레이저 가공에 의해서 형성하는 순서는 제1, 제2세라믹 그린 시트와 마찬가지이다. 다음에, 스크린과 스퀴지를 이용해서, 은 페이스트를 개구부에 인쇄 충전시킨다. 최종의 세라믹 그린 시트의 인쇄에서는 도체 페이스트 중 Ag 함유량 65질량%, Pd 함유량 0.1질량%인 것을 이용하면 된다.
미소결 다층 세라믹체의 최표면측에 위치하는 것으로 되는 제1세라믹 그린 시트를 고정용 필름 위에 세트하고, 금형에서 소정의 압력, 온도, 시간으로 프레스해서 압착한다. 예를 들어, 압력 1 내지 5㎫(10 내지 50㎏f/㎠), 온도 30 내지 60℃, 시간 3 내지 15초 등으로 한다. 열압착 상하의 금형은 히터를 내장한 단순한 평판 형상이면 된다. 프레스에 의한 압착이 끝나면, 세라믹 그린 시트의 캐리어 필름을 박리한다. 이때, 그린 시트는 고정용 필름에 고정되어 있어, 캐리어 필름의 박리 시 함께 박리되는 일은 없다.
다음에, 제2세라믹 그린 시트를 적층한다. 각 세라믹 그린 시트에는, 내부 회로 배선을 구성하는 도체 패턴이 인쇄되어 있는 것으로 한다. 세라믹 그린 시트의 한쪽의 면이 제1층의 세라믹 그린 시트에 접하도록 세트하고, 제1세라믹 그린 시트의 경우와 마찬가지로, 프레스해서 압착한다. 이때, 프레스 온도를 인쇄 페이스트 내의 점착제가 연화·고착하는 온도로 하면, 가압력에 의해 인쇄부가 상대쪽 세라믹 그린 시트와 접합한다. 따라서, 세라믹 그린 시트끼리는, 인쇄 도체 페이스트를 개재해서 결합된다. 또한, 전극이 없이 세라믹층끼리 직접 접촉하는 곳도, 전극을 사이에 개재할 경우와 마찬가지로 연화되어서 고착되어 결합한다. 이때의 압착 온도는 점착제의 종류에도 의존하지만, 보통 40 내지 90℃ 정도의 저온이면 되고, 접합 강도는 가압력을 변화시킴으로써 조정할 수 있다. 압착 후, 세라믹 그린 시트의 캐리어 필름을 박리한다. 제3세라믹 그린 시트 이후는 최종 세라믹 그린 시트까지, 제2세라믹 그린 시트와 마찬가지 공정으로 적층한다. 또한, 적층체를 강력하게 일체화시키기 위해서, 전체를 적층한 후 고정용 필름을 제거하고, 더욱 압착 공정을 행해도 된다.
이들 압착, 박리, 적층의 일련의 공정의 일부 혹은 전부를 감압한 분위기 하에서 행해도 되는 것은 전술한 실시예와 마찬가지이다. 그 후, 더욱 미소결 다층 세라믹체를 반전시키고, 제1세라믹 그린 시트와 마주 보는 반대쪽의 최표면에 표면 도체 패턴을 인쇄 형성한다. 이에 더해서, 필요에 따라서 미소결 다층 세라믹체의 제1세라믹 그린 시트측 표면 및 그것과 마주 보는 반대쪽의 최표면에 절연성 페이스트를 인쇄 형성해도 된다. 이와 같이 해서 인쇄와 적층공정을 완료한 미소결 다층 세라믹체 전체에 대해서 최종의 압착 공정을 행하여, 일체화나 평탄화를 확실하게 하는 것으로 해도 된다.
그 후, 전술한 미소결 다층 세라믹체에는 적절하게 분할용의 얕은 홈을 형성하고, 다루기 쉬운 크기로 절단하는 등의 가공을 행하여, 소결한다. 소결 조건은, 예를 들어, 대기 소성 분위기 중에서 900℃, 2시간 정도로 한다. 소성 분위기는 소성 도중에 수분량이나 산소 농도를 변경함으로써, 다층 세라믹체 내의 유기물 등 불필요성분의 증발이나 연소를 촉진하여, 재료의 성능을 끌어내기 위해서 반응이나 확산을 제어하는 것이 종종 행해진다.
이와 같이 해서 얻어진 소결 다층 세라믹체의 비어 구멍 내부에는 무전해 도금에 의해서, Ni 바탕층과 Au 피복으로 이루어진 금속 도금층을 형성하여, 다층 세라믹 기판이 완성된다.
실제로, 전술한 방법으로 완성된 다층 세라믹 기판의 단면을 형성해서 내부의 상태를 관찰한 바, 표층 비어전극의 위치는 d=-2㎛로 세라믹 기판 표면보다도 약 2.1㎛ 움푹 패인 위치에 있으며, 비어 직경 60㎛와의 비(d/φ)는 -0.033이었다. Ni 바탕층 4㎛와 Au 피복 0.05㎛의 합계 도금 두께는 4.05㎛로, 도금을 포함한 표층 단자 전극은 세라믹 기판 표면보다도 약 2㎛ 돌출하고 있었다. 또한, 다층 세라믹 기판의 내부 비어전극에는 비어 구멍과의 경계나 내부의 배선과의 접합부에 간극은 없었다.
또한, 이 다층 세라믹 기판을 개별 조각으로 분할하고, 시험용 프린트 기판에 납땜한 후, 항온항습조에 넣어 85℃ 85% RH의 환경 중에서 본래의 전기설계에 따른 경로에 +4V의 직류전압을 인가하는 「고온고습 통전시험」을 행하였다. 1000시간의 전체 시험 시간 동안, 절연 불량은 없고, 외관적인 이상도 없었다.
[무수축공법에 의한 실시예]
또, 구속 그린 시트를 이용하는 제조 방법의 경우도, 세라믹 기판 표면에 있어서 면 내의 수축은 저지되지만, 두께 방향에는 구속력이 약하기 때문에, 비어전극이 수축할 때에 약간의 오목부가 형성된다.
본 실시예의 다층 세라믹 기판은, 전술한 제1실시예에 무수축공법을 가한 공정에 의해서 제조된다. 이 다층 세라믹 기판에서는, 도 8에 단면을 예시한 바와 같이, 복수의 세라믹 기판층(1a), (1b)…이 적층된다. 또한, 그 최표면의 세라믹 기판층(1a)에는, 비어 구멍(11)이 형성되고, 이 비어 구멍(11)에는, 내부에 비어 배선(12)이 형성된다. 또한, 도 8의 단면에 대한 설명이나, 다음의 설명은, 어느 것인가의 제조 실시형태에 한정되는 것이 아니라 전술한 각 실시예에 공통되는 것이다.
또, 비어 구멍(11)에는, 표층 비어전극(2)이 형성된다. 이 표층 비어전극(2)의 표면은, 최표면의 세라믹 기판층(1a)에 형성된 비어 구멍(11)의 내부에 있어서, 최표면의 세라믹 기판층(1a)의 표면보다도 움푹 패인 위치에 있다. 즉, 이 표층 비어전극(2)은, 내부의 세라믹 기판층(1a), (1b)… 상의 배선 패턴(P)에 전기적으로 접속되어 있다. 즉, 표층 비어전극(2)은, 비어 배선(12)을 최표면쪽으로 연장한 상태에 있고, 비어 배선(12)에 연속적으로(전기적으로) 연결되어 있다.
또한, 이 표층 비어전극(2)의 표면에는, 금속 도금층(3)이 피착되고, 이 금속 도금층(3)의 표면(MF)은, 최표면의 세라믹 기판층 표면(S)과 대략 동일 평면(표면(S)으로부터 3㎛ 이하만큼 돌출을 포함하는 면 내) 내지 움푹 패인 위치에 있다.
도 8에 나타낸 예에 있어서는, 비어 구멍(11)의 단면이 최표면을 향해서 직경이 커지는 테이퍼 형상을 이루고, 금속 도금층(3)은, 비어 구멍(11) 내벽으로부터 최표면의 세라믹 기판 표면에 걸쳐서 피착되어 있다(좌단부분). 이러한 실시형태도 대략 동일면으로 간주할 수 있다. 그렇다고는 하지만, 금속 도금층(3)은, 비어 구멍(11) 내부에 있어서, 세라믹 기판의 표면에 피착되어 있지 않아도 된다.
또한, 이 금속 도금층(3)의 표면은, 최표면의 세라믹 기판 표면(S)보다도 돌출하고 있어도 되지만, 그 경우에는 3㎛ 이상의 돌출로 되고, 상기 돌출하고 있는 부분의 직경은, 비어 구멍(11)의 직경보다도 크게 되어 있어도 된다. 또한, 테이퍼 형상 비어 구멍의 경우의 직경(φ)은, 위에서 본 금속 도금층(3)의 직경을 이용하는 것으로 한다.
[전자부품]
이와 같은 다층 세라믹 기판을 이용할 때에는, 금속 도금층(3) 표면에, 땜납 볼을 이용하여 표면 실장부품을 탑재해서 전자부품을 구성한다. 이 전자부품은, 예를 들어, 휴대전화기 등의 전자기기에 이용할 수 있다.
또, 실장하는 전자부품은 컨덴서, 인덕터, 저항 등의 수동 소자 외에, 반도체 제품, 나아가서는, 복수의 수동부품을 집적한 어레이 등을 포함한 모듈부품 등의 능동소자를 들 수 있다. 본 실시예의 다층 세라믹 기판에서는, 이들 각 전자부품에 대응하는 모든 표층 비어전극의 단면이 최표면의 세라믹 기판층 표면보다도 움푹 패인 위치에 없어도 된다. 또한, 비어 구멍의 크기도 동일하지 않아도 된다. 즉, 상부면 부품 탑재 시 반도체 부품이 탑재되는 부분에는 직경(φ) 60㎛인 비어 구멍을 형성하고, 칩 컨덴서와 칩 저항이 탑재되는 부분에는 직경(φ) 100㎛인 비어 구멍을 형성해도 된다. 여기서, 반도체 부품이 탑재되는 부분에 직경(φ) 60㎛인 비어 구멍을 형성하는 것으로 하고 있는 것은, 반도체 접속용 패드의 배치는 피치 150 내지 200㎛로 좁기 때문에, 제1세라믹 그린 시트의 경우에는 좁은 피치에 상당하는 부분에서는 비어 가공 직경도 작게 할 필요가 있기 때문이다.
어떤 예에서는, 구체적으로, 외형 크기가 사방 3㎜, 두께가 0.25㎜인 반도체 제품이 플립 칩 실장된다. 여기에서 다층 세라믹 기판과 마주 보는 반도체 제품의 실장면에 형성되는 플립 칩 접속용 패드의 형상은, 1변이 100㎛인 대략 정방형을 이루고, 패드의 배치 간격은 장소에 따라 150㎛ 내지 200㎛ 사이에서 다르게 한 것으로 해도 된다. 다층 세라믹 기판의 반도체와 마주 보는 면에 설치되는 플립 칩 접속용 표층 비어전극의 형상은 직경 100㎛인 대략 원형으로 하고, 표층 비어전극의 배치 간격은 탑재되는 반도체 제품의 그것과 일치시킨다. 수동부품은, 세라믹 칩 컨덴서 및 칩 저항기로, 1×0.5㎜ 및 0.6×0.3㎜의 2종류를 이용한다.
다층 세라믹 기판은 다음과 같이 제작하였다. 저온 소결가능한 세라믹 재료의 제조, 세라믹 그린 시트 생성까지는 앞서 기재한 방법과 마찬가지이다. 그리고 미소결 다층 세라믹체의 최표면측에 위치하는 것으로 되는 제1세라믹 그린 시트에 비어 구멍을 형성하는 것이지만, 이 비어 구멍을 형성하는 공정에 있어서는, 상부면 부품 탑재 시 반도체 부품이 탑재되는 부분에는 직경(φ) 60㎛의 비어 가공을, 칩 컨덴서와 칩 저항이 탑재되는 부분에는 직경(φ) 100 ㎛의 비어 가공을 행한다.
이들 비어 구멍을 레이저 가공에 의해서 형성할 경우에는, 우선 직경(φ) 100㎛의 비어 가공을 행하고, 계속해서 레이저 가공장치 내부의 콜리메이터 등 광학부품이나, 펄스폭이나 샷수 등의 가공 조건을 변경해서 φ 60㎛의 비어 가공을 행하면 된다. 또한, φ 100㎛와 φ 60㎛의 어느 쪽을 먼저 가공할지의 순서는 어느 쪽이라도 무방하다. 이와 같이 해서 제1세라믹 그린 시트에는 직경이 다른 비어 구멍이 혼재하게 된다. 또한, 이 비어 구멍을 기계식 펀처에 의해서 형성하는 것도 가능하다. 그 경우에는 가공 핀을 유지하는 금형의 소정의 위치에 φ 100㎛와 φ 60㎛의 핀을 배치함으로써 다른 직경의 비어 구멍을 한번의 동작으로 가공하는 것으로 되지만, 기계식 펀처로 φ 100㎛ 이하의 미세한 가공을 안정적으로 행하는 것은 어려울 경우가 있다.
다음에, 스크린과 스퀴지를 이용해서, 은 페이스트를 비어 구멍에 인쇄 충전시킨다. 도체의 인쇄공정은 복수회로 분할해서 행한다. 우선, 반도체 부품이 탑재되는 직경(φ) 60㎛의 비어 가공을 행한 부분에는 도체 페이스트 중 Ag 함유량 80질량%, Pd 함유량 0.1질량%인 것(소결 시의 체적수축이 비교적 큰 페이스트)을 이용해서 비어 충전 인쇄를 행한다. 이 도체 페이스트를 건조한 후, 칩 컨덴서나 칩 저항이 탑재되는 직경(φ) 100㎛의 비어 가공을 행한 부분에는 도체 페이스트 중 Ag 함유량 90질량%, Pd 함유량 0질량%인 것(소결 시의 체적수축이 비교적 작은 페이스트)을 이용해서 비어 충전 인쇄를 행함과 동시에 표면의 표면 배선 패턴의 인쇄도 행한다.
다음에, 미소결 다층 세라믹체의 제1세라믹 그린 시트에 인접해서 적층되는 제2세라믹 그린 시트를 제작한다. 이 제2세라믹 그린 시트에 있어서도, 비어 구멍을 레이저 가공에 의해서 형성하는 것은 제1세라믹 그린 시트와 마찬가지이다. 단, 제2세라믹 그린 시트에 있어서는 윗면에 탑재되는 부품이 반도체 부품이거나, 칩 컨덴서나 칩 저항이거나에 따라서 비어 구멍 가공의 직경을 반드시 변경하지 않아도 된다. 즉, 직경이 다른 비어 구멍을 혼재시키지 않고 1종류의 직경만의 비어 구멍으로 해도 무방하다.
즉, 제2세라믹 그린 시트 이후에서는 배선의 재배치에 의해서 피치를 조금씩 넓게 하는 것이 가능할 경우가 많고, 항상 φ 60㎛ 등의 미세한 비어를 필요로 하는 것으로는 한정되지 않으므로 비어 가공 직경은 φ 100㎛ 등의 굵게 제조하기 쉬운 것으로 맞추는 것이 가능하다. 또한, 실제로는, 몇층째의 세라믹 그린 시트로부터 이와 같이 미세한 비어를 필요로 하지 않게 될지는, 개개의 부품과 다층 세라믹 기판의 설계에 따라서 다르다.
제2세라믹 그린 시트에의 인쇄는 도체 페이스트 중 Ag 함유량 90질량%, Pd 함유량 0질량%인 것을 이용해서 비어 충전 인쇄를 행한다. 또한, 이 인쇄 시 표면 배선 패턴의 인쇄도 아울러서 행하는 것으로 해도 된다. 이하, 마찬가지로 해서 제3번째 이후의 세라믹 그린 시트에 대해서도 비어 구멍 가공과 도체 인쇄를 행한다.
다음에, 미소결 다층 세라믹체의 최표면측에 위치하는 것으로 되는 제1세라믹 그린 시트를 고정용 필름 위에 세트하고, 금형에서 소정의 압력, 온도, 시간에서 프레스해서 압착한다. 예를 들어, 압력 1 내지 5㎫(10 내지 50㎏f/㎠), 온도 30 내지 60℃, 시간 3 내지 15초 등으로 한다. 열압착 상하의 금형은 히터를 내장한 단순한 평판 형상이면 된다. 프레스에 의한 압착이 끝나면, 세라믹 그린 시트의 캐리어 필름을 박리한다. 이때, 그린 시트는 고정용 필름에 고정되어 있어, 캐리어 필름의 박리 시 함께 박리되는 일은 없다.
제2세라믹 그린 시트 이후의 압착과 적층을 전술한 실시예와 마찬가지로 해서 행하여, 미소결 다층 세라믹체를 얻는다.
그 후, 전술한 미소결 다층 세라믹체에 적절하게 분할용의 얕은 홈을 형성하거나, 다루기 쉬운 크기로 절단하는 등의 가공을 행하고, 900℃, 2시간 정도의 조건에서 소결하고, 더욱 도금을 행하는 것도 상기 실시예와 마찬가지로 해서 행한다.
이와 같이 해서 얻어진 소결 다층 세라믹체의 비어 부분을 관찰, 측정한 바, 반도체 부품을 탑재하는 부분의 표층 비어전극까지의 깊이(d)는 -1㎛로 충전성은 양호하였다. 직경 125㎛의 땜납 볼을 탑재해서 측정한 전단강도는 0.0069gf/㎛2, 직경 500㎛의 땜납 볼을 탑재해서 측정한 인장강도는 0.0496gf/㎛2로 양호하였다. 또한, 이 다층 세라믹 기판을 개별 조각으로 분할하여, 시험용 프린트 기판에 납땜한 후, 항온항습조에 넣어서 85℃ 85% RH의 환경 중에서 본래의 전기설계에 따른 경로에 +4V의 직류전압을 인가하는 「고온고습 통전 시험」을 행하였다. 1000시간의 전체 시험 시간 동안, 절연 불량은 없고, 외관적인 이상도 없었다. 반도체 부품을 탑재해서 전자부품으로서 조립할 때에는, 표층 단자 전극이 세라믹 기판 표면과 대략 동일 평면에 있기 때문에 땜납 볼이 패드의 중심으로부터 벗어나는 일없이 셀프 얼라인먼트 효과도 발휘되어, 정밀도 양호하게 조립할 수 있었다. 또, 반도체 실장에는 땜납 페이스트 인쇄공법이 아니라 땜납 볼 탑재 공법을 이용했으므로, 조립 후의 땜납 내부에는 거의 공공 형상의 흔적이 없는 양호한 접속 상태였다.
또, 본 실시예에 의한 전자부품에 이용하기 위한 다층 세라믹 기판을 제조하기 위한 다른 형태에 대해서 설명한다. 이 형태에서는, 저온 소결가능한 세라믹 재료의 제조, 세라믹 그린 시트 생성, 비어 구멍 형성에 관해서는 앞서 기재한 방법과 마찬가지이며, 스크린과 스퀴지를 이용해서, 은 페이스트를 비어 구멍에 인쇄 충전할 때에, 도체의 인쇄공정을 복수회로 분할해서 행하는 것도 마찬가지이지만, 수동부품을 배치하는 부분에 대한 도체 페이스트의 충전 공정이 다르다.
이 형태에서는, 우선 반도체 부품이 탑재되는 직경(φ) 60㎛의 비어 가공을 행한 부분과, 칩 컨덴서나 칩 저항 등, 수동부품이 탑재되는 직경(φ) 100㎛의 비어 가공을 행한 부분의 쌍방에 도체 페이스트 중 Ag 함유량 80질량%, Pd 함유량 0.1질량%인 것(소결 시의 체적수축률이 비교적 큰 것)을 이용해서 비어 충전 인쇄를 행하고, 이 도체 페이스트를 건조한 후, 칩 컨덴서나 칩 저항 등, 수동부품이 탑재되는 영역과 표면의 표면 배선 패턴 부분에, 도체 페이스트 중 Ag 함유량 90질량%, Pd 함유량 0질량%인 것(소결 시의 체적수축률이 비교적 작은 것)을 이용해서 두번째의 도체 인쇄를 행한다. 이와 같이 해서 칩 컨덴서나 칩 저항 등, 수동부품이 탑재되는 부분에는 이중으로 도체를 인쇄해서 표층 패드 전극을 형성한다. 이 표층 패드 전극의 부분은 반드시 명료한 2층 구조로 되어 있는 것을 의미하는 것은 아니고, 전술한 2종류의 도체 페이스트가 혼재한 부분을 포함하고 있어, 농도 구배를 가진 도체 구조라고 말할 수 있다.
제2세라믹 그린 시트 이후의 제조 방법이나 이용한 도체 페이스트는 앞서의 실시예에 기재한 방법과 마찬가지이다. 또한, 압착과 적층, 분할용의 홈 형성, 소결과 도금을 행하는 것도 앞서의 실시예와 마찬가지로 해서 행한다.
이와 같이 해서 얻어진 소결 다층 세라믹체의 비어 부분을 관찰, 측정한 바, 반도체 부품을 탑재하는 부분의 표층 비어전극까지의 깊이(d)는 -1㎛로 충전성은 양호하였다. 칩 컨덴서나 칩 저항이 탑재되는 부분은 이중으로 도체를 인쇄했으므로, 세라믹 다층기판의 표면보다도 양의 방향으로 볼록 형상으로 부풀어올라와 있었다.
이 다층 세라믹 기판을 개별 조각으로 분할하고, 시험용 프린트 기판에 납땜한 후, 항온항습조에 넣어서 85℃ 85% RH의 환경 중에서 본래의 전기설계에 따른 경로에 +4V의 직류전압을 인가하는 「고온고습 통전 시험」을 행하였다. 1000시간의 전체 시험 시간 동안, 절연 불량은 없고, 외관적인 이상도 없었다. 또, 반도체 부품을 탑재해서 전자부품으로서 조립할 때에는, 표층 단자 전극이 세라믹 기판 표면과 대략 동일 평면에 있기 때문에 땜납 볼이 패드의 중심으로부터 벗어나는 일없이 셀프 얼라인먼트 효과도 발휘되어, 정밀도 양호하게 조립할 수 있었다. 또한, 반도체 실장에는 땜납 페이스트 인쇄공법이 아니라 땜납 볼 탑재 공법을 이용했으므로, 조립 후의 땜납 내부에는 거의 공공 형상의 흔적이 없는 양호한 접속 상태였다.
도 15에 전자부품을 탑재한 본 실시예의 다층 세라믹 기판(10)의 단면의 일례를 나타낸다. 본 실시예의 다층 세라믹 기판(10)의 윗면에는 다수의 부품탑재용의 패드 전극이 도체 패턴으로서 형성되어 있어, 이 전극에 저항이나 컨덴서 등의 수동부품(22)(도 15에서는 칩 부품으로 하고 있다)이나 IC(21) 등의 반도체칩에 의한 능동부품(21)이 실장된다. 다층 세라믹 기판은 최표면의 기판층과 그것에 적층된 각 기판층을 포함하며, 각각의 기판층에는 도체 패턴에 의해 인덕터, 전송 선로, 컨덴서, 접지 전극 등의 내부 배선을 형성하고, 이들을 비어 배선에 의해 서로 접속해서 목적으로 하는 회로 배선을 구성하고 있다. 최하층의 기판에는, 이 기판을 마더 기판에 접속하기 위한 패드 전극이 적절하게 형성되어도 있다.
이 다층 세라믹 기판에서는, 능동부품(21)에 대해서는 땜납 볼(213)을 이용한 BGA 접속부(212)에 의해 표면 실장하고, 수동부품(22)에 대해서는 패드 전극(223) 표면상에서 땜납 페이스트를 이용한 LGA 접속부(222)에 의해 표면 실장하고 있다. 이때 전술한 표층 단자 전극을 형성한 비어 구멍 직경에 대해서 BGA 접속부의 비어 구멍(211)의 직경은 LGA 접속부의 비어 구멍(221)의 직경보다도 작게 하고 있다. 그리고, 도 16에 나타낸 바와 같이 비어 구멍 직경이 비교적 작은 BGA 접속부(212)(도 15의 IC칩(21)이 탑재되는 전극)에 대해서는, 표층 비어전극(2)의 단면이, 최표면의 세라믹 기판층에 형성된 비어 구멍 내부에 있어서, 최표면의 세라믹 기판층 표면(S)보다도 움푹 패인 위치에 있어, 상기 표층 비어전극(2)의 단면에 피착된 금속 도금층(3)의 표면이, 최표면의 세라믹 기판층 표면(S)으로부터 상기 금속 도금층(3)의 두께분 미만만큼 돌출 내지 최표면의 세라믹 기판층 표면(S)보다도 움푹 패인 위치에 있도록 형성하고 있다. 한편, BGA 접속부(212)와 비교해서 저밀도로 구형이나 각형의 패드 전극(223)을 이용한 LGA 접속부(222)에서는, 금속 도금층(3')의 표면의 높이는, BGA 접속하기 위한 금속 도금층(3)(Au 도금층(3b))의 표면의 높이보다도 높게 설정되어 있다. 따라서, 수동부품(22)의 접속을 패드 전극(223) 표면 상에 땜납 페이스트(224)를 사용함으로써 용이하게 행할 수 있다.
이와 같이, 최표면의 세라믹 기판층에 형성된 비어 구멍은 다소 혼재하고 있지만, 그 중, LGA 접속부는 비교적 큰 비어 구멍을 이용한다. 애당초 상기 비교적 큰 비어 구멍에 형성된 전극과 전자부품과의 접합 강도는 비교적 크므로, 종래 대로의 전극을 형성하면 되지만, 비교적 작은 비어 구멍에 의한 BGA 접속부에 있어서는, 표층 비어전극의 단면이, 최표면의 세라믹 기판층에 형성된 비어 구멍 내부에 있어서, 최표면의 세라믹 기판층 표면보다도 움푹 패인 위치에 있고, 또한, 표층 비어전극의 단면에 피착된 금속 도금층의 표면이, 최표면의 세라믹 기판층 표면과 대략 동일 평면 내지 최표면의 세라믹 기판층 표면보다도 움푹 패인 위치에 있도록 형성함으로써, 접속 강도를 높게 발휘시키고, 또, 가공의 효율을 향상할 수 있다.
또, 본 발명의 실시예에서는, 이하의 것도 특징으로 한다. 즉, 다층 세라믹 기판에 있어서, 그 최표면에는 능동소자 및 수동 소자를 표면 실장하는 것으로서, 상기 능동소자를 접속하는 표층 단자 전극의 비어 구멍 직경은, 수동 소자를 접속하는 표층 단자 전극의 비어 구멍 직경보다도 작게 할 수 있다.
또한, 이때 상기 한쪽의 최표면의 세라믹 기판층의 능동소자 및 수동 소자용의 비어 구멍은, 소결 시의 체적수축률이 비교적 큰 도체 페이스트를 충전해서 표층 비어전극을 형성하고, 또한, 적어도 상기 수동 소자용의 비어 구멍에 대해서는, 소결 시의 체적수축률이 비교적 작은 도체 페이스트를 이용해서 이중의 도체를 갖는 표층 패드 전극을 형성하는 것으로 해도 된다.
또, 전자부품은, 전술한 다층 세라믹 기판 중 어느 하나를 이용하여, 상기 금속 도금층에 대해서, 땜납 볼을 이용해서 표면 실장부품을 탑재한 것이다.
또한, 능동소자를 접속하는 표층 단자 전극은, 비어 구멍 내부의 금속 도금층에 땜납 볼(범프)을 이용해서 접속하고, 수동 소자를 접속하는 표층 단자 전극에 대해서는, 비어 구멍 외부의 상기 표층 패드 전극에 피착한 금속 도금층 표면 상에서 땜납 페이스트를 이용해서 접속해도 된다. 본 실시예에 있어서는, 전자와 같이, 땜납 볼을 이용해서 접속한 것을 BGA 접속이라 칭하고, 후자와 같이 패드 전극 표면 상에서 땜납 페이스트를 이용해서 접속한 것을 LGA 접속이라 칭하고 있다.
이때, 상기 수동 소자를 접속하기 위한 상기 금속 도금층의 표면의 높이는, 상기 능동소자를 접속하기 위한 금속 도금층의 표면의 높이보다도 높게 해도 된다.
본 실시예에 의하면, 우선은 비어 구멍 내부의 비어 배선을 직접 표층 비어전극으로서 이용하므로, 전극 크기를 작고도 협소하게 고밀도로 배치할 수 있다. 따라서, 전체적으로 소형의 다층 세라믹 기판으로 할 수 있다.
또, 표층 비어전극이 세라믹 기판의 최표면보다도 움푹 패인 위치에 있고, 또한, 그 위에 피착시킨 금속 도금층의 표면과 최표면의 세라믹 기판층 표면이 대략 동일 평면 또는 움푹 패이도록 형성했으므로, 금속 도금층의 단부에 파괴의 기점이 생기는 일이 없고, 더욱 비어 구멍 내벽과의 앵커 효과에 의해 접합 강도가 향상한다. 따라서, 이 금속 도금층 위에 땜납 볼을 접합시켰을 경우에, 상기 접합의 강도를 구조적인 구성에 의해 향상시킬 수 있다.
또한, 본 발명의 실시예의 제조 방법에 의하면, 비어 구멍 내부에 움푹 패인 공간이 있음에도 불구하고 오목부 내의 미소한 기포가 제거되고, 또, 도금약액 등이 잔존하는 일이 없어진다. 따라서, 금속 도금층과 비어 내벽과의 사이에 공공이나 간극이 생기지 않아, 약액의 침투를 방지하여 절연성과 부식성의 문제가 생길 가능성이 낮은 다층 세라믹 기판으로 할 수 있다.
도 1은 본 발명의 실시예에 의한 다층 세라믹 기판의 제조 방법의 예를 나타낸 순서도;
도 2는 본 발명의 실시예에 의한 다층 세라믹 기판의 제조 과정에 있어서의 단면의 예를 나타낸 설명도;
도 3은 본 발명의 실시예에 의한 다층 세라믹 기판에 형성하는 비어 구멍의 형상예를 나타낸 단면도;
도 4는 본 발명의 실시예에 의한 다층 세라믹 기판에 있어서의 비어 구멍의 내부예를 나타낸 단면도;
도 5는 전단시험의 예를 나타낸 설명도;
도 6은 본 발명의 실시예에 의한 다층 세라믹 기판에 있어서, 최표면 세라믹 기판의 표면에서 표층 비어전극의 단면까지의 깊이(d)와 전단강도와의 관계를 예시한 설명도;
도 7은 인장 시험의 예를 나타낸 설명도;
도 8은 본 발명의 실시예에 의한 다층 세라믹 기판의 예를 나타낸 단면도;
도 9는 본 발명의 실시예에 의한 도체 페이스트의 Ag 농도와 전단강도와의 관계를 Pd 함유량별로 나타낸 설명도;
도 10은 본 발명의 실시예에 의한 도체 페이스트의 Ag 농도와 인장강도와의 관계를 Pd 함유량별로 나타낸 설명도;
도 11은 본 발명의 실시예에 의한 도체 페이스트의 Ag 농도를 일정하게 하 고, Pd 함유량을 변화시켰을 때의 전단강도와의 관계를 나타낸 설명도;
도 12는 본 발명의 실시예에 의한 도체 페이스트의 Ag 농도를 일정하게 하고 Pd 함유량을 변화시켰을 때의 인장강도와의 관계를 나타낸 설명도;
도 13은 본 발명의 실시예에 의한 다층 세라믹 기판에 있어서의 표층 단자 전극의 단면예를 나타낸 설명도;
도 14는 본 발명의 실시예에 의한 다층 세라믹 기판에 있어서의 표층 단자 전극의 단면예를 나타낸 개요도;
도 15는 본 발명의 실시예에 의한 전자부품을 탑재한 본 실시예의 다층 세라믹 기판(10)의 단면의 일례를 나타낸 설명도;
도 16은 도 15의 BGA 접속부와 LGA 접속부를 나타낸 설명도;
도 17은 종래의 다층 세라믹 기판의 예를 나타낸 단면도.
<도면의 주요부분에 대한 부호의 설명>
1: 세라믹 기판층 2: 표층 비어전극
3: 금속 도금층 4: 표층 단자 전극
11, 211, 221: 비어 구멍 12: 비어 배선
21: 능동부품(소자) 22: 수동부품(소자)
212: BGA 접속부 222: LGA 접속부

Claims (15)

  1. 복수의 세라믹 기판층을 적층한 다층 세라믹 기판에 있어서,
    표면과 이면 중 적어도 한쪽의 최표면의 세라믹 기판층에 설치되어, 표층 비어전극과 그 단면에 피착되는 금속 도금층으로 이루어진 표층 단자 전극; 및
    상기 표층 단자 전극과 내부의 세라믹 기판층 상의 배선을 접속하는 비어 배선을 포함하되,
    상기 표층 비어전극은, 그 단면이, 상기 최표면의 세라믹 기판층에 형성된 비어 구멍 내부에 있어서, 최표면의 세라믹 기판층 표면보다도 움푹 패인 위치에 있고, 상기 표층 비어전극의 단면에 피착된 상기 금속 도금층의 표면이 상기 최표면의 세라믹 기판층 표면으로부터 3㎛ 이내에 돌출된 위치 또는 상기 최표면의 세라믹 기판층 표면보다도 움푹 패인 위치에 있고,
    상기 금속 도금층은 상기 비어 구멍의 내벽과 접촉하는 경계면은 간극 없이 일치하고 있어, 상기 경계면을 깊이 방향에서 보았을 때 상기 경계면의 밀착 길이(L)가 2㎛ 이상인 것을 특징으로 하는 다층 세라믹 기판.
  2. 제1항에 있어서, 상기 최표면의 세라믹 기판층 표면을 ±0 기준으로 한 때의 상기 표층 비어전극의 단면의 깊이(d, 기판 안쪽을 음(-)으로 함)와 비어 구멍의 직경(φ)과의 비(d/φ)가 0 내지 -0.12의 사이의 음의 값인 것을 특징으로 하는 다층 세라믹 기판.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서, 상기 금속 도금층은, 상기 비어 구멍의 내벽과 접촉하는 경계면은 간극 없이 일치하고 있어, 상기 경계면을 깊이 방향의 단면에서 보았을 때, 상기 경계면은 요철의 최대와 최소의 요철폭(w)이 0.6㎛ 이상인 것을 특징으로 하는 다층 세라믹 기판.
  6. 제1항에 있어서, 상기 금속 도금층은, Ni바탕층과 Au피복층으로 이루어지고, 상기 표층 비어전극의 단면에 피착되는 Ni바탕층의 두께가 3㎛ 이상인 것을 특징으로 하는 다층 세라믹 기판.
  7. 제1항에 있어서, 상기 최표면의 세라믹 기판층에 형성된 상기 비어 구멍은 최표면을 향해서 넓어지는 테이퍼 구멍 형상으로 형성되는 것을 특징으로 하는 다층 세라믹 기판.
  8. 제1항에 있어서, 상기 다층 세라믹 기판에는 능동소자 및 수동 소자를 표면 실장하는 것이며, 상기 능동소자를 접속하는 표층 단자 전극의 비어 구멍 직경은, 상기 수동 소자를 접속하는 표층 단자 전극의 비어 구멍 직경보다도 작은 것을 특징으로 하는 다층 세라믹 기판.
  9. 제8항에 있어서, 상기 한쪽의 최표면의 세라믹 기판층의 능동소자 및 수동 소자용의 비어 구멍은, 소결 시의 체적수축률이 큰 도체 페이스트를 충전해서 표층 비어전극을 형성하고, 또한, 적어도 상기 수동 소자용의 비어 구멍에 대해서는, 소결 시의 체적수축률이 작은 도체 페이스트를 이용해서 이중의 도체를 갖는 표층 패드 전극을 형성한 것을 특징으로 하는 다층 세라믹 기판.
  10. 제1항에 기재된 다층 세라믹 기판을 이용하고, 상기 금속 도금층에 대해서, 땜납 볼을 이용해서 표면 실장부품을 탑재한 것을 특징으로 하는 전자부품.
  11. 제10항에 있어서, 다층 세라믹 기판의 능동소자를 접속하는 표층 단자 전극은, 비어 구멍 내부의 금속 도금층에 땜납 볼(범프)을 이용해서 접속하고, 수동 소자를 접속하는 표층 단자 전극에 대해서는, 비어 구멍 외부의 표층 패드 전극에 피착된 금속 도금층 표면 상에서 땜납 페이스트를 이용해서 접속한 것을 특징으로 하는 전자부품.
  12. 제11항에 있어서, 상기 수동 소자를 접속하기 위한 상기 금속 도금층의 표면의 높이는, 상기 능동소자를 접속하기 위한 금속 도금층의 표면의 높이보다도 높은 것을 특징으로 하는 전자부품.
  13. 세라믹 그린 시트 적층체의 내부 배선을 접속하는 비어 배선을 구비하는 복수의 세라믹 그린 시트를 적층해서 압착하고, 최표면의 세라믹 기판층의 비어 구멍에 설치한 비어 배선에 의해 표층 비어전극이 형성된 미소결의 다층 세라믹 적층체를 형성하는 공정;
    상기 미소결의 다층 세라믹 적층체를 소성하고, 소결된 다층 세라믹 적층체를 얻는 소결 공정;
    상기 소결된 다층 세라믹 적층체의 표층 비어전극과 그것을 용해시키는 작용을 가지는 에칭액을 반응시켜서 상기 소결 후의 표층 비어전극의 일부를 제거하고, 상기 소결 후의 최표면의 세라믹 기판층 표면에 대해서 상기 소결 후의 표층 비어전극의 단면을 움푹 패이게 하는 공정; 및
    상기 소결된 다층 세라믹 적층체의 표층 비어전극 위에 금속 도금층을 피착시켜서, 상기 금속 도금층을, 그 표면이, 최표면의 세라믹 기판층 표면으로부터 3㎛ 이내에 돌출된 위치 또는 최표면의 세라믹 기판층 표면보다 움푹 패인 위치에 있도록 형성하는 공정을 포함하는 다층 세라믹 기판의 제조 방법.
  14. 삭제
  15. 삭제
KR1020090027789A 2008-04-02 2009-03-31 다층 세라믹 기판, 전자부품 및 다층 세라믹 기판의 제조 방법 KR101586857B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008096215 2008-04-02
JPJP-P-2008-096215 2008-04-02
JP2008317321A JP5233637B2 (ja) 2008-04-02 2008-12-12 多層セラミック基板、及び電子部品
JPJP-P-2008-317321 2008-12-12

Publications (2)

Publication Number Publication Date
KR20090105844A KR20090105844A (ko) 2009-10-07
KR101586857B1 true KR101586857B1 (ko) 2016-01-19

Family

ID=40810568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090027789A KR101586857B1 (ko) 2008-04-02 2009-03-31 다층 세라믹 기판, 전자부품 및 다층 세라믹 기판의 제조 방법

Country Status (6)

Country Link
US (1) US8227702B2 (ko)
EP (1) EP2107863B1 (ko)
JP (1) JP5233637B2 (ko)
KR (1) KR101586857B1 (ko)
CN (1) CN101692442B (ko)
AT (1) ATE514320T1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5693940B2 (ja) * 2010-12-13 2015-04-01 株式会社トクヤマ セラミックスビア基板、メタライズドセラミックスビア基板、これらの製造方法
WO2012176402A1 (ja) * 2011-06-21 2012-12-27 株式会社村田製作所 回路モジュール
US9478474B2 (en) * 2012-12-28 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for forming package-on-packages
WO2014122813A1 (ja) * 2013-02-08 2014-08-14 株式会社村田製作所 積層型インダクタ素子およびｄｃ－ｄｃコンバータモジュール
JP6225057B2 (ja) * 2014-03-31 2017-11-01 日本特殊陶業株式会社 多層セラミック配線基板
JP6235955B2 (ja) * 2014-03-31 2017-11-22 日本特殊陶業株式会社 多層セラミック配線基板
JP6823955B2 (ja) * 2016-07-14 2021-02-03 ローム株式会社 電子部品およびその製造方法
WO2018140972A1 (en) * 2017-01-30 2018-08-02 TBT Group, Inc. Multilayer devices and methods of manufacturing
CN107080893B (zh) * 2017-04-10 2023-06-09 河北盛平电子科技有限公司 一种人造视网膜及其制造方法
KR102019794B1 (ko) * 2017-06-29 2019-09-09 주식회사 디아이티 프로브 핀의 내구성 강화를 위한 스페이스 트랜스포머 및 그의 제조 방법
WO2019054294A1 (ja) * 2017-09-12 2019-03-21 株式会社 東芝 セラミックス回路基板の製造方法
US10906274B2 (en) * 2018-11-14 2021-02-02 Qorvo Us, Inc. Laminate substrate with sintered components
CN111508926B (zh) * 2019-01-31 2022-08-30 奥特斯(中国)有限公司 一种部件承载件以及制造部件承载件的方法
CN115226323A (zh) * 2022-06-17 2022-10-21 上海泽丰半导体科技有限公司 低温共烧陶瓷基板表面焊盘及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189550A (ja) * 1999-12-28 2001-07-10 Kyocera Corp 回路基板
JP2002204049A (ja) * 2000-02-09 2002-07-19 Matsushita Electric Ind Co Ltd 転写材及びその製造方法並びにこれを用いて製造される配線基板
JP2003008216A (ja) * 2001-06-27 2003-01-10 Sumitomo Metal Electronics Devices Inc セラミック多層基板の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173296A (ja) * 1996-12-11 1998-06-26 Kyocera Corp プリント配線基板の製造方法
CN1179381C (zh) * 1997-08-05 2004-12-08 皇家菲利浦电子有限公司 制造多个电子器件的方法
WO1999034654A1 (fr) * 1997-12-29 1999-07-08 Ibiden Co., Ltd. Plaquette a circuits imprimes multicouche
JP3098992B2 (ja) * 1998-06-26 2000-10-16 日本特殊陶業株式会社 フリップチップ用セラミック多層配線基板
US6871396B2 (en) * 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
JP4409325B2 (ja) * 2003-09-25 2010-02-03 京セラ株式会社 配線基板及びその製造方法
JP4700332B2 (ja) * 2003-12-05 2011-06-15 イビデン株式会社 多層プリント配線板
JP2005286323A (ja) * 2004-03-05 2005-10-13 Ngk Spark Plug Co Ltd 配線基板、半田部材付き配線基板及び配線基板の製造方法
US7122894B2 (en) * 2004-03-05 2006-10-17 Ngk Spark Plug Co., Ltd. Wiring substrate and process for manufacturing the same
JP2005286303A (ja) 2004-03-05 2005-10-13 Matsushita Electric Ind Co Ltd 積層セラミック基板およびその製造方法
US7626829B2 (en) * 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
TWI315657B (en) 2005-06-07 2009-10-01 Phoenix Prec Technology Corp Reverse build-up structure of circuit board
US7834273B2 (en) * 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
JP5066830B2 (ja) 2006-04-10 2012-11-07 株式会社村田製作所 セラミック多層基板
US20090071707A1 (en) * 2007-08-15 2009-03-19 Tessera, Inc. Multilayer substrate with interconnection vias and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189550A (ja) * 1999-12-28 2001-07-10 Kyocera Corp 回路基板
JP2002204049A (ja) * 2000-02-09 2002-07-19 Matsushita Electric Ind Co Ltd 転写材及びその製造方法並びにこれを用いて製造される配線基板
JP2003008216A (ja) * 2001-06-27 2003-01-10 Sumitomo Metal Electronics Devices Inc セラミック多層基板の製造方法

Also Published As

Publication number Publication date
US8227702B2 (en) 2012-07-24
CN101692442B (zh) 2014-09-03
EP2107863A1 (en) 2009-10-07
JP2009267351A (ja) 2009-11-12
KR20090105844A (ko) 2009-10-07
CN101692442A (zh) 2010-04-07
US20090251869A1 (en) 2009-10-08
EP2107863B1 (en) 2011-06-22
ATE514320T1 (de) 2011-07-15
JP5233637B2 (ja) 2013-07-10

Similar Documents

Publication Publication Date Title
KR101586857B1 (ko) 다층 세라믹 기판, 전자부품 및 다층 세라믹 기판의 제조 방법
US7833370B2 (en) Method for manufacturing a ceramic multi-layered substrate
KR101116712B1 (ko) 적층 배선 기판 및 그 제조 방법
US7206187B2 (en) Ceramic electronic component and its manufacturing method
US6936532B2 (en) Substrate having a plurality of bumps, method of forming the same, and method of bonding substrate to another
US20090051041A1 (en) Multilayer wiring substrate and method for manufacturing the same, and substrate for use in ic inspection device and method for manufacturing the same
KR101679937B1 (ko) 세라믹기판 및 그 제조방법
KR101096900B1 (ko) 박막 커패시터를 인쇄 배선 기판의 빌드업층에 포함시키는 방법
EP1416779B1 (en) Multi-layer circuit board and method of manufacturing the same
US8081485B2 (en) Component assembly
JP5397744B2 (ja) 多層セラミック基板およびこれを用いた電子部品並びに多層セラミック基板の製造方法
JP2005347648A (ja) 積層電子部品及びその製造方法
US20230144181A1 (en) Ceramic laminated substrate, module, and method of manufacturing ceramic laminated substrate
JP5397742B2 (ja) 多層セラミック基板および電子部品
JP2006100422A (ja) 積層コンデンサ及びその製造方法
US20090230596A1 (en) Method of manufacturing multi-layered ceramic substrate
KR100956212B1 (ko) 다층 세라믹 기판의 제조 방법
JP2006032747A (ja) 積層電子部品及びその製造方法
Fettke et al. Laser soldered wire bonding on liquid printed and sputtered contact structures on thin-flexes and injection molded devices
JP2011049342A (ja) 電子部品搭載用基板およびその製造方法
DE112016003990B4 (de) Elektronisches Gerät mit eingebetteter elektronischer Komponente und Herstellungsverfahren
JP2017188612A (ja) 電子部品の製造方法および電子部品
KR101060906B1 (ko) 다층 ｌｔｃｃ 기판의 제조방법
JP2006024722A (ja) 積層コンデンサ及びその製造方法
JP2005317602A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191219

Year of fee payment: 5