JP3098992B2

JP3098992B2 - フリップチップ用セラミック多層配線基板

Info

Publication number: JP3098992B2
Application number: JP18000598A
Authority: JP
Inventors: 俊寿野村
Original assignee: NGK Spark Plug Co Ltd
Current assignee: NGK Spark Plug Co Ltd
Priority date: 1998-06-26
Filing date: 1998-06-26
Publication date: 2000-10-16
Anticipated expiration: 2018-06-26
Also published as: JP2000012736A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数のセラミック
層の間に導体層がそれぞれ形成され、且つその表面上に
半導体素子等のチップと接続するためのパッドを有する
フリップチップ用セラミック多層配線基板に関する。

【０００２】

【従来の技術】近年における小型化、高集積化の要求に
連れて、フリップチップ用セラミック多層配線基板も小
型化、薄肉化に対応するため、配線の高密度化と併せ
て、フリップチップと接続するパッド同士間のピッチも
狭くする傾向にある。一般に、フリップチップを表面上
に搭載するセラミック多層配線基板４０は、図５(Ａ)に
示すように、複数のセラミック層４３〜４５と、これら
の間にタングステン、モリブデン等の高融点金属の導体
ペーストをスクリーン印刷して焼成した次述する導体層
と有し、追ってその表面４２上に半導体素子等のチップ
５０が搭載される。

【０００３】また、フリップチップ接続用のパッドは、
接続の信頼性確保の観点から該パッド径はできる限り大
きいことが望ましい。このために、パッドに接続する基
板内のビア導体の上端部にメタライズ印刷による大径の
カバーパッドを形成する方法もあるが、上記印刷は極め
て精緻であるため生産性の点で好ましくない。一方、基
板内部のビア導体の径を大きくし、これを直接フリップ
チップ接続用のパッドとして活用する方法も考えられ
る。

【０００４】

【発明が解決すべき課題】このため、図５(Ｂ)及び(ｂ)
に示すように、パッド５１と内部の導体層４７とを導通
するビア導体４８を大径にすると、大径の該パッド５１
は追って搭載されるチップ５０との接続が確実になる。
しかし、ビア導体４８とこれが貫通する最上側のメタル
プレーン層(導体層)４６との隙間４９が小さくなるた
め、両者間の絶縁性が不十分になるという問題が生じ
る。一方、パッドの狭ピッチ化にも対応するため、図５
(Ｃ)及び(ｃ)に示すように、パッド５４と内部の導体層
４７を導通するビア導体５２を小径にすると、該ビア導
体５２と最上側のメタルプレーン層４６との隙間５３を
大きくでき、両者間の絶縁性が確保される。しかし、係
る小径のパッド５４では追って搭載されるチップ５０と
の接続が不安定になり易いという問題点があった。

【０００５】本発明は上述の問題点を解決し、フリップ
チップとパッドとの接続が確実に行え、且つ該パッドを
形成するビア導体と基板内部の導体層との間の絶縁性も
確保できると共に、気密性を容易に保ち得るフリップチ
ップ用セラミック多層配線基板を提供することを課題と
する。

【０００６】

【課題を解決するための手段】本発明は、上記課題を解
決するため、フリップチップ接続用のパッドに導通する
ビア導体の径を、その上端部と内部とで変化させること
に着想して成されたものである。即ち、本発明のフリッ
プチップ用セラミック多層配線基板は、基板の表面にフ
リップチップと接続するパッドを有するフリップチップ
用セラミック多層配線基板において、上記基板を形成す
る複数のセラミック層を貫通するビア導体を有し、上記
ビア導体は、基板の表面を成す最表面のセラミック層内
に形成され且つ基板の表面に露出する上端部を含む最表
面ビア導体と、内部のセラミック層内に形成され且つ導
体層との間に隙間を介して絶縁しつつ係る導体層を貫通
する内部ビア導体とからなり、最表面ビア導体の径が内
部ビア導体の径よりも大きくされ、最表面ビア導体の上
端部にメッキ層からなる上記パッドを形成すると共に、
上記ビア導体が金属物質とセラミック物質との混合物質
かからなり、且つその最表面ビア導体中のセラミックの
含有量が、その内部ビア導体中のそれよりも多い、こと
を特徴とする。これによれば、同じビア導体によりフリ
ップチップとの接続と共に内部の導体層との絶縁の双方
を確実に行えるセラミック多層配線基板とすることがで
きる。しかも、上記ビア導体の熱膨張率は、これらを囲
むセラミック層に近づくため、焼成後の収縮で間隙を生
じにくく、基板全体の気密性を保つこともできる。

【０００７】また、前記最表面ビア導体は、その上端部
から前記内部ビア導体に向けて縮径するテーパ形状を有
する、配線基板も含まれる。これによれば、パッドに接
する最表面ドア導体にテーパを付すことで、フリップチ
ップとの接続及び内部の導体層との絶縁の双方を確実に
得ることができる。尚、上記テーパ形状を得るため、後
述するように事前にセラミック層に形成するビアホール
もプレス又はレーザ照射によりテーパ形状に穿設され
る。

【０００８】

【０００９】加えて、前記ビア導体におけるセラミック
物質の含有量は、前記最表面ビア導体中では１７〜２２
wt％であり、前記内部ビア導体中では３〜１５wt％であ
る、フリップチップ用セラミック多層配線基板も含まれ
る。これによれば、径の大きい最表面ビア導体中のセラ
ミック物質の含有量を、内部ビア導体中よりも多くした
ので、基板の気密性を確実に高めることができる。尚、
最表面ビア導体はその径が大きいため、含有するセラミ
ック物質による電気抵抗は支障にはならない。

【００１０】

【発明の実施の形態】以下において本発明の実施に好適
な形態を図面と共に説明する。図１(Ａ)は、本発明の１
つの形態のフリップチップ用セラミック多層配線基板１
の要部を示す。この基板１は、主にアルミナからなる複
数のセラミック層２,４,６と、これらの間ら形成された
メタルプレーン層３及び導体層７を有する。セラミック
層２は、薄い上層(最表面のセラミック層)２ａと下層２
ｂ(内部のセラミック層)とからなる。これらのセラミッ
ク層２,４,６内には、メタルプレーン層３、導体層７、
又は図示しない内部の導体層と、追って表面上に搭載さ
れるフリップチップとを導通するためのビア導体１０,
１１,１２が形成されている。即ち、図１(Ａ)で右側の
ビア導体１１，１２はメタルプレーン層３と、中央のビ
ア導体１０,１１,１２は導体層７と、左側のビア導体１
０,１０,１１,１２は図示しない内部の導体層と導通し
ている。

【００１１】上記ビア導体１２は本発明の最表面ビア導
体で、その径は１００μｍであり、ビア導体(内部ビア
導体)１０及び内部ビア導体１１の径(７６μｍ)よりも
大きい。図示で左側のビア導体１０は隙間９を介して導
体層７と絶縁され、左側及び中央の内部ビア導体１１
は、図１(Ｂ)に示すように、隙間５を介してメタルプレ
ーン層３とそれぞれ絶縁されいる。そして、最表面のセ
ラミック層２ａの表面に露出する各最表面ビア導体１２
の上端部には、Ｎｉ及びＡｕメッキ層からなり、ビア導
体１２と同径のフリップチップ接続用のパッド１３が形
成されている。また、各内部ビア導体１０，１１にはモ
リブデン等の金属成分と共に約１２wt％の、最表面ビア
導体１２には約２０wt％のセラミック成分がそれぞれ含
まれている。

【００１２】従って、上記大径のパッド１３は、メッキ
により形成したので最表面ビア導体１２上に略同径で位
置ずれすることなく確実に形成でき、且つ追って搭載さ
れるフリップチップとの接続が確実に行える。また、小
径の内部ビア導体１１，１０により十分な隙間５，９が
形成できるので、内部のメタルプレーン層３や導体層７
との絶縁性も確保される。更に、図１(Ａ)中で左側と中
央の内部ビア導体１０，１１は互いに接近して配置され
る狭ピッチであるが、図１(Ｂ)に示すように、両者が貫
通する各隙間５，５に挟まれたメタルプレーン層３の中
央部分３ａも充分な幅寸法を有するので、その電気的特
性の劣化も防止できる。しかも、最表面ビア導体１２と
内部ビア導体１０，１１には、セラミック成分がそれぞ
れ含有されているため、これらとセラミック層２，４，
６との間に間隙を生じにくく、配線基板１の気密性を確
実に保つことができる。且つ、最表面ビア導体１２によ
り多くのセラミック成分を含有せしめたので、気密性を
一層確実に保つことができる。

【００１３】係るセラミック多層配線基板１は次のよう
にして製造される。先ず、アルミナを主成分とする複数
のグリーンシートを用意し、それぞれの所定の位置にプ
レスで孔明けすると共に、各々の表面にタングステンや
モリブデン等の高融点金属を含むペーストをスクリーン
印刷し、導体ペースト層とする。また、上記孔内にメタ
ライズインクを充填する。尚、セラミック層２の上層２
ａと下層２ｂとなるグリーンシートは予めその他のグリ
ーンシートの約半分の厚さとされ、且つ上層２ａとなる
グリーンシートにのみ大径の孔を穿設しておく。

【００１４】上記メタライズインクは上記と同様な金属
の粉末にアルミナ等のセラミック粉を混ぜたものであ
る。しかも、セラミック層２の上層２ａとなるグリーン
シートの大きな孔内及び他の小さい孔内に充填されるメ
タライズインクには、それぞれ焼成後に約２０wt％と約
１２wt％になるようにセラミック粉が含まれている。そ
して、上記の各グリーンシートを積層・圧着して焼成す
ると、各グリーンシートはセラミック層２,４,６に、各
導体ペースト層はメタルプレーン層３及び導体層７等
に、各メタライズインクはビア導体１０,１１,１２とな
る。尚、上記焼成後に熱収縮を生じるが、各ビア導体１
０,１１,１２には上記セラミック成分が含まれているの
で、隣接するセラミック層２,４,６との間に間隙を生じ
ない。最後に、最表面のセラミック層２ａの表面に露出
する各最表面ビア導体１２に、ＮｉメッキとＡｕメッキ
を施すと厚さ約４〜６μｍの各パッド１３が形成され
て、フリップチップ用セラミック多層配線基板１を得る
ことができる。

【００１５】図２(Ａ)は異なる形態のフリップチップ用
セラミック多層配線基板２０を示す。尚、前記の形態と
共通する部分や要素には同じ符号を用いるものとする。
この配線基板２０も、アルミナからなる複数のセラミッ
ク層２,４,６と、これらの間ら形成された金属製のメタ
ルプレーン層３及び導体層７を有する。各セラミック層
４,６内には導体層７、又は内部の導体層と、追って表面
上に搭載されるフリップチップとを導通する内部ビア導
体１０が形成されている。最表面のセラミック層２内に
は、上端部から下端部に向けて縮径する全体が略逆円錐
状のテーパ形状を有する最表面ビア導体１４が形成され
ている。このビア導体１４の下端部は内部ビア導体１０
又はメタルプレーン層３と導通する。尚、各ビア導体１
０，１４も前記同様にセラミック成分を含み、且つ後者
が前者より多く含有する。尚、セラミック層４は、本形
態における内部のセラミック層である。

【００１６】上記内部ビア導体１０と導通する各最表面
ビア導体１４の下端部は、隙間５を介してメタルプレー
ン層３と絶縁されている。また、図２(Ａ)で左側のビア
導体１０は隙間９を介して導体層７と絶縁されている。
更に、各最表面ビア導体１４の上端部には、Ｎｉメッキ
層及びＡｕメッキ層からなる最表面ビア導体１４と同径
のフリップチップ接続用のパッド１３が形成されてい
る。従って、この多層配線基板２０も上記大径のパッド
１３により追って搭載されるフリップチップとの接続が
確実に行えると共に、最表面ビア導体１４の下端部及び
小径の内部ビア導体１０により十分な隙間５，９が形成
できるので、内部のメタルプレーン層３や導体層７との
絶縁性も確保される。また、前記同様に各隙間５，５に
挟まれたメタルプレーン層３の中央部分３ａも充分な幅
寸法を有するので、その電気的特性の劣化も防止でき
る。更に、最表面ビア導体１４や内部ビア導体１０には
セラミック成分が含まれているので、配線基板２０の気
密性も保つことが容易となる。

【００１７】図２(Ｂ)は、最表面ビア導体１４の変形形
態である最表面ビア導体１４ａを示し、このビア導体１
４ａはそのテーパ形状が上端部から下端部に向けてカー
ブし且つ下端寄りの傾斜が垂直に近づくようにしたもの
である。係る略ラッパ形のテーパ形状の最表面ビア導体
１４ａとすることにより、図示のように、その上端部で
は大径にできるため、これと同径のフリップチップ接続
用のパッド１３をメッキで容易に形成できる。しかも、
最表面ビア導体１４ａの下端部は内部ビア導体１０と殆
んど同径に縮径されているので、メタルプレーン層３，
３ａとの間に絶縁に十分な隙間５を確実に得ることがで
きる。

【００１８】図３は上記テーパ形状の最表面ビア導体１
４を得るための製造工程に関する。図３(ａ)及び(Ａ)は
プレス１６による場合を示し、図３(ａ)に示すように、
追ってセラミック層２となるグリーンシート２′を下型
１８上に固定する。この下型１８には前記ビア導体１４
の上端部と略同径の抜き孔１８ａが形成されている。ま
た、この抜き孔１８ａの上方には、これと同心で前記ビ
ア導体１４の下端部と略同径であり、且つ抜き孔１８ａ
よりも細径のポンチ１７が配置されている。そして、こ
のポンチ１７を図中の矢印のように下降してグリーンシ
ート２′内に進入させる。すると、グリーンシート２′
におけるポンチ１７の先端(下端)が当初に衝突した位置
と、下型１８の抜き孔１８ａの周縁部との間において円
錐状にクラックが形成される。その結果、図３(Ａ)に示
すように、円錐状のテーパ形状を有するビアホールｈが
形成される。

【００１９】図３(ｂ)及び(Ｂ)はレーザ照射による場合
を示し、図３(ｂ)に示すように、追ってセラミック層２
となるグリーンシート２′の表面に対し、レーザＬを直
角に照射する。このレーザＬには、炭酸ガスレーザ又は
ＹＡＧレーザが用いられ、凸レンズ１９により、シート
２′の表面付近に収束するように焦点を合わせる。する
と、グリーンシート２′の上表面付近でレーザＬのエネ
ルギが最大になり、シート２′の下表面に近づくに連れ
てエネルギが小さくなる。この結果、図３(Ｂ)に示すよ
うに、グリーンシート２′の上表面から下表面に向けて
縮径するテーパ形状のビアホールｈが形成される。

【００２０】因みに、炭酸ガスレーザＬを１２００ｍＡ
×３０ｍｓのパワーと３パルスのパルス数で、厚さ０．
１５ｍｍのグリーンシート２′に対し、その上表面付近
で略収束するように凸レンズ１９の位置を２箇所で調節
して、照射した。その結果、上端の内径が７５μｍの場
合、下端の内径がその９０％のビアホールｈと、上端の
内径が９０μｍの場合、下端の内径がその８２％のビア
ホールｈとを得ることができた。尚、ビアホールｈの傾
斜度は、レーザＬのパワー及びパルス数を小さくするに
連れて、緩やかになる傾向がある。また、レーザＬの照
射条件を調整することにより、前記図２(Ｂ)に示した略
ラッパ形のテーパ形状の最表面ビア導体１４ａを形成す
ることも可能である。これらのテーパ形状のビアホール
ｈを形成したグリーンシート２′を用いると、前記配線
基板１と同様の方法で配線基板２０を製造することがで
きる。

【００２１】本発明は以上に説明した各形態に限定され
るものではない。例えば、図４(Ａ)は最外側のセラミッ
ク層２２内に位置するビア導体３０を最表面ビア導体３
０ａと、その下側に２つの小径な内部ビア導体３０ｂ,３
０ｃに分けたセラミック多層配線基板３２を示す。即
ち、３層のセラミック層２２,２４,２６のうち、セラミ
ック層２２を上層(最表面のセラミック層)２２ａ,中層
２２ｂ,下層２２ｃの３つに分割し、中層２２ｂに位置
する内部ビア導体３０ｂの径を最表面ビア導体３０ａと
内部ビア導体３０ｃの径の中間としたものである。尚、
内部ビア導体３０ｃの径は、セラミック層２４中に位置
する内部ビア導体２８と同径であり、十分な隙間２５を
介してメタルプレーン層２３と絶縁されている。また、
最表面ビア導体３０ａの表面上にはフリップチップ接続
用のパッド３１が形成されている。更に、上記ビア導体
２８は、導体層２７と導通している。

【００２２】また、図４(Ｂ)は最外側のセラミック層２
２内に位置するビア導体３４を最表面ビア導体３４ａ
と、その下側の小径な内部ビア導体３４ｂに分けたセラ
ミック多層配線基板３５を示す。即ち、３層のセラミッ
ク層２２,２４,２６のうち、セラミック層２２を上層
(最表面層)２２ａと下層２２ｂに分割する。上層２２ａ
となるグリーンシートには前記プレス１６又はレーザＬ
によりテーパ形状のビアホールを予め形成した後、前記
同様の方法でメタライズインクを充填し、グリーンシー
トと共に焼成すると、上記ビア導体３４ａになる。尚、
内部ビア導体３４ｂの径は、セラミック層２４中に位置
する内部ビア導体２８と同径で、十分な隙間２５を介し
てメタルプレーン層２３と絶縁されている。また、最表
面ビア導体３４ａ上にはパッド３１が形成され、上記ビ
ア導体２８は導体層２７と導通する。

【００２３】更に、図４(Ｃ)は最表面のセラミック層２
２内に位置する最表面ビア導体３６を断面略皿ネジ形状
にしたセラミック多層配線基板３８を示す。即ち、セラ
ミック層２２となるグリーンシートに対し、前記プレス
１６と同様のものを用いて予め傾斜が緩いテーパ形状の
ビアホールｈを穿設し、次に、図示で下側の小径の開口
部に別のやや太いポンチを進入させ、上部及び中部が傾
斜し且つ下部が垂直なテーパ形状のビアホール３７を形
成する。このビアホール３７を有するグリーンシートを
用いると、前記同様の方法で配線基板３８を製造するこ
とができる。即ち、ビアホール３７内にはこれに倣った
形状の最表面ビア導体３６が形成され、その上端部には
パッド３１が形成されると共に、その下端部は同径の内
部ビア導体２８と導通するため、十分な隙間２５を介し
てメタルプレーン層２３と絶縁される。尚、上記ビア導
体２８は導体層２７と導通する。

【００２４】また、配線基板を形成するセラミックとし
て、アルミナを主成分とする形態を示したが、これに限
定されず、例えば窒化アルミニウム(ＡｌＮ)やガラスセ
ラミック、ムライト等、配線基板を構成できるものであ
れば、特に限定されない。但し、ビア導体中のセラミッ
ク物質には、配線基板と同じ材質のものを用いるのが望
ましい。例えば、配線基板がアルミナを主成分とする場
合には、ビア導体中のセラミック物質もアルミナが好適
である。また、ビア径についても前記の各形態に限定さ
れないことは言うまでもない。

【００２５】更に、導体層も、使用するセラミックの材
質に適合したものを使用すれば良いし、例示したＭｏや
Ｗ等の他、Ｍｏ−Ｍｎ,Ａｇ,Ｃｕ,Ａｇ-Ｐｄ,Ａｇ−Ｐｔ
その他の材質を用いても良い。尚、本発明の多層配線基
板に搭載されるフリップチップは、一つの半導体素子の
他、複数個の半導体素子を固着して用いるマルチチップ
モジュールも適用することができるし、また、トランジ
スタ、ＦＥＴ等の半導体素子やコンデンサ、抵抗、イン
ダクタ、ＳＡＷフィルタ、その他の電子部品を表面に搭
載する場合も含まれる。

【００２６】

【発明の効果】以上において説明した本発明のフリップ
チップ用セラミック多層配線基板によれば、搭載される
フリップチップとパッドとの接続が確実になると共に、
該パッドと導通するビア導体が基板の内部で導体層と十
分な隙間を介して絶縁される。また、ビア導体同士の間
隔が狭くても各ビア導体の周囲の隙間同士の間にも十分
な導体層を形成できるので、その電気的特性の劣化を防
止できる。しかも、各ビア導体にセラミック物質を含有
させたことにより、これらと各セラミック層との間に間
隙を生じにくいので、基板全体の気密性を高めることも
できる。

【図面の簡単な説明】

【図１】(Ａ)は本発明の多層配線基板の要部を示す部分
断面図、(Ｂ)は(Ａ)中のＢ−Ｂ断面図。

【図２】(Ａ)は異なる形態の多層配線基板の要部を示す
部分断面図、(Ｂ)は最表面ビア導体の変形形態を示す部
分断面図。

【図３】(ａ)と(Ａ)及び(ｂ)と(Ｂ)は共に図２(Ａ)の多
層配線基板を得るための製造工程を示す概略図。

【図４】(Ａ)乃至(Ｃ)は更に異なる形態の多層配線基板
の各要部を示す部分断面図。

【図５】(Ａ)は一般的なフリップチップ用セラミック多
層配線基板の断面図、(Ｂ)及び(Ｃ)は従来の技術を示す
(Ａ)中の一点鎖線部分Ｂ，Ｃを示す拡大断面図、(ｂ)は
(Ｂ)中のｂ−ｂ断面図、(ｃ)は(Ｃ)中のｃ−ｃ断面図。

【符号の説明】

１,２０,３２,３５,３８………………………セラミック
多層配線基板２，４,６,２２,２４,２６……………………セラミック
層３，２３…………………………………………メタルプレ
ーン層(導体層) ５，９，２５……………………………………隙間７…………………………………………………導体層１０，３０，３４………………………………ビア導体１０，１１,２８,３０ｂ,３０ｃ,３４ｂ……内部ビア導
体１２，１４,１４ａ,３０ａ,３４ａ,３６……最表面ビア
導体１３，３１………………………………………パッド

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 23/12 H01L 23/52 H05K 3/46

Claims

(57)【特許請求の範囲】

【請求項１】基板の表面にフリップチップと接続するパ
ッドを有するフリップチップ用セラミック多層配線基板
において、上記基板を形成する複数のセラミック層を貫通するビア
導体を有し、上記ビア導体は、基板の表面を成す最表面のセラミック
層内に形成され且つ基板の表面に露出する上端部を含む
最表面ビア導体と、内部のセラミック層内に形成され且
つ導体層との間に隙間を介して絶縁しつつ係る導体層を
貫通する内部ビア導体とからなり、最表面ビア導体の径が内部ビア導体の径よりも大きくさ
れ、最表面ビア導体の上端部にメッキ層からなる上記パ
ッドを形成すると共に、上記ビア導体が金属物質とセラミック物質との混合物質
からなり、且つその最表面ビア導体中のセラミックの含
有量が、その内部ビア導体中のそれよりも多い、ことを
特徴とするフリップチップ用セラミック多層配線基板。
【請求項２】前記最表面ビア導体は、その上端部から前
記内部ビア導体に向けて縮径するテーパ形状を有する、
ことを特徴とする請求項１に記載のフリップチップ用セ
ラミック多層配線基板。
【請求項３】前記ビア導体におけるセラミック物質の含
有量は、前記最表面ビア導体中では１７〜２２wt％であ
り、前記内部ビア導体中では３〜１５wt％である、こと
を特徴とする請求項１または２に記載のフリップチップ
用セラミック多層配線基板。