JPH10135637A - セラミック多層配線基板 - Google Patents

セラミック多層配線基板

Info

Publication number
JPH10135637A
JPH10135637A JP8307373A JP30737396A JPH10135637A JP H10135637 A JPH10135637 A JP H10135637A JP 8307373 A JP8307373 A JP 8307373A JP 30737396 A JP30737396 A JP 30737396A JP H10135637 A JPH10135637 A JP H10135637A
Authority
JP
Japan
Prior art keywords
signal
wiring
ceramic multilayer
layer
signal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8307373A
Other languages
English (en)
Inventor
Toshishige Yamamoto
利重 山本
Yoribumi Sakamoto
頼史 阪本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP8307373A priority Critical patent/JPH10135637A/ja
Publication of JPH10135637A publication Critical patent/JPH10135637A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias

Landscapes

  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 半導体素子を搭載するセラミック基板内部の
信号配線の高密度化に伴い、信号配線の幅が狭くなって
おり、そのため信号配線の電気抵抗が大きくなり、高周
波の電気信号を流すと、信号電圧の振幅が低下したり、
信号遷移が遅れる等の現象が生じ、信号特性の劣化(誤
動作等)の原因となる。そこで、グリーンシート上に溝
部を有するペースト層を形成して信号配線層を厚くした
り、金属箔を使用して信号配線を形成し、信号配線の抵
抗を小さくする方法が開示されているが、製造コストが
高くなる等の不都合が生じるという課題があった。 【解決手段】 一組のワイヤボンディング用パッド16
と外部接続端子15とを接続するための信号配線21
a、22aが複数本(2本)からなり、これら信号配線
21a、22aが相互に上下方向に離れて、重なって配
置されているセラミック多層配線基板10とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はセラミック多層配線
基板に関し、より詳細には半導体素子等を搭載するため
のセラミックパッケージを構成するセラミック多層配線
基板に関する。
【0002】
【従来の技術】今日、集積回路等が形成された半導体素
子は、該半導体素子を外部環境から保護し、かつマザー
ボードへの実装を容易にする等の目的のため、種々の材
料より構成されたパッケージに収納される。
【0003】このパッケージには、半導体素子上に形成
されたパッドとマザーボードに形成された端子とを接続
するために多数の配線が形成されている。近年、半導体
素子は高集積化が進んだため外部接続端子の数も増加
し、それに伴い500個以上の外部接続端子が形成され
たパッケージも現れてきている。
【0004】また、電子機器は小型化の傾向にあり、パ
ッケージも小型のものが求められているため、パッケー
ジに形成する配線の高密度化も進んでおり、これに対処
するため配線の幅は次第に狭くなってきている。さら
に、半導体素子の信号処理速度も高速化(高周波化)し
てきており、高周波信号の劣化を抑制するため、信号配
線層、電源層、及び接地層をパッケージ内部の別々の層
に形成する、いわゆる多層化が進んできている。
【0005】PGA(Pin Grid Array)タイプやBGA
(Ball Grid Array)タイプのパッケージでは、外部接続
端子がマトリクス状あるいはアレイ状に配置されてお
り、多ピン化が容易であると同時に多層化も比較的容易
である。また、セラミック製のパッケージは耐熱性、耐
久性、信頼性等に優れるという特徴を有している。その
ため、上記タイプのセラミック製パッケージ、特に比較
的安価なアルミナ製の前記パッケージは現在盛んに使用
されている。
【0006】図5はPGAタイプのセラミックパッケー
ジを構成するセラミック多層配線基板を模式的に示した
断面図である。
【0007】セラミック多層配線基板30の中央にはキ
ャビティ部12が形成され、その周囲にはリッド(図示
せず)で封止する際に用いられるメタライズ層13が形
成されている。また、メタライズ層13の周囲には、多
数の外部接続ピン用パッド14がマトリクス状に形成さ
れ、この外部接続ピン用パッド14にマザーボード(図
示せず)に接続するための外部接続ピン15が固着され
ている。また、キャビティ部12は通常内部の周辺部分
が階段状に構成されており、中間の階段部にはワイヤボ
ンディング用パッド16が形成され、底面部分はLSI
等の半導体素子18を載置する半導体素子搭載部17と
なっている。そして、この半導体素子搭載部17には導
体ベタ層(図示せず)が形成され、半導体素子18が接
続、固定されている。外部接続ピン15が固着された面
と反対側の面には、半導体素子18から発散される熱を
放散するための金属製の放熱板(図示せず)が配設され
る場合もある。
【0008】半導体素子18上の外部接続端子(図示せ
ず)と、セラミック多層配線基板30上のワイヤボンデ
ィング用パッド16とは、Au等のワイヤ19を介して
ワイヤボンディングにより接続されている。また、セラ
ミック基板11の内部には、ベタ層である接地層20、
電源層23、及び多数の信号配線31aからなる信号配
線層31が形成され、さらに、上層と下層との配線を接
続するためにビアホール24が形成され、これらの配線
を介して半導体素子18の外部接続端子と外部接続ピン
15とが接続されるようになっている。具体的には、半
導体素子搭載部17に形成された導体ベタ層及びワイヤ
ボンディング用パッド16の一部(接地用)は接地層2
0に接続され、ビアホール24を介して外部接続ピン1
5に接続されている。また、ワイヤボンディング用パッ
ド16の一部(電源用)はビアホール24を介して電源
層23に接続され、さらにビアホール24を介して外部
接続ピン15に接続されている。さらに、ワイヤボンデ
ィング用パッド16の他の一部(信号用)は信号配線層
31を構成する個々の信号配線31aに接続され、この
信号配線31aはビアホール24を介して外部接続ピン
15に接続されている。
【0009】アルミナ製のセラミック多層配線基板30
においては、上記した種々の導体層(配線層)にタング
ステン(W)やモリブデン(Mo)が使用されている
が、これらの金属は銀(Ag)や銅(Cu)と比較する
と電気抵抗が大きい。最近のセラミック基板11内部の
信号配線31aの高密度化に伴い、信号配線31aの幅
が狭くなっており、そのため信号配線31aの電気抵抗
が大きくなっている。電気抵抗が大きい信号配線31a
に高周波の電気信号を流すと、信号電圧の振幅が低下し
たり、信号遷移が遅れる等の現象が生じ、信号特性の劣
化(誤動作等)の原因となるため好ましくない。
【0010】この信号配線31aの抵抗値を小さくする
ための方法として、種々の方法が考えられる。最も簡単
な方法としては、信号配線31aの断面積を大きくする
方法であり、そのためには信号配線31aの幅を広くと
るか、信号配線31aの厚さを厚くする必要がある。
【0011】しかし、信号配線31aの幅を広げる方法
をとった場合には、信号配線31aの高密度化を達成す
ることが困難となり、多数の信号配線31aを形成する
ためにはセラミック多層配線基板30を大型化しなけれ
ばならないという問題が発生し、最近の小型化の傾向に
逆行することになる。また、信号配線31aの幅を単に
広げただけでは、信号配線31aの特性インピーダンス
が小さくなり、インピーダンス整合がとれなくなるた
め、高周波信号の特性が劣化する。そのため、特性イン
ピーダンスを一定に保とうとすれば、信号配線層31に
隣接した接地層20又は電源層23との間隔(絶縁層の
厚さ)を大きくとる必要があり、セラミック多層配線基
板30の厚さを厚くしなければならず、いずれにしても
信号配線31aの幅を広げる方法は実現が難しい。
【0012】また、信号配線31aの厚さを厚くする方
法をとった場合にも、信号配線31aの抵抗を小さくす
ることができ、この場合には特性インピーダンスの低下
等の問題は発生しないが、従来の場合よりも厚さの厚い
信号配線31aを形成するのは困難である。その理由は
以下の通りである。
【0013】まず、セラミック基板11の内部に信号配
線層31を形成する方法を説明すると、セラミック粉末
とバインダ(樹脂)、溶剤、可塑剤等とを混練してスラ
リを調整した後、ドクタブレード法等によりグリーンシ
ートを作製し、該グリーンシートに加工処理等を施した
後、前記グリーンシート上に金属ペーストを印刷する。
次に、金属ペーストの印刷等が行われたグリーンシート
を積層し、焼成することにより多数の信号配線31aよ
りなる信号配線層31を形成する。しかし、1回の印刷
により形成することができる信号配線31aの厚さは1
5〜20μm程度であり、信号配線31aの厚さをさら
に厚くするために印刷を繰り返すと、信号配線31aの
厚さを厚くすることはできるが、グリーンシート上に形
成した金属ペースト層ににじみ等が発生し、信号配線3
1aの形状が崩れ易いという問題があった。また、近く
に形成された信号配線31a同士に短絡が発生し易くな
るという問題もあった。
【0014】このように、単に信号配線31aの幅を広
げたり、厚さを厚くする方法では、他の種々の問題が発
生し、信号配線31aの特性に優れたセラミック多層配
線基板30を製造するのは困難であった。
【0015】
【発明が解決しようとする課題】そこで、信号配線の抵
抗を小さくするため、信号配線の全部又は一部が耐火性
の金属箔により構成されたセラミック多層配線基板が開
示されている(特公昭57−26440号公報)。
【0016】上記公報によれば、高密度で他の成分を含
まないMo等の金属のみからなる信号配線の形成が可能
となるので、信号配線の抵抗を小さくすることができ、
信号配線の細線化が可能となる。しかし、金属箔を用い
て配線を形成する方法は、導体ペーストを印刷する方法
に比べて手間がかかり、製造コストが高くつくという課
題があった。また、1本1本分離された金属箔をグリー
ンシートに精度よく配置することは困難であるという技
術的な課題もあった。
【0017】また上記問題を解決するため、グリーンシ
ートの上に所定パターンの溝部が形成されるように薄い
セラミックペースト層を形成し、前記溝部に金属ペース
ト層を厚く形成することにより、厚さの厚い信号配線を
形成し、信号配線の抵抗を小さくする方法も開示されて
いる(特開昭56−10998号公報)。しかし、上記
方法はグリーンシート上にセラミックペースト層を形成
するという余分の工程を行う必要があるため、製造コス
トが高くつくという課題があった。また、金属ペースト
の印刷を繰り返さなければならないため、微細配線を形
成するのは難しいという課題もあった。
【0018】
【課題を解決するための手段及びその効果】本発明者ら
は上記課題に鑑み、抵抗値の低い信号配線層を安価に形
成する方法の検討を行った結果、同じ経路の信号配線を
上下の層に分けて複数個形成することにより低抵抗の信
号配線層が形成されることを見出し本発明を完成するに
至った。
【0019】すなわち、本発明に係るセラミック多層配
線基板(1)は、一組の配線用パッドと外部接続端子と
を接続するための信号配線が複数本からなり、これら各
信号配線が相互に上下方向に離れて配置されていること
を特徴としている。
【0020】また、本発明に係るセラミック多層配線基
板(2)は、上記セラミック多層配線基板(1)におい
て、各信号配線が上下方向に重なっていることを特徴と
している。
【0021】上記セラミック多層配線基板(1)又は
(2)によれば、同じ経路の信号配線が複数本の組から
なるため、その信号配線の本数に反比例して抵抗値が低
下し、しかも信号配線が上下方向にずれて配置されてい
るので、配線の平面視の面積を増加させずに信号配線を
形成することができ、セラミック多層配線基板の小型化
を維持することができる。また、信号配線を上記構成と
したため、組をなす信号配線同士の電磁的結合が強くな
り、特性インピーダンスの低下やクロストークノイズの
増大を防止することができる。さらに、従来とほぼ同様
のプロセスによりセラミック多層配線基板を製造するこ
とができ、安価なセラミック多層配線基板を提供するこ
とができる。
【0022】また、本発明に係るセラミック多層配線基
板(3)は、上記セラミック多層配線基板(1)又は
(2)において、組をなす信号配線の断面形状及び平面
視形状が同一であることを特徴としている。
【0023】上記セラミック多層配線基板(3)によれ
ば、組をなす信号配線の断面形状及び平面視形状を同一
にしているので、水平方向に隣り合う信号配線との電磁
的結合の増大を防止することができ、クロストークノイ
ズの増大をより効果的に防止することができる。
【0024】また、本発明に係るセラミック多層配線基
板(4)は、上記セラミック多層配線基板(1)〜
(3)のいずれかにおいて、組をなす信号配線間には、
絶縁層のみが存在することを特徴としている。
【0025】上記セラミック多層配線基板(4)によれ
ば、組をなす信号配線間にベタ層を介在させず、絶縁層
のみを存在させており、かつその距離が近いので、特性
インピーダンスの低下をより効果的に防止することがで
きる。
【0026】
【発明の実施の形態】以下、本発明に係るセラミック多
層配線基板の実施の形態を図面に基づいて説明する。
【0027】図1(a)は実施の形態に係るセラミック
多層配線基板を模式的に示した断面図であり、(b)は
(a)におけるb−b線部分拡大断面図である。
【0028】本実施の形態において、セラミック多層配
線基板の構成材料は特に限定されるものではないが、具
体的には、例えばアルミナ等の酸化物系セラミック、窒
化アルミニウム等の非酸化物系セラミック、ガラスセラ
ミック等が挙げられる。また、図1にはPGAタイプの
セラミック多層配線基板を示しているが、実施の形態に
係るセラミック多層配線基板は前記PGAタイプに限定
されるものではなく、その他に、例えばBGAタイプ、
MCM(Multi Tip Module)タイプ等が挙げられる。以下
の説明においては、PGAタイプのセラミック多層配線
基板を例にとって説明する。
【0029】本実施の形態に係るセラミック多層配線基
板10においては、信号配線層21、22が2層形成さ
れている以外は、従来のセラミック多層配線基板30と
同様に構成されている。従って、ここでは、信号配線層
21、22に関する事項のみを説明する。
【0030】図5に示した従来のセラミック多層配線基
板30では、ワイヤボンディング用パッド16と外部接
続ピン15とが信号配線層31により接続されていた
が、本実施の形態に係るセラミック多層配線基板10に
おいては、信号配線層21及びビアホール24、又は信
号配線層22及びビアホール24、25を介してワイヤ
ボンディング用パッド16と外部接続ピン15とが接続
されている。具体的には、1個のワイヤボンディング用
パッド16と1本の外部接続ピン15とが2本の信号配
線21a、22a((信号配線21b、22b、信号配
線21c、22c)以下においては、信号配線21a、
22aを用いて説明する)により接続されており、下方
に位置する信号配線22aと上方に位置する信号配線2
1aとは、ワイヤボンディング用パッド16の近傍及び
ビアホール24との接続部分において、距離の短いビア
ホール25により接続されている。また、信号配線21
a、22aの幅及び厚さは従来の信号配線31aと同じ
に設定されている。このように、分岐した2本の信号配
線21a、22aを形成することにより、電気抵抗は約
1/2に低下する。なお、図1において、信号配線21
aと信号配線22aとの上下の距離をd1 、信号配線2
1a、22aの幅をd2 、信号配線21a(21b、2
1c)と左側(又は右側)の信号配線21b(21a、
21c)とのピッチをd3 、信号配線21aと下方に位
置する信号配線22aとの左右のずれの大きさをd4
接地層20と電源層23との間の距離(誘電体層の厚
さ)をD1としている。
【0031】信号配線21a、22aの数は、2本に限
定されるものではなく、3本以上であってもよいが、製
造プロセスが複雑化するため、通常は2本、又は3本程
度が好ましい。この場合、形成した信号配線の数に反比
例して信号配線の電気抵抗が減少する。
【0032】また、単に信号配線21a、22aを複数
形成するのみでは、信号配線21a、22aの電気的特
性が劣化(変化)する場合がある。従って、信号配線2
1a、22aの電気的特性を劣化(変化)させないよう
な配線構造とする。配線の構造に関係する電気的特性と
しては、特性インピーダンスとクロストークノイズとが
あるが、まず、特性インピーダンスについて説明する。
【0033】図2は、信号配線21a、22aの上下方
向の距離d1 と特性インピーダンスとの関係を示したグ
ラフであり、接地層20と電源層23との間の誘電体層
厚みD1 をパラメータにとっている。また、図3は、接
地層20と電源層23との間の誘電体層厚みD1 と特性
インピーダンスとの関係を示したグラフであり、信号配
線21a、22aの上下の距離d1 をパラメータにとっ
ている。図2及び図3のグラフより明らかなように、信
号配線21a、22aの上下方向の距離d1 が大きくな
るに従って、また接地層20と電源層23との間の誘電
体層厚みD1 が小さくなるに従って特性インピーダンス
が低下している。
【0034】図2に示したグラフより、2つの信号配線
21a、22aの距離d1 を小さくすること、すなわち
信号配線21a、22a間の電磁気的結合を強くするこ
とにより、相対的に他の配線(接地層23、電源層20
等)との電磁気的結合が弱まり、特性インピーダンスの
低下を防止することができる。また、図には示していな
いが、形状が同一である程、電磁的結合は強くなる。さ
らに、図3に示したグラフより、信号配線21aと信号
配線22aとの間の誘電体層厚みd1 を調整することに
より、特性インピーダンスの値を調整することができ
る。
【0035】次に、クロストークノイズについて説明す
るが、このクロストークノイズは、隣り合う信号配線
(例えば信号配線21a、22aと信号配線21b、2
2b)間の距離に関係し、従って、上下の信号配線21
a、22aの左右へのずれの距離d4 に関係する。図4
は、信号配線21a、22aの左右へのずれの距離d4
とクロストークノイズの大きさを表す上で一つの基準と
なる線間容量との関係を示したグラフであり、信号配線
21a、22aの上下方向の距離d1 をパラメータにと
っている。図4より明らかなように、信号配線21a、
22aのずれd4が大きくなると、隣接する信号配線
(例えば22aと21b)間の距離が小さくなるため、
線間容量(クロストークノイズ)が増大する。従って、
信号配線21a、22aのずれd4 はなるべく小さく方
が好ましい。信号配線21a、22aの上下方向の距離
1 と線間容量との関係が途中で逆転しているのは、距
離d1が小さい程、左右のずれd4 が大きくなると、信
号配線22aと信号配線21bとの距離が小さくなるか
らである。なお、図2〜4に示したグラフにおいて、信
号配線の厚さは10μm、その幅d2 は100μmと
し、セラミック基板11の構成材料をアルミナとしてい
る。
【0036】以上より、信号配線21a、22aの電気
的特性を良好に保つためには、信号配線21aと信号配
線22aとを同じ形状とし、また信号配線21aと信号
配線22aとが上下方向に重なるような位置に、しかも
信号配線21a、22a間の距離d1 、すなわち両者の
間に存在する絶縁体層(誘電体層)d1 の厚さがなるべ
く薄くなるように配置するのが望ましい。通常、信号配
線21a、22a間の距離d1 が信号配線の幅d2 の半
分程度となるのが望ましい。通常、信号配線21a、2
2aの幅d2 は80〜150μm程度であるので、信号
配線21a、22a間の距離d1 は40〜75μm程度
が望ましい。信号配線21a、22aの左右方向のずれ
4 は、50μm以下が好ましく、0であるのがより好
ましい。信号配線21aと信号配線22aとの間に電源
層23や接地層20を介在させる配置は特性インピーダ
ンスの変動等をもたらし、好ましくない。
【0037】上記セラミック多層配線基板10の製造方
法は、基本的には従来の場合と変わらない。まず、セラ
ミック粉末に樹脂(バインダ)、溶剤、可塑剤等を添
加、混合して調製したスラリをドクタブレード法等によ
り成形し、グリーンシートを作製する。但し、通常の厚
さのグリーンシートの他、焼成により40〜75μm程
度の厚さになる薄いグリーンシートも作製しておく。次
に、グリーンシートに従来と同様に加工処理等を施した
後、グリーンシートの上に導体ペーストを印刷して、乾
燥させ、導体ペースト層を形成する。このとき、2枚の
グリーンシート(通常の厚さのグリーンシートと薄いグ
リーンシート)上に信号配線層21、及び信号配線層2
2を形成するための同一パターンの導体ペースト層をそ
れぞれ形成する。上方に位置する薄いグリーンシートに
は、ワイヤボンディング用パッド16を形成する部分に
近い部分、及び外部接続ピン15用のビアホール24を
形成する部分に上下方向の配線を接続するための貫通孔
を形成し、導体ペーストを充填しておく。次に、これら
グリーンシートを積層、圧着してグリーンシート積層体
を形成する。このグリーンシート積層体を従来の場合と
同様に脱脂、焼成を行って内部及び表面に導体層を有す
るセラミック基板を製造した後、外部接続ピンを接合
し、メッキ処理を施してセラミック多層配線基板の製造
を完了する。
【0038】
【実施例】以下、本発明に係るセラミック多層配線基板
の実施例を図面に基づいて説明する。
【0039】<実施例> (1)セラミック多層配線基板10の製造(但し、信号
配線層の数が3のセラミック多層配線基板も製造) (i) グリーンシートの作製 スラリの構成材料:アルミナ粉末、樹脂(アクリル樹
脂)、溶剤(キシレン)、可塑剤(ジブチルフタレート
(DBP)) 成形方法:ドクタブレード法 グリーンシートの厚さ 通常厚さのグリーンシート:250μm、薄いグリーン
シート:50μm (ii) 導体ペースト層の形成 導体ペーストの組成:W粉末、樹脂(エチルセルロース
樹脂)、溶剤(トルエン)等 (iii) グリーンシート積層体の作製と焼成処理 グリーンシートの積層枚数:10枚 焼成雰囲気:窒素と水素の混合ガス雰囲気、焼成温度:
1550℃ (iV) 製造されたセラミック基板(アルミナ基板)11
の寸法等 セラミック基板11の外形:50mm×50mm×2.
7mm 外部接続ピン15の数:280個 信号配線の厚さ:10μm 信号配線の幅d2 :100μm 接地層20と電源層23との間の距離:600μm 左右の信号配線間(例えば21aと21b)のピッチ
(信号配線の中心間の距離)d3 :400μm 信号配線の他の特性(幅、数、抵抗値)、信号配線間距
離(上下方向、左右方向)を下記の表1に示している。
【0040】<比較例>比較例として、従来の信号配線
(幅:100μm)が1層形成されているセラミック多
層配線基板(比較例1)、幅200μmの信号配線が1
層形成されているセラミック多層配線基板(比較例
2)、2層の信号配線の間に接地層が介在しているセラ
ミック多層配線基板(比較例3)、信号配線の左右方向
のずれd4 が大きいセラミック多層配線基板(比較例
4)を製造した。
【0041】<評価方法及び評価結果>実施例及び比較
例に係るセラミック多層配線基板の信号配線の特性イン
ピーダンス、線間容量、及び特性インピーダンスを50
Ωにする接地層20と電源層23との間の誘電体厚みを
求めた。結果を下記の表1に示している。
【0042】
【表1】
【0043】上記表1に示した結果より明らかなよう
に、実施例の場合には、組をなす信号配線層の数を2、
又は3に設定することにより、信号配線の特性インピー
ダンスやセラミック基板の厚さを従来と余り変えること
なく、さらに、信号配線のクロストークノイズを増加さ
せることなく、信号配線の抵抗値が半分以下で、信号特
性の劣化が生じないセラミック多層配線基板を製造する
ことができた。但し、信号配線の左右方向の距離を大き
くすると、クロストークノイズが増加する傾向が生じる
ので、一定の範囲内(50μm以下)に止めるのが好ま
しい。
【0044】一方、信号配線の幅を従来の2倍とした
り、2本の信号配線の間に接地層を介在させた比較例に
係るセラミック多層配線基板では、誘電体厚みが非常に
大きくなり、セラミック基板の厚さを厚くせざるを得
ず、小型化の傾向に逆行するため、好ましくないことが
わかった。
【図面の簡単な説明】
【図1】(a)は、本発明の実施の形態に係るセラミッ
ク多層配線基板を模式的に示した断面図であり、(b)
は(a)におけるb−b線部分拡大断面図である。
【図2】信号配線の上下方向の距離d1 と特性インピー
ダンスとの関係を示したグラフである。
【図3】接地層と電源層との間の誘電体層厚みD1 と特
性インピーダンスとの関係を示したグラフである。
【図4】信号配線の左右方向へのずれの距離d4 と線間
容量との関係を示したグラフである。
【図5】従来のセラミック多層配線基板を模式的に示し
た断面図である。
【符号の説明】
10 セラミック多層配線基板 15 外部接続端子 16 ワイヤボンディング用パッド 21、22 信号配線層 21a、22a、21b、22b、21c、22c 信
号配線

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 一組の配線用パッドと外部接続端子とを
    接続するための信号配線が複数本からなり、これら各信
    号配線が相互に上下方向に離れて配置されていることを
    特徴とするセラミック多層配線基板。
  2. 【請求項2】 各信号配線が上下方向に重なっているこ
    とを特徴とする請求項1記載のセラミック多層配線基
    板。
  3. 【請求項3】 組をなす信号配線の断面形状及び平面視
    形状が同一であることを特徴とする請求項1又は請求項
    2記載のセラミック多層配線基板。
  4. 【請求項4】 組をなす信号配線間には、絶縁層のみが
    存在することを特徴とする請求項1〜3のいずれかの項
    に記載のセラミック多層配線基板。
JP8307373A 1996-10-31 1996-10-31 セラミック多層配線基板 Pending JPH10135637A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8307373A JPH10135637A (ja) 1996-10-31 1996-10-31 セラミック多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8307373A JPH10135637A (ja) 1996-10-31 1996-10-31 セラミック多層配線基板

Publications (1)

Publication Number Publication Date
JPH10135637A true JPH10135637A (ja) 1998-05-22

Family

ID=17968288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8307373A Pending JPH10135637A (ja) 1996-10-31 1996-10-31 セラミック多層配線基板

Country Status (1)

Country Link
JP (1) JPH10135637A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008263174A (ja) * 2007-03-19 2008-10-30 Kyocera Corp 配線基板
JP2009212116A (ja) * 2008-02-29 2009-09-17 Oki Printed Circuits Co Ltd 多層プリント配線板
CN111712036A (zh) * 2020-06-17 2020-09-25 武汉光迅科技股份有限公司 光器件及其封装方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008263174A (ja) * 2007-03-19 2008-10-30 Kyocera Corp 配線基板
JP2009212116A (ja) * 2008-02-29 2009-09-17 Oki Printed Circuits Co Ltd 多層プリント配線板
CN111712036A (zh) * 2020-06-17 2020-09-25 武汉光迅科技股份有限公司 光器件及其封装方法
CN111712036B (zh) * 2020-06-17 2021-12-14 武汉光迅科技股份有限公司 光器件及其封装方法

Similar Documents

Publication Publication Date Title
JP2960276B2 (ja) 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
US5488542A (en) MCM manufactured by using thin film multilevel interconnection technique
US4954877A (en) Chip carrier
JP3266505B2 (ja) 多層回路基板
US7649252B2 (en) Ceramic multilayer substrate
US11145587B2 (en) Electronic component mounting substrate, electronic device, and electronic module
US8059420B2 (en) Surface mountable device
JPH07183666A (ja) セラミックパッケージ本体
JPH09237854A (ja) 半導体用パッケージ
JPH10135637A (ja) セラミック多層配線基板
JP2001035990A (ja) 半導体装置
EP3678196B1 (en) Substrate for mounting electronic components, electronic device, and electronic module
JPH09237855A (ja) セラミックス多層配線基板
JP2001077498A (ja) セラミック基板及びその製造方法
JP3188911B2 (ja) 多層セラミック基板及びその作製方法、並びに半導体パッケージ
WO2024024945A1 (ja) 回路基板、半導体装置及び電子モジュール
JP7433766B2 (ja) 回路基板、電子部品および電子モジュール
JP3909285B2 (ja) 配線基板
JPH1154646A (ja) 半導体素子用パッケージおよびその製造方法
JP3466398B2 (ja) 配線基板とその製造方法
JP2002252444A (ja) 多数個取り配線基板
JPS5864095A (ja) 接続用ピン付多層配線基板
JPS6293961A (ja) 多層配線回路板
JP2024048912A (ja) 配線基板、配線基板を用いた配線構造体、電子部品実装用パッケージ、および電子モジュール
JPS6094794A (ja) 多層配線基板

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040127

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060627

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061227