JPS6293961A - 多層配線回路板 - Google Patents

多層配線回路板

Info

Publication number
JPS6293961A
JPS6293961A JP23328585A JP23328585A JPS6293961A JP S6293961 A JPS6293961 A JP S6293961A JP 23328585 A JP23328585 A JP 23328585A JP 23328585 A JP23328585 A JP 23328585A JP S6293961 A JPS6293961 A JP S6293961A
Authority
JP
Japan
Prior art keywords
conductor
ceramic
multilayer wiring
wiring
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23328585A
Other languages
English (en)
Inventor
Nobuyuki Ushifusa
信之 牛房
Kousei Nagayama
永山 更成
Satoru Ogiwara
荻原 覚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP23328585A priority Critical patent/JPS6293961A/ja
Publication of JPS6293961A publication Critical patent/JPS6293961A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、セラミック多層配線回路板と銅−有機高分子
多層配線回路からなる混成多層配線回路板に係り、特に
高密度の内部配線を有する機能モジュールを構成するた
めに好適な多層配線回路板に関する。
〔発明の背景〕
近年、LSI等の集積回路は、高速化、高密度化にとも
なって、放熱や素子の高速化を計るためにセラミック基
板上に直接チップを実装する方式%式% ら、この実装方式においては、LSI等の集積回路のサ
イズが大きくなるにつれて、LSI等の集積回路材料と
セラミック多層配線回路基板材料との間で実装時の温度
変化によって生ずる応力が大きくなるという問題があっ
た。すなわち、従来より一般にセラミック多層配線回路
基板の絶縁材料に使用されているアルミナの熱膨張係数
は75X10−7/”C(室温〜500℃)であり、こ
の値は。
LSI等の集積回路材料であるシリコンの熱膨張係数3
5X10−7/’C(室温〜500℃)に比べて2倍以
上大きいため、実装時の温度変化により生ずる応力が大
きくなり、接続部の信頼性低下という問題があった。ま
た、アルミナ系材料の焼成温度は、 1500〜165
0℃であり、配線回路をセラミツクスの焼成と同時に形
成するために適用できる導体材料はタングステンまたは
モリブデンなどである。しかしながら、タングステンま
たはモリブデンの熱膨張係数がそれぞれ45xlO−7
,54x 10−7/’C(室温〜50o℃)であiJ
、7/L/ミナ系材料と同時焼成すると、これらの熱膨
張係数の差により、多層配線基板の内部にクラックが発
生する問題があった。また、アルミナを主成分とする焼
結体を絶縁材料に使った基板の問題は、電気信号の伝播
速度が遅いということであり、この原因としては、アル
ミナ自身の比誘電率が9.5(IMHz)と大きいため
である。従って、セラミック材料の熱膨張係数がシリコ
ンのそれに近く、また、比誘電率が小さい基板が開発さ
れている。
その一部が特開昭55−139709号「ムライト基板
の製造方法」である。
この公報の記載によれば、コージェライトをムライト主
結晶間に生成されることにより、コージェライトの熱膨
張係数が10〜20 x 10−7/”c(室温〜50
0℃)である事を利用してムライト基板の熱膨張係数を
ムライト単体より下げる事によりシリコンに近い熱膨張
係数38〜39×10−7/”Cを得ている。しかし、
このような利点があるにもかかわらず、セラミック材料
と導体材料を交互に積層し、同時焼成してなるセラミッ
ク多層配線回路基板とできないのは、コージェライト相
が存在する1500℃付近の温度で焼成しなければなら
ないため、焼結しにくい導体材料であるタングステンま
たはモリブデンと同時焼成できない。
また、タングステンまたはモリブデンの熱膨張係数は各
々45xlO−7,54xlO−7/’Cであるので、
その熱膨張差が大きく、同時焼成時にアルミナと同様に
クラックが発生する。そのため、この公報では、焼成し
たムライト地に蒸着法または印刷法で回路を形成し、そ
のメタライズ部にシリコンを実装する方法をとっている
また、LSI等の集積回路の高密度化にともない、集積
回路からの端子数が増大し、その接続部が微細となるた
め、直接セラミック多層配線回路板とはんだ等で接続す
ることが困難となってきた。
そこで、セラミック多層配線回路板上に、有機高分子を
絶縁材料とし、銅を導体材料とした微細な多層配線回路
を形成し、その上にはんだ等でLSI等の集積回路を接
続する。その多層配線回路の製造方法においては、上部
配線層の微細化をはかるために、絶縁層の表面を平坦化
して上部配線層のパターン精度グを容易にする事が必要
である。このため、従来は、特開昭56−29400に
示されるように、絶縁層の表面を平面研磨して平坦化す
る技術が知られていた。これは、第2@ (a)に示す
ように、基板1上に第一の配線層2及び層間接続用導体
突起3を形成した後、第1図(b)に示すように、基板
全体に絶縁層4を形成し、次いで第1図(c)に示すよ
うに、絶#層の表面を平面研磨する事によって、絶縁層
4の表面と層間接続用導体突起3の表面を同一の平坦面
とし、その上に第1図(d)に示すように、第二の配線
層5を形成するものである。しかし、この方法では。
平面研磨の際に、層間接続用導体突起3と絶縁層4との
境界面において、双方の硬度の差が原因となって、エツ
ジのだれやパターンの変形を生じ。
層間接続が不完全になる。パターン精度が悪くなる等の
欠点があった。
〔発明の目的〕
本発明の目的は、タングステンまたはモリブデンの熱膨
張係数に近く、低比誘電率で且つ高強度のセラミック多
層配線回路板上に有機高分子絶縁層と層間接続用銅導体
突起の表面とを、パターン精度及び信頼性を保ちながら
同一の平坦な平面にして、微細な配線とした多層配線回
路板を提供することにある。
〔発明の概要〕
本発明の要旨とするところは、実質的にムライトからな
るセラミック絶縁材料とタングステンまたはモリブデン
配線導体材料を交互に積層してなるセラミック多層配線
回路板上に、有機高分子絶縁材料と銅導体からなる多層
配線回路を形成した多層配線回路板にある。
現在開発が進んでいるセラミック多層配線回路基板とし
ては、信号の伝播速度を速くするために低誘電率のセラ
ミック絶縁材料を使用したセラミック多層配線回路基板
の開発が望まれている。また、ピン付などをする時の熱
応力に酎えうる強度が必要である。しかし、従来から行
われているようなアルミナなどの高強度材料の上に厚膜
技術等で多層化させる方法では、多数の層を重ねること
が困難である。そこで、セラミック多層配線回路基板を
作製するのに、導体配線材料を印刷したグリーンシート
を多数枚積層する方法により、高密度に配線されたセラ
ミック多層配線回路基板が作製される。しかし、内部配
線導体を高密度に配線しようとすると、セラミック絶縁
材料と配線導体材料との熱膨張係数差によりクラックが
発生する。
セラミック絶縁材料としてアルミナを用い、配線導体材
料としてタングステンを用いて高密度に配線した場合に
は、アルミナの熱膨張係数75X10−7/℃(室温〜
500℃)とタングステンの熱膨張係数45X10−7
/”C(室温〜500℃)の差による熱応力のために、
基板内部にクラックが発生するという問題が生じた。
そこで、内部配線導体材料に用いるタングステンまたは
モリブデンの熱膨張係数45XIQ−7゜54 X 1
0−7/℃に近いセラミック絶縁材料を開発する必要が
ある。また、セラミック多層配線回路板に直接はんだ等
で搭載するLSI等の集積回路部品材料の熱膨張係数に
も近いセラミック絶縁材料が要求される。アルミナを主
成分としたセラミック絶縁材料の熱膨張係数は75 x
 i O−7/”C(室温〜500℃)であるため、シ
リコン半4体素子の熱膨張係数35X10−7/’C(
室温〜500℃)の2倍以上熱膨張係数が異なる。その
ため、実装時の温度変化により生ずる応力が大きくなり
、接続部の信頼性が低下し、断線等が生じる問題があっ
た。
また、近年半導体部品にガリウムーヒ素半導体素子が用
いられつつある。このガリウムーヒ素半導体素子の熱膨
張係数は65xlO−7/”C(室温〜500℃)であ
る。そのため、シリコン半導体素子とガリウムーヒ素半
導体素子を同一基板上に搭載する場合には、これらの半
導体素子の熱膨張係数に近いセラミック絶縁材料である
必要がある。
シリコン半導体素子の熱膨張係数35 X 10−7/
℃とガリウムーヒ素半導体素子の熱膨張係数65X10
−7/’Cのどちらにも近いセラミック絶縁材料すなわ
ち熱膨張係数が35〜65 x 10−7/’Cである
こと、好ましくは、40〜60 X 10−7/℃であ
ることが必要である。この値は、内部配線導体材料に用
いるタングステンまたはモリブデンの熱膨張係数45X
10−7.54 x 1. O−7/’Cに近い。この
ような熱膨張係数をもつセラミック絶縁材料としてムラ
イトがある。ムライトを主成分とした焼結体が得られれ
ば、熱膨張係数40〜60 x 10−7/’Cのセラ
ミック絶縁材料が得られる。
一方、アルミナを主成分とする焼結体をセラミック絶縁
材料に用いたセラミック多層配線回路基板は、アルミナ
の比誘電率が9.5(IMHz)と大きいために、電気
信号の伝播速度が遅いという問題がある。比誘電率を低
くするためには、セラミック絶縁材料を構成する結晶相
の比誘電率を低くする必要がある。配線導体材料として
用いられるタングステンまたはモリブデン導体材料と同
時に焼成できる可能性があり、比誘電率が小さいアルミ
ノシリケート系材料としてムライト等がある。ムライト
には固溶体がありA 020g・5jOz〜2A Q 
zOs−5j、(hである。これらのムライト材料は、
それ自身の比誘電率は6〜7(IMHz)である。
これらの材料を主成分とするセラミック絶縁材料ができ
れば、比誘電率が小さく、電気信号の伝播速度が速いセ
ラミック多層配線回路基板が得られる。
そこで、ムライトをアルミナ、シリカ、アルカリ土類金
属酸化物で焼結する系を考えた。しかし、アルカリ土類
金属酸化物や原料粉末中に含有しているNa、Feの量
が多いと、焼結性は良くなるが、これらの酸化物とアル
ミナまたはシリカとの結晶相もしくは非晶質複合酸化物
が生成されセラミック絶縁材料の強度が低下した。また
、比誘電率も高いことからアルカリ土類金属酸化物及び
N a g F eを酸化物に換算して、これらの合計
址は1wt%以下で、ムライトへの固溶限を越えないこ
とが要求される。すなわち、アルカリ金属酸化物やアル
カリ土類金属酸化物からなる結晶相を含まないセラミッ
ク絶縁材料としなければならない。また、アルカリ金属
酸化物とアルカリ土類金属酸化物を1wt%より多く含
んだセラミック絶縁材料では、焼成が十分に行える温度
範囲で、焼成収縮率がばらつき、安定した焼結体を得る
ことができなかった。これは、焼結体中の結晶相が安定
していないためであることがX線回折による確認された
。また、Na及びFeは焼結体の強度にも影響を及ぼす
ことから、NaがNaxOに換算して0.2wt%以下
、FeがFat○8に換算して0.05wt%以下であ
ることが必要である。
また、アルカリ金属酸化物とアルカリ土類金属酸化物は
大気中では非常に不安定な物質であり。
放置していると水分等を吸収する6そのため、これらの
酸化物を添加する際には、炭酸化物または水酸化物とし
て添加する方法がとられる。炭酸化物または水酸化物は
、昇温過程で分解し、炭酸ガスまたは水分を放出する。
この際、酸化物は活性な状態になり、焼結性をよくする
効果もある。
シリカは、酸化物中端も比誘電率が小さく、添加する量
を多くすることによりセラミック絶縁材料の比誘電率を
小さくできるものと考えられる。
すなわち、ムライトにシリカを添加することにより、ム
ライトの比誘電率より低下することになる。
また、シリカを多く添加すると、焼成時に、ムライトの
粒成長を抑制する効果があることがわかつ   ゛た。
このことにより比誘電率の低下とともに強度の向上が得
られた。シリカの添加量としては、ムライト以外の原料
成分中75wt%より多く添加することにより最も効果
が大きいことがわかった。
次に、セラミック多層配線回路板上に形成する有機高分
子絶縁材料と銅導体による多層配線回路の製造方法につ
いて、第1図にもとづいて説明する。
まず、第1図(a)に示すように、セラミック多層配線
回路基板10上に第一の配線層2を形成する。この形成
方法は、パターンめっき法、リフトオフ法、エツチング
法等があるが、微細な配線をパターン精度良く形成する
ためには、ポジタイプフォトレジストを用いたパターン
めっき法が望ましい。また、配線の微細化を損わずに配
線層の電気抵抗を小さくするためにも、ポジタイプフォ
トレジストを用いたパターンめっき法によって。
膜厚の厚い配線層を形成するのが望ましく、配線層金属
としては、銅が望ましい、また、めっきを行うために、
1種もしくは2種以上の密着用金属6及びめっき下地用
金属層7が必要であるが、この密着用金属層6としては
クロムを用いるのが望ましく、一方、めっき下地用金属
層7としては配線層4と同一の金属を用いるのが望まし
い。
次いで、第1図(b)に示すように1M間接続用導体突
起3を形成する。この形成方法としても、上記第一の配
線層4の形成法と同じく、ポジタイプフォトレジストの
塗布及びパターン精度良を行い、さらに引続いてめっき
を行って層間接続用導体突起3を形成すれば、層間接続
用導体突起3をめっきするための新たなめつき下地用金
属層の形成が不要となり、かつ第一の配線層2を形成す
るためのフォトレジスト8及び層間接続用導体突起3を
形成するためのフォトレジスト9の除去が同時に行える
ため、工程の削減が可能となる。
フォトレジスト8及び9を除去した後、第1図(c)に
示すように、第一の配線層2の下側以外の部分の密着用
金属層6及びめっき下地用金属層7をエツチング除去し
、その後、第一の配線層2と層間接続用導体突起3の厚
さの和以上の膜厚の絶縁層4を形成する。絶縁層4に用
いる物質としては、比誘電率が4以下と低く、配線層間
の電気容量の低減が可能となるポリイミド系樹脂が望ま
しい。
引続いて、第1図(d)に示すように、絶縁層4の表面
が平坦になるまで平面研磨を行う。しかる後、第1図(
e)に示すように、絶縁層4の表面全体に対し、ドライ
エツチング処理もしくはウェットエツチング処理を行い
1層間接続用導体突起6の表面を露出させる。このエツ
チング処理を行う事によって、絶縁層8と層間接続用導
体突起6の境界面におけるエツジのだれやパターンの変
形が防げるため、パターン精度を良好に保つ事ができる
次いで、第1図(f)に示すように、第一の配線層2と
同様の方法で、第二の配線層5を形成すれば、第二の配
線層5の下部が平坦面であるため、第二の配線層の微細
化、高密度化が可能となる。
また、同様の工程を繰り返す事によって、配線の多層化
をはかる場合においても1本発明の方法によれば、各層
ごとに配線層の凹凸が無くなって平坦面が形成され、か
つ層間接続部のパターン精度が良好に保たれるため、配
線の微細化は容易となる。
絶縁層に用いるポリイミド系樹脂としては、熱膨張係数
が半導体素子及びセラミック多層配線回路基板に近く、
シかも、セラミック多層配線回路基板との接着性を増す
ために、第3図に示す化学構造をもつ低熱膨張ポリイミ
ドに第4図に示す化学構造をもつポリマーを3wt%共
重合させたポリイミド樹脂を用いることにより、熱膨張
係数の差に起因する熱応力による剥離等は発生せず、微
細な配線の形成が容易となった。また、配線抵抗及び、
配線密度の点から、配線幅は30μm以下が必要となり
、しかも導体抵抗を0.5Ω/】以下とするために、銅
導体配線のアスペクト比(高さ7幅)が1.0以上でな
ければならない。
〔発明の実施例〕
本発明の多層配線回路板の一実施例を!55図に断面図
として示す。図において、11はセラミック絶縁材料で
あり、図中の太線で示されているのが配線導体材料】2
である。また、これらの導体層の相互間は図中の上下方
向の太線で示した所定のスルーホール導体13で接続さ
れている。14はセラミック多層配線回路板」;に形成
された有機高分子絶縁層で、15は銅導体材料である。
16は、金−ゲルマニウムろう17で接続されたコバー
ルピン、18は、はんだ19で接続された半導体部品を
示している6 次に、本発明の多層配線回路板の製造方法の実施例を説
明する。なお、以下の記載中、特に断らない限り、部と
あるのは重量部を、%とあるのは重量%を意味する。
実施例] 平均粒径2μmのムライト粒末72部、平均粒径1μm
の石英粉末25.3部、平均粒径0.4μmのアルミナ
粉末1.9 部及び平均粒径0.3μmの炭酸マグネシ
ウム(Mg5(COa)i(01()z・4Hzo)を
MgOに換算して0.8 部に、樹脂として平均重合度
1000のポリビニルブチラール5.9 部をボールミ
ルに入れ、3時間軸式混合する。さらに、可塑剤として
ブチルフタリルグリコール酸ブチル1.9mA、溶媒と
してトリクロルエチレン36 、8 m Q、テトラク
ロルエチレン13.6mQ、n−ブチルアルコール14
.4mRを加え6時間湿式混合しスラリを作製する。次
に真空脱気処理によりスラリから気泡を除去し、粘度1
0000cpsに調整する。次いで、スラリをドクター
ブレードを用いてシリコーン処理したポリエステルフィ
ルム支持体上にQ、23mmの厚さに塗布し、乾燥炉内
で溶媒を除去し、セラミックグリーンシートを作製する
このセラミックグリーンシートをシリコーン処理したポ
リエステルフィルム支持体より取りはずし、220++
m間隔に切断する。二のようにして作製したセラミック
グリーンシートをグリーンシートパンチ器を用いて、2
00in  に切断し、ガイド用の穴を施こす。その後
、このガイド用の穴を利用してセラミックグリーンシー
トを固定し、パンチ法により、直径0.15扉の穴を所
定位置にスルーホールをあけた。さらに、タングステン
粉末−ニトロセルロース:エチルセルロース:ポリビニ
ルブチラール:トリクロルエチレン==lOQ:3:L
:2:23 (重量比)の導体ペーストをセラミックグ
リーンシートにあけたスルーホールに充塀し、次に、ス
クリーン印刷法により所定回路パターンにしたがって」
二記導体ペーストを印刷する。
これらのセラミックグリーンシートをガイド用の穴の位
置を合わせて26枚積層し、温度120℃で加圧し積層
した。次に外形切断し、セラミッフグリーンシート積層
板を焼成炉内にセットし、水素3〜7容量%を含みかつ
微量の水蒸気を含む窒素雰囲気中で、1200℃まで5
0℃/hの昇温速度で昇温し、セラミックグリーンシー
ト及び導体ペーストを作製する際に使用した樹脂分を除
去した。その後100℃/hの昇温速度で昇温し最高温
度1620℃で1時間保持して焼成し、第5図のセラミ
ック多層配線回路板を作製した。
このようにして作製したセラミック多層配線回路板に、
無電解ニッケルメッキ及び金メッキを施こした後、カー
ボン治具を用いた通常の方法でコバールピン16を金−
ゲルマニウムろう17にて接続した。
次に、セラミック多層配線回路板上に形成する有機高分
子絶縁材料と銅導体による多層配線回路を第1図にもと
づいて説明する。
セラミック多層配線回路板上に、真空蒸着法によって、
厚さ0.03μmのクロム膜6及び厚さ0.1μmの銅
膜7を形成した0次に、ポジタイプフォトレジスト8を
厚さ22μmまで塗布し、配線パターンを形成した後、
電解めっきによって厚さ20μmの銅配線層2を形成し
た。引続いて、ポジタイプフォトレジスト9を厚さ22
μm塗布し、層間接続パターンを形成した後、電解めっ
きによって厚さ20μmの銅による層間接続用突起3を
形成した。ポジタイプフォトレジスト8及び9を除去し
た後、アルゴンを用いたイオンミリングによって、不要
部分の銅膜7及びクロム膜6をエツチング除去した。引
続いて、低熱膨張ポリイミド系樹脂を厚さ50μmまで
塗布して硬化させ。
絶縁層8とした後、平面研磨によって低熱膨張ポリイミ
ド系樹脂層4を平坦化し、さらに抱水ヒドラジン−エチ
レンジアミン混合液を用いたウェットエツチングにより
、層間接続用突起3を露出させた。続いて、第一層配線
と同様の方法により、厚さ20μmの銅配線層5を形成
した。このようにして、セラミック多層配線回路板上に
銅配線層を3層形成した。その上に、はんだ19で直接
半導体部品18を搭載した。このようにして第5図に示
す機能モジュールを作製した。
セラミック多層配線回路板に用いたセラミック絶縁材料
の熱膨張係数は50X10−7/’C(室温〜500℃
)であり、内部配線導体材料に用いたタングステンの熱
膨張係数45X10−7/”C(室温〜500℃)と一
致しており、セラミック絶縁材料と配線導体材料の熱膨
張係数の差による熱応力が発生せず、全くクラックが生
じなかった。また、スルーホールピッチが0.3mの高
密度配線も可能であった。また、添加したMg5(CO
3)a(OH)2・4H20は、昇温中にMgOとなる
が、焼成後には、MgOと他の成分との複合酸化物は存
在しないことが、X線回折法及びX線マイクロアナライ
ザにより確認された。また、コバールピンの引張り強度
は4kg/ピン以上あり、十分、実使用に耐えうる強度
であった。
セラミック多層配線回路板上の、有機高分子絶縁材料と
銅導体材料による多層配線回路部分は、絶縁層に適用す
る低熱膨張ポリイミドの熱膨張係数をうまくコントロー
ルすることにより銅配線層と低熱膨張ポリイミドの複合
体の部分の熱膨張係数をセラミック多層配線回路板と半
導体部品の熱膨張係数とほぼ一致させることができた。
すなわち、銅配線層と低熱膨張ポリイミドの複合体の熱
膨張係数を30〜70 x L O−7/’Cにコント
ロールすることができた。本実施例では、これらの複合
体の熱膨張係数をセラミック絶縁材料と同等の50 X
 10−7/’Cとした。そのため、半導体部品8のは
んだ接続部9は一65℃〜150℃での2000サイク
ル後にも断線が生じなかった。これは、多層配線回路板
の熱膨張係数が50 x 10−’/’Cであって、半
4体部品として使用するシリコン半導体の熱膨張係数3
5 X 10−7/’Cに近く、また、ガリウムーヒ素
半導体の熱膨張係数65X10−7/℃にも近く、シリ
コン半導体トガリウムーヒ索半導体を混成した場合にお
いて、加熱された場合の基板と半導体部品の伸び量の差
が少なく、はんだ接続部に熱応力があまり加わらないた
めである。
従来のアルミナを主成分とする基板の場合は、アルミナ
の熱膨張係数が75 x 10−7/℃であって、現在
半導体部品として主流のシリコン半導体装置の熱膨張係
数と大きく異なり、このため、加熱された場合にはんだ
接続部に熱応力が加わって早期に断線が起こっていた。
セラミック多層配線回路板上に形成する銅配線導体は、
半導体部品の高密度化に伴い、配線導体幅及び絶縁幅と
も30μm以下が必要である。また、導体抵抗も0.5
Ω/■以下が要求されるため、配線幅30μmで厚さ1
3.3μm必要である。本実施例においては、配線幅2
0μm、厚さ20μmで要求されている配線抵抗0.5
Ω/■以下を達成している。また、配線幅10μmで厚
さ40μmまで作製可能であることを確認している。
一方、内部配線導体による信号の伝播遅延時間は7.2
ns/m であった。この値は、セラミック絶縁材料の
比誘電率が6.2であり、低熱膨張ポリイミド絶縁材料
の比誘電率が3.5 であることに対応している。アル
ミナを主成分とする焼結体でできている従来のセラミッ
ク多層配線板では、セラミック絶縁材料の比誘電率が約
9.5であり、信号の伝播遅延時間が10.2nq/m
であるため、本実施例によれば信号の伝播遅延時間が約
30%低減されたことになる。
実施例2 上記実施例中、タングステンをモリブデンにした以外は
実施例と同様である。タングステンをモリブデンに代え
ても全〈実施例】と同様の結果が得られた。
実施例3 上記実施例1及び2のタングステン及びモリブデンの導
体ペース1−による導体配線の一部に、表1に示す抵抗
材料を用いること以外は、全て上記実施例】−及び2と
同様にして混成多層配線回路t&板を作製する。
抵抗材料をセラミック多層配線回路基板内部に入れるこ
とにより、機能モジュール作製後に抵抗を搭載する・必
要がなくなり、より小形化が可能となった。また、機能
性の面からも良くなり、配線密度の向上にも効果がある
ことがわかった。
一方、抵抗材料のみならず、コンデンサ材枡を内蔵する
ことにより、より高性能で、小形化にも効果がある。
表1 抵抗材料(1) 表1 抵抗材料(2) 〔発明の効果〕 本発明によれば、セラミック多層配線回W1板に用いる
セラミック絶縁材料として、ムライトを主成分とする材
料を用いることにより、内部導体配線層に用いるタング
ステンまたはモリブデンとの熱膨張係数の適合性が良い
ことから高密度配線が可能となり、また、セラミック多
層配線回路板上に高密度の銅配線及び低誘電率で低熱膨
張係数のポリイミド絶縁材料を用いることにより、熱に
よる応力で発生するクラック、断線、剥離等を防止し、
高品質で且つ高信頼性の混成多層配線回路基板が得られ
る。
【図面の簡単な説明】
第2図は、従来技術による多層配線回路の製造方法の一
例を示す側断面図である。 第1図は、本発明の一実施例を工程順に示す側断面図で
ある。 第3図は、低熱膨張ポリイミドの化学構造、第4図、ポ
リマーの化学構造を示す。 第5図は、混成多層配線回路基板の側断面図である。 1・・・基板、2・・・第一の配線層、3・・・層間接
続用感体突起、4・・・絶縁層、5・・・第二の配線層
、6・・・密着用金属層、7・・・めっき下地用金属層
、8・・・フォトレジスト、9・・・フォトレジスト、
1o・・・セラミック多層配線回路基板、11・・・セ
ラミック絶縁材料、12・・・配線導体材料、13・・
・スルーホール導体、14・・・有機高分子絶縁層、1
5・・・銅導体材料、16・・・コバールピン、17・
・・金−ゲルマニウムろう、18・・・半導体部品、1
9・・・はんだ。

Claims (1)

  1. 【特許請求の範囲】 1、絶縁層と導体層が交互に積層してなる多層配線回路
    板において、絶縁層にムライトを主成分とした絶縁層と
    、内部配線導体層としてタングステンまたはモリブデン
    を主成分とした材料を導体とする導体層を交互に積層し
    たセラミック多層配線回路板の上面にアスペクト比(高
    さ/幅)が1.0以上の銅導体層と有機絶縁層を少なく
    とも2層積層したことを特徴とする多層配線回路板。 2、特許請求の範囲第1項記載の銅導体が幅30μm以
    下であり、導体抵抗0.5Ω/cm以下であることを特
    徴とする多層配線回路板。
JP23328585A 1985-10-21 1985-10-21 多層配線回路板 Pending JPS6293961A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23328585A JPS6293961A (ja) 1985-10-21 1985-10-21 多層配線回路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23328585A JPS6293961A (ja) 1985-10-21 1985-10-21 多層配線回路板

Publications (1)

Publication Number Publication Date
JPS6293961A true JPS6293961A (ja) 1987-04-30

Family

ID=16952701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23328585A Pending JPS6293961A (ja) 1985-10-21 1985-10-21 多層配線回路板

Country Status (1)

Country Link
JP (1) JPS6293961A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5045922A (en) * 1989-09-20 1991-09-03 Hitachi, Ltd. Installation structure of integrated circuit devices
EP0591772A1 (en) * 1992-10-07 1994-04-13 Fujitsu Limited High-density/long-via laminated connector
WO1996009645A1 (fr) * 1994-09-20 1996-03-28 Hitachi, Ltd. Composant a semiconducteurs et sa structure de montage

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5045922A (en) * 1989-09-20 1991-09-03 Hitachi, Ltd. Installation structure of integrated circuit devices
EP0591772A1 (en) * 1992-10-07 1994-04-13 Fujitsu Limited High-density/long-via laminated connector
WO1996009645A1 (fr) * 1994-09-20 1996-03-28 Hitachi, Ltd. Composant a semiconducteurs et sa structure de montage
KR100398714B1 (ko) * 1994-09-20 2003-11-14 가부시끼가이샤 히다치 세이사꾸쇼 반도체장치및그의실장구조체

Similar Documents

Publication Publication Date Title
JP3173410B2 (ja) パッケージ基板およびその製造方法
US7701052B2 (en) Power core devices
JPH0451078B2 (ja)
JPS62287658A (ja) セラミックス多層回路板
JP2001060767A (ja) セラミック基板の製造方法および未焼成セラミック基板
US4858077A (en) Condenser-containing, ceramic multi-layer circuit board and semiconductor module and computer having the circuit board
JPH10284836A (ja) セラミック一括積層配線基板及びその製造方法
JP2002353624A (ja) 多層セラミック基板およびその製造方法、未焼結セラミック積層体、ならびに電子装置
JP3061282B2 (ja) セラミック多層回路板および半導体モジュール
US7009114B2 (en) Wiring substrate, method of producing the same, and electronic device using the same
US6776862B2 (en) Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board
JPS6293961A (ja) 多層配線回路板
JP2005268672A (ja) 基板
JP4595199B2 (ja) 多層セラミック基板の製造方法
JP3994795B2 (ja) 積層型セラミック電子部品およびその製造方法
JP2002050869A (ja) 多層配線基板の製造方法
JP4071908B2 (ja) 多層配線基板およびその製造方法
JPH0283995A (ja) セラミツク多層回路基板及びその用途
JP2001015930A (ja) 多層配線基板およびその製造方法
JP4022105B2 (ja) 多層配線基板の製造方法
JPH1154646A (ja) 半導体素子用パッケージおよびその製造方法
JPH10135637A (ja) セラミック多層配線基板
JPS60137884A (ja) セラミツク多層配線回路基板の製造法
JP2003324181A (ja) 複合半導体モジュール
JP4422452B2 (ja) 配線基板