JPS6094794A - 多層配線基板 - Google Patents

多層配線基板

Info

Publication number
JPS6094794A
JPS6094794A JP58200961A JP20096183A JPS6094794A JP S6094794 A JPS6094794 A JP S6094794A JP 58200961 A JP58200961 A JP 58200961A JP 20096183 A JP20096183 A JP 20096183A JP S6094794 A JPS6094794 A JP S6094794A
Authority
JP
Japan
Prior art keywords
board
glass
multilayer wiring
input
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58200961A
Other languages
English (en)
Inventor
戸崎 博己
野呂 孝信
昭 池上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58200961A priority Critical patent/JPS6094794A/ja
Publication of JPS6094794A publication Critical patent/JPS6094794A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は多層配線基板に関する。特に焼結したセラミッ
クス基板の内部に、配線層及びスルーホールを介して配
線層間の導通をもたせた多層配線基板に関する。この種
のものは、例えば・ 多数の高集積化したLSIを搭載
するためなどに利用される。
〔発明の背景〕
LSIを搭載する基板は、アルミナを主材とするグリー
ンシート(未焼結基板)にタングステン等の高融点金属
の導体を厚膜技術により印刷形成し、これを貼り合わせ
て積層して多層配線のグリーンシートとし、該多層配線
グリーンシートを約1600℃の高温非酸化性雰囲気中
で焼結して製造されている。
このようにして得られた従来のLSI搭載基板を第1図
に示す。図中1はアルミリ−主材グリーンシートを焼結
して得たアルミナ基板であり、2はこれに搭載されたL
SIである。3は入出力用端子で、ピン4がこの入出力
用端子に接している。このアルミナ系多層配線基板の入
出力用端子3は、タングステン等の円形パッドを内層配
線と同時にアルミナ再材と焼結して、その後ニッケルめ
っき、金めつきを施して構成される。更にこれに、ビン
4が銀ロウあるいけ金−錫等のはんだ材で接合されて構
成される。
近年、特に情報処理装置にかいて、特に演算の高速化が
望まれてきている。しか1−1従来のアルミナ系多層配
線基板では、アルミナの比誘電率が比較的高いため、多
層配線を伝播する信号遅延時間は、一段と高まった演算
処理の高速化に応え難く、低い誘電率を有する絶縁材料
による多層配線基板が要求されてきた。
この要求を満たすため、従来のアルミナに代え、新しい
材料で多層基板を形成する技術が提案されるに至ってい
る。例えば、特開昭51−127112 号、特開昭5
4−111517号公報には、絶縁材料としてアルミナ
に代えて各種ガラス材料を用い、配線導体材料として金
、銀、銅を用いることが開示されている。これらの新し
い材料系から成る多層基板にあっては、カラスが低比誘
電率であり、一方金、銀、銅が高い導電率であるために
、速い配線の信号伝播時間が得らねる。しかしこのよう
なメリットがある一方、ガラス系基板には、次のようか
難点が残っている。即ち、このガラス系多層基板に、従
来と同様に鉛−錫はんだ、金−錫はんだを用いてビン接
続を行なった場合、即ち、第1図のアルミナ基板1の代
わりにガラス系多層基板を用いて、その他は第1図と同
じ構造とした場合、ビンの接続強度はコネクター、ある
いはプリント板マザーボードへの挿入出に耐えるもので
なく、ガラス基板からビンが容易には<1IItすると
いう欠点があった。
〔発明の目的〕
本発明の目的は、配線の信号伝播の高速化が可能である
というガラスを絶縁体とする多層配線基板の長所を生か
しつつ、このような基板に信号の入出力用端子を実用に
十分11111え得る構造で形成した多層配線基板を提
供することにある。
〔発明の概要〕
本発明は、多層配線基板の母材となるガラスの機械的強
度がアルミナに比べて弱いために基板面に形成した金属
パッドに溶着するはんだ材の冷却収縮応力に耐えられず
、結局ガラスにクラックを発生するという事実に着目し
て、はんだ材を用いない入出力端子の形成や入出力構造
を検討した結果から発明されたものである。
本発明の特徴は、内部の配線層からスルーホールを介し
て表面に導かれたパッド部を凹状に・ 3 形成することにある。即ち、多層基板が搭載されるプリ
ント板上に、多層配線基板の入出力端子に対応した導電
性突起を形成しておき、両者を圧着保持して接続する構
成をとるのである。
〔発明の実施例〕
本発明の一実施例を具体的に第2図により説明する。
このセラミックス多層配線基板は、ガラス基板5に形成
する入出力端子3のパッド部の位置する基板部分を凹状
部6として形成する。2はLSIである。
これは次のようにして製造することができる。
ホウケイ酸ガラス粉末にアルミナ粉末を5Qwtチ加え
、高分子結合剤・可塑剤卦よび揮発性溶剤を適量加えて
、従来から良く知られているキャスティング法により、
ガラス系のグリーンシートラ形成した。これを切断し、
さらに回路構成上必要なスルーホールをパンチにより形
成しその後、Auペーストヲ印刷して、導体配線卦よび
スルーホールの導体充填を行なった。このよ、 4 。
うな内層配線用のグリーンシートを必要数1形成し、L
SI搭載用の微細パッドパタンを有する最上層用グリー
ンシートおよび入出力端子パッドを有するグリーンシー
トを形成した。さらに、入出力端子パッドに対応した形
状に比べて小さいパタンを開孔し、最下層用グリーンシ
ートを形成した。
次いで、作成したグリーンシートを積層し、圧着・焼結
の後、最上層にLSIチップをはんだ接続して多層配線
基板を作成し友。ここで、多層基板の最下層の凹状部6
け、その形状の故に、これが圧着接続されるプリント板
上の突起をカイトして、位置ずれ防止に有効であった。
〔発明の効果〕
本発明によれば、ガラス多層配線基板に損傷を与えぬ入
出力端子パッドが形成されているた ・め、ガラス多層
配線基板の、配線の信号伝播が速いという利点を生かす
ことができ、従って優れた性能を有する多層配線基板の
悼頼処理装置への適用が可能となった。
なお添付図面は第1図、第2図ともに断面図であるが、
図示の明瞭のためにノ・ツチングは省略した。
【図面の簡単な説明】
第1図は、従来技術の一例を示す断面図である。第2図
は、本発明の一実施例を示す断面図である。 符号の説明 1・・・アルミナ基板 2・・・LSIチップ6・・・
入出力端子 4・・・ビン 5・・・カラス基板 6・・・凹状部 フ イ11図

Claims (1)

    【特許請求の範囲】
  1. 焼結したセラミックス基板の内部に、配線層及びスルー
    ホールを介して配線層間の導通をもたせた配線基板にお
    いて、これらの基板回路の入出力端子のパッドの位看す
    る基板部分が凹状に形成されることを特徴とする多層配
    線基板。
JP58200961A 1983-10-28 1983-10-28 多層配線基板 Pending JPS6094794A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58200961A JPS6094794A (ja) 1983-10-28 1983-10-28 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58200961A JPS6094794A (ja) 1983-10-28 1983-10-28 多層配線基板

Publications (1)

Publication Number Publication Date
JPS6094794A true JPS6094794A (ja) 1985-05-27

Family

ID=16433185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58200961A Pending JPS6094794A (ja) 1983-10-28 1983-10-28 多層配線基板

Country Status (1)

Country Link
JP (1) JPS6094794A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62211805A (ja) * 1986-03-12 1987-09-17 富士通株式会社 グリ−ンシ−ト多層セラミツク基板の製造方法
US7463475B2 (en) 2005-07-27 2008-12-09 Murata Manufacturing Co., Ltd. Multilayer electronic component, electronic device, and method for manufacturing multilayer electronic component

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62211805A (ja) * 1986-03-12 1987-09-17 富士通株式会社 グリ−ンシ−ト多層セラミツク基板の製造方法
US7463475B2 (en) 2005-07-27 2008-12-09 Murata Manufacturing Co., Ltd. Multilayer electronic component, electronic device, and method for manufacturing multilayer electronic component

Similar Documents

Publication Publication Date Title
JP2960276B2 (ja) 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
JP3266505B2 (ja) 多層回路基板
JPH06291216A (ja) 基板及びセラミックパッケージ
JPH1065034A (ja) 電子部品用配線基板及び電子部品パッケージ
JP2002289747A (ja) セラミック基板、複合基板、及びセラミック基板の製造方法
JP2003142628A (ja) 配線基板
JPS6094794A (ja) 多層配線基板
JP2722451B2 (ja) 半導体装置
JPH10173083A (ja) 電子部品搭載用配線基板とその製造方法
JPS60117796A (ja) 多層配線基板及びその製造方法
JPH1154646A (ja) 半導体素子用パッケージおよびその製造方法
JP3188911B2 (ja) 多層セラミック基板及びその作製方法、並びに半導体パッケージ
JPH1154532A (ja) 半導体素子用パッケージ
JP2001015930A (ja) 多層配線基板およびその製造方法
JPH10135637A (ja) セラミック多層配線基板
JPS5864095A (ja) 接続用ピン付多層配線基板
JPH06260566A (ja) ランドグリッドアレイパッケージ及びその作製方法、並びに半導体パッケージ
JP3470787B2 (ja) 半導体素子用複合パッケージの製造方法
JPH1154665A (ja) 複合パッケージ
JPH0312988A (ja) 金導体厚膜印刷配線基板
JPS62179794A (ja) 電気回路配線板
JP2863358B2 (ja) セラミック多層基板
JPH0646674B2 (ja) 多層セラミツク回路基板の製造方法
JPS61147597A (ja) セラミック回路基板の製造方法
JPH09266265A (ja) 半導体パッケージ