JPH06260566A - ランドグリッドアレイパッケージ及びその作製方法、並びに半導体パッケージ - Google Patents

ランドグリッドアレイパッケージ及びその作製方法、並びに半導体パッケージ

Info

Publication number
JPH06260566A
JPH06260566A JP5067406A JP6740693A JPH06260566A JP H06260566 A JPH06260566 A JP H06260566A JP 5067406 A JP5067406 A JP 5067406A JP 6740693 A JP6740693 A JP 6740693A JP H06260566 A JPH06260566 A JP H06260566A
Authority
JP
Japan
Prior art keywords
low temperature
connection terminal
land
package
terminal portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5067406A
Other languages
English (en)
Inventor
Thomas Goodman
トーマス・グッドマン
Hiroyuki Fujita
浩幸 藤多
Yoshikazu Murakami
義和 村上
T Murphy Arthur
アーサー・ティー・マーフィー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
EIDP Inc
Original Assignee
Sony Corp
EI Du Pont de Nemours and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, EI Du Pont de Nemours and Co filed Critical Sony Corp
Priority to JP5067406A priority Critical patent/JPH06260566A/ja
Publication of JPH06260566A publication Critical patent/JPH06260566A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【目的】めっき工程が不要であり、高周波特性に優れ、
多数のセラミックシートを積層し得るＬＧＡパッケージ
及びその作製方法を提供する。 【構成】ランドグリッドアレイパッケージ１０は、複数
の積層された低温焼成セラミックシート１８から成り、
半導体チップとの接続端子部１２及びランド部１４と、
接続端子部とランド部とを電気的に接続する導体回路部
１６Ａ，１６Ｂと、低温焼成セラミックシートの間ある
いは低温焼成セラミックシートの外面に一体的に形成さ
れた抵抗及び／又はコンデンサ２０Ａ，２０Ｂ、を備え
ている。このパッケージの作製方法は、（イ）セラミッ
クグリーンシートに、接続端子部、ランド部、及び導体
回路部を金属ペーストを用いて形成し、且つ、抵抗及び
／又はコンデンサを抵抗用材料及び／又はコンデンサ用
材料を用いて形成し、（ロ）複数のセラミックグリーン
シートを積層した後、低温同時焼成する工程から成る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体チップを収納す
るための低温焼成セラミックシートから成るランドグリ
ッドアレイ（以下、ＬＧＡと略す）パッケージ及びその
作製方法、並びにかかるＬＧＡパッケージを応用した半
導体パッケージに関する。
【０００２】
【従来の技術】半導体素子の動作速度が高速になるに従
い、半導体チップを収納するパッケージに対しても、伝
送信号劣化が少ないこと、信号伝播速度が早いこととい
った要求が大きくなりつつある。このような要求を満足
し得るパッケージとして、セラミック製のピングリッド
アレイ（以下、ＰＧＡと略す）パッケージ及びＬＧＡパ
ッケージを挙げることができる。ＰＧＡパッケージ及び
ＬＧＡパッケージの材料として、現在、主にアルミナが
用いられている。ＰＧＡパッケージは、通常、以下の方
法で作製することができる。
【０００３】先ず、原料アルミナ粉末に所定の有機結合
剤（バインダ）及び可塑剤等を加えてグリーンシート化
したものを所定の大きさに加工し、パンチング等によっ
てスルーホールあるいはビヤホールのための穴開け加工
を施す。次に、グリーンシートにタングステンやモリブ
デン（以下、高融点金属と呼ぶ）から成る金属ペースト
をスクリーン印刷して、スルーホールあるいはビヤホー
ルを含む導体回路部、外部端子や電極との接続用のピン
ろう接続部、及びワイヤボンディング部等を形成する。
このようなグリーンシートを所定数（通常３〜８層）作
製した後、積層して、水素ガス等の還元雰囲気下、約１
５００〜１６００゜Ｃの高温で同時焼成する。その後、
ピンろう接続部やワイヤボンディング部に金めっきやニ
ッケルめっきを施し、最後にめっき端子部を切断する。
【０００４】ＬＧＡパッケージの作製方法も、ピンろう
付け接続部の代わりにランド部（パッド部）を形成する
点を除き、実質的にはＰＧＡパッケージの作製方法と同
様である。
【０００５】従来のＰＧＡあるいはＬＧＡパッケージの
製造技術においては、高温での同時焼成時における溶融
を防ぐために、高融点金属から成る金属ペーストを用い
ている。高融点金属は抵抗値が高く、しかも高融点金属
の表面に金線等によるワイヤボンディングやハンダ付け
を施すことが困難である。それ故、高温同時焼成後、ピ
ンろう接続部やワイヤボンディング部に金めっきやニッ
ケルめっきを施すことが不可欠である。このようなめっ
きを施すため、図７に模式的な断面図を示すように、め
っき用電極層１０８が必要とされ、このメッキ用電極層
はパッケージの完成後にもパッケージ内に残される。
尚、図７中、１００はセラミック層、１０２は導体回路
部、１０４はワイヤボンディング部、１０６はワイヤボ
ンディング部の上に形成されためっき層である。
【０００６】
【発明が解決しようとする課題】このようにめっき工程
を必要とするので、セラミックパッケージの製造工程が
増加する。しかも、めっき用電極層１０８を必要とする
ことから、積層すべきグリーンシートの層数やそれらの
製造工程数が増加するという問題もある。また、セラミ
ックパッケージ中に残存するめっき用電極層１０８は、
半導体チップの動作時、所謂オープンスタブとなる。そ
の結果、高周波信号がめっき用電極層１０８によって反
射され、伝送信号波形の劣化といった高周波特性の劣化
という問題が生じる。更に、クロストークが発生すると
いう問題も生じる。
【０００７】また、主としてアルミナから成るセラミッ
クパッケージは、比誘電率εが１０前後と高く、信号の
伝播遅延や誘電損失、あるいはクロストークの問題が生
じ易いという問題もある。
【０００８】しかも、１５００〜１６００゜Ｃといった
グリーンシートの高温同時焼成に耐え得る抵抗用材料や
コンデンサ用材料は、現状、存在しないので、セラミッ
クグリーンシートの焼成前に、抵抗部やコンデンサ部を
形成することができない。従って、セラミックパッケー
ジを作製した後、セラミックパッケージの表面に、ディ
スクリート部品である抵抗器やコンデンサを取り付け、
あるいは抵抗部やコンデンサ部をスクリーン印刷法など
で形成する必要がある。そのため、パッケージの作製工
程が増加するという問題があり、また、セラミックパッ
ケージの内部に抵抗部やコンデンサ部を形成できないと
いう問題もある。
【０００９】更に、アルミナを主成分としたセラミック
パッケージは、グリーンシートの積層数が最大１０層程
度であり、場合によっては積層数が不足する。
【００１０】また、ＰＧＡパッケージには、外部端子や
電極との接続のために複数のピンが設けられているが、
これらのピンは、信号伝送路長の増加を招き、しかも、
高周波的にはインダクタンスとなり信号の立ち上がり特
性や伝送信号波形の劣化を生じさせる。
【００１１】ＰＧＡパッケージのピンに関する上記の問
題点は、外部端子や電極との接続部としてランド部（パ
ッド部と呼ばれることもある）を設けたＬＧＡパッケー
ジを採用することによって解決し得る。しかしながら、
現状のＬＧＡパッケージは、アルミナを主成分としたグ
リーンシートから作製されるため、ＰＧＡパッケージと
同様の上述の種々の問題点を有している。
【００１２】低温焼成用のセラミックグリーンシートを
用いたＰＧＡパッケージ等の製法が、例えば特開平２−
９０５５１号公報から公知である。しかしながら、この
公報には、ＬＧＡパッケージの製法、更には、抵抗部や
コンデンサ部が一体化されたＬＧＡパッケージの製法は
何等開示されていない。この公報に開示されたセラミッ
クパッケージにおいては、ディスクリート部品である抵
抗器やコンデンサはプリント配線板に取り付ける必要が
あるため、半導体チップから抵抗器やコンデンサまでの
信号伝送路長が長くなり、高周波特性が劣化するという
問題がある。
【００１３】従って、本発明の第１の目的は、めっき工
程が不要であり、高周波特性に優れ、多数のセラミック
シートを積層し得るＬＧＡパッケージ及びその作製方法
を提供することにある。更に、本発明の第２の目的は、
かかるＬＧＡパッケージを用いた半導体パッケージを提
供することにある。
【００１４】
【課題を解決するための手段】上記の第１の目的を達成
するための本発明のランドグリッドアレイパッケージ
は、複数の積層された低温焼成セラミックシートから成
り、低温焼成セラミックシートの外面に形成された、半
導体チップとの接続端子部及びランド部と、少なくとも
低温焼成セラミックシートの間及び低温焼成セラミック
シート内に形成された、接続端子部とランド部とを電気
的に接続する導体回路部と、低温焼成セラミックシート
の間あるいは低温焼成セラミックシートの外面に一体的
に形成された抵抗部及び／又はコンデンサ部、を備えて
いることを特徴とする。
【００１５】上記の第１の目的を達成するための本発明
の第１の態様に係るランドグリッドアレイパッケージの
作製方法は、（イ）低温焼成用のセラミックグリーンシ
ートに、半導体チップとの接続端子部、ランド部、及び
接続端子部とランド部とを電気的に接続する導体回路部
をそれぞれ金属ペーストを用いて形成し、且つ、抵抗部
及び／又はコンデンサ部を抵抗用材料及び／又はコンデ
ンサ用材料を用いて形成する工程と、（ロ）複数のセラ
ミックグリーンシートを積層した後、セラミックグリー
ンシート、金属ペースト、並びに抵抗用材料及び／又は
コンデンサ用材料を低温同時焼成する工程、から成り、
抵抗部及び／又はコンデンサ部が低温焼成されたセラミ
ックシートの間あるいは低温焼成されたセラミックシー
トの外面に一体的に形成されたことを特徴とする。
【００１６】上記の第１の目的を達成するための本発明
の第２の態様に係るランドグリッドアレイパッケージの
作製方法は、（イ）低温焼成用のセラミックグリーンシ
ートに、半導体チップとの接続端子部、及び接続端子部
とランド部形成予定領域とを電気的に接続する導体回路
部をそれぞれ第１の金属ペーストを用いて形成し、且
つ、抵抗部及び／又はコンデンサ部を抵抗用材料及び／
又はコンデンサ用材料を用いて形成する工程と、（ロ）
複数のセラミックグリーンシートを積層した後、セラミ
ックグリーンシート、第１の金属ペースト、並びに抵抗
用材料及び／又はコンデンサ用材料を低温同時焼成する
工程と、（ハ）前記ランド部形成予定領域に、第２の金
属ペーストを用いてランド部を形成した後、第２の金属
ペーストを焼成する工程、から成り、抵抗部及び／又は
コンデンサ部が低温焼成されたセラミックシートの間あ
るいは低温焼成されたセラミックシートの外面に一体的
に形成されたことを特徴とする。
【００１７】本発明のランドグリッドアレイパッケージ
あるいはその作製方法においては、ランド部及び導体回
路部は、同一又は異なった組成の金属組成物から形成す
ることができるが、導体回路部の断線発生防止という観
点からは、同一組成の金属組成物から形成することが好
ましい。接続端子部は、ワイヤボンディング用の接続端
子部とすることができ、あるいは、フリップチップボン
ディング用のバンプを有することができる。
【００１８】上記の第２の目的を達成するための本発明
の第１の態様に係る半導体パッケージは、（イ）複数の
積層された低温焼成セラミックシートから成り、半導体
チップを収納する凹部を有し、凹部の表面に形成され
た、半導体チップとの接続端子部と、低温焼成セラミッ
クシートの外面に形成されたランド部と、少なくとも低
温焼成セラミックシートの間及び低温焼成セラミックシ
ート内に形成された、接続端子部とランド部とを電気的
に接続する導体回路部と、低温焼成セラミックシートの
間あるいは低温焼成セラミックシートの外面に一体的に
形成された抵抗部及び／又はコンデンサ部、を備えたラ
ンドグリッドアレイパッケージと、（ロ）凹部の上部に
固定されたリッドと、（ハ）凹部とリッドで形成された
空間内に収納され、接続端子部に電気的に接続され、低
温焼成セラミックシート又は低温焼成セラミックシート
に固定された放熱用ヒートシンクに固定された半導体チ
ップ、から成ることを特徴とする。
【００１９】上記の第２の目的を達成するための本発明
の第２の態様に係る半導体パッケージは、（イ）複数の
積層された低温焼成セラミックシートから成り、半導体
チップを収納する凹部を有し、凹部の表面に形成され
た、半導体チップとの接続端子部と、低温焼成セラミッ
クシートの外面に形成されたランド部と、少なくとも低
温焼成セラミックシートの間及び低温焼成セラミックシ
ート内に形成された、接続端子部とランド部とを電気的
に接続する導体回路部と、低温焼成セラミックシートの
間あるいは低温焼成セラミックシートの外面に一体的に
形成された抵抗部及び／又はコンデンサ部、を備えたラ
ンドグリッドアレイパッケージと、（ロ）前記接続端子
部に電気的及び機械的に接続された半導体チップと、
（ハ）前記凹部の上部に固定されたリッドと、（ニ）リ
ッドと凹部と半導体チップとの間に形成された空間を充
填する熱伝導性材料、から成ることを特徴とする。
【００２０】本発明のパッケージにおいて、低温焼成用
のセラミックグリーンシートという場合、未焼成のセラ
ミックシートを意味し、低温焼成セラミックシートとい
う場合、セラミックグリーンシートを低温同時焼成した
後のセラミックシートを意味する。低温焼成用のセラミ
ックグリーンシートとしては、例えば、ホウケイ酸ガラ
ス及びアルミナを主成分とするものを例示することがで
きるが、これに限定するものではない。要は、接続端子
部、ランド部及び導体回路部を形成するための金属ペー
ストを構成する金属（例えば、融点１０６５゜Ｃの金、
融点１０８５゜Ｃの銅、融点９６２゜Ｃの銀、融点１４
５５゜Ｃのニッケル）の融点よりも低い温度（例えば、
８００〜１０００゜Ｃ）で焼成できる材料から構成され
ていればよい。
【００２１】低温焼成セラミックシートの原料として、
例えば、（ホウケイ酸ガラス＋アルミナ）、（鉛ホウケ
イ酸ガラス＋アルミナ）、（アルミナ・カルシウム・ホ
ウケイ酸ガラス＋アルミナ）、（アルミナ・マグネシウ
ム・ホウケイ酸ガラス＋石英や石英ガラス）、（ホウケ
イ酸ガラス＋アルミナ，フォルステライト）、（ホウケ
イ酸ガラス＋石英＋アルミナ＋コージェライト）等のガ
ラスセラミック複合系材料、（コージェライト系β−ス
ポジェメン系材料）、（コージェライト系ＺｎＯ・Ｍｇ
Ｏ・Ａｌ2Ｏ3・ＳｉＯ2材料）、（コージェライト系Ｂ2
Ｏ3・ＭｇＯ・Ａｌ2Ｏ3・ＳｉＯ2系材料）等の結晶化ガ
ラス系材料、Ａｌ2Ｏ3・ＣａＯ・ＳｉＯ2・ＭｇＯ・Ｂ2
Ｏ3、Ａｌ2Ｏ3・ＣａＯ・ＳｉＯ2・ＢａＯ・Ｂ2Ｏ3等の
非ガラス系材料を挙げることができる。
【００２２】本発明のパッケージは、低温焼成セラミッ
クシートの間あるいは低温焼成セラミックシートの外面
に、一体的に形成された抵抗部及び／又はコンデンサ部
を有する。ここで、一体的に形成されたとは、ディスク
リート部品である抵抗器及び／又はコンデンサがパッケ
ージ表面に取り付けられていることを意味するのではな
く、抵抗部及び／又はコンデンサ部が、低温同時焼成に
よって低温焼成セラミックシートの間あるいは低温焼成
セラミックシートの外面に作られることを意味する。
【００２３】導体回路部は、低温焼成セラミックシート
の間に形成された導体回路や、低温焼成セラミックシー
トに形成されたスルーホールやビヤホールを包含する。
場合によっては、導体回路部は、低温焼成セラミックシ
ートの表面に形成されていてもよい。導体回路部は、信
号線、グランド部、電源配線部等の機能を果たす。
【００２４】
【作用】本発明のパッケージはＬＧＡタイプであり、Ｐ
ＧＡパッケージにおけるピンによる高周波特性の劣化を
回避することができる。また、８００゜Ｃ程度の低温で
焼成可能な低温焼成用のセラミックグリーンシートを用
いているために、金、銀、銅等の金属ペーストを用い
て、低抵抗値を有ししかもワイヤボンディングやハンダ
付けが可能な接続端子部、ランド部及び導体回路部を形
成することができる。従って、めっき工程が不要とな
り、めっき用電極層も不要となる。しかも、低温同時焼
成を行い得る抵抗用材料やコンデンサ用材料を用いるこ
とができるので、グリーンシートの焼成前に抵抗部やコ
ンデンサ部を形成することができ、低温同時焼成によっ
て抵抗部及び／又はコンデンサ部はＬＧＡパッケージと
一体化される。これによって、半導体チップから抵抗部
やコンデンサ部までの信号伝送路長を最短とすることが
でき、高周波特性の劣化を防止でき、信号への応答性を
向上させることができる。
【００２５】また、低温焼成セラミックシートの比誘電
率εは４．５〜８程度であり、アルミナを主成分とする
通常の高温焼成セラミックシートの比誘電率εより低
く、信号の伝播遅延等が起こり難い。しかも、低温焼成
セラミックシートは１００層程度の積層が可能であり、
ＬＧＡパッケージの設計自由度を高めることができる。
【００２６】
【実施例】以下、図面を参照して、本発明を実施例に基
づき説明する。
【００２７】（実施例１）実施例１は、本発明のＬＧＡ
パッケージ、及び第１の態様に係る半導体パッケージに
関する。図１に模式的な断面図を示すように、ＬＧＡパ
ッケージ１０は、複数の積層された低温焼成セラミック
シート１８から成る。ＬＧＡパッケージ１０は、低温焼
成セラミックシートの外面に形成された、半導体チップ
との接続端子部１２及びランド部１４を備えている。更
に、ＬＧＡパッケージ１０は、低温焼成セラミックシー
ト１８の間及び低温焼成セラミックシート１８内に形成
された導体回路部１６Ａ，１６Ｂを備えている。導体回
路部１６Ａ，１６Ｂは、接続端子部とランド部とを電気
的に接続する。導体回路部１６Ａは、低温焼成セラミッ
クシート１８上あるいは低温焼成セラミックシート１８
の間に形成された導体回路である。また、導体回路部１
６Ｂは、低温焼成セラミックシート１８内に形成された
ビヤホールやスルーホールである。
【００２８】しかも、ＬＧＡパッケージ１０には、抵抗
部及び／又はコンデンサ部２０が低温焼成セラミックシ
ート１８の間に一体的に形成されている。また、適宜、
抵抗部及び／又はコンデンサ部２０が、低温焼成セラミ
ックシート１８の外面に一体的に形成されている。ＬＧ
Ａパッケージ１０には、半導体チップを収納するための
凹部２２が形成されている。実施例１においては、凹部
２２はＬＧＡパッケージを貫通している。尚、図におい
ては、低温焼成セラミックシート間の境界は、図を簡素
化するために図示していない。
【００２９】ＬＧＡパッケージ１０は、ランド部１４
（パッド部と呼ばれる場合もある）を介してプリント配
線板（図示せず）に形成された回路に接続される。具体
的には、プリント配線板に形成された回路にハンダ付け
によってＬＧＡパッケージを電気的及び機械的に接続し
てもよいし、プリント配線板に形成された回路に電気的
及び機械的に接続されたソケット（図示せず）に、ＬＧ
Ａパッケージを電気的及び機械的に接続してもよい。ラ
ンド部１４は、ＬＧＡパッケージの底部表面に、縦方向
及び横方向に例えば２．５４ｍｍピッチで、多数配列さ
れている。実施例１においては、接続端子部１２はワイ
ヤボンディング用の接続端子部である。
【００３０】実施例１の半導体パッケージの模式的な断
面図を図２に示す。この半導体パッケージにおいては、
半導体チップ３０は、ＬＧＡパッケージの凹部２２に収
納されており、金線３２によって接続端子部１２と電気
的に接続されている。半導体チップ３０は放熱用ヒート
シンク３６に公知の方法で固定されており、かかる放熱
用ヒートシンク３６はＬＧＡパッケージ１０の凹部２２
の上部に公知の方法で取り付けられている。尚、３４は
ＬＧＡパッケージ１０の凹部２２の下部に公知の方法で
取り付けられたリッドである。
【００３１】図１に示した本発明のＬＧＡパッケージ
は、以下に説明する、本発明の第１の態様に係るＬＧＡ
パッケージの作製方法で作製することができる。
【００３２】デュポン社製の商品名「グリーンテープ
８５１ＴＡ」（厚さ１１４μｍ）を、低温焼成用のセラ
ミックグリーンシートとして用いた。このセラミックグ
リーンシートの組成の概略は以下のとおりである。 ホウケイ酸ガラス ５５重量％ アルミナ ３０重量％ シリカ ７重量％ アクリル系樹脂 ８重量％
【００３３】［工程−１００］この低温焼成用のセラミ
ックグリーンシート４０に、外形打ち抜き加工、及びパ
ンチングによるビヤホールやスルーホール用の穴を開け
る穴開け加工を施す。
【００３４】［工程−１１０］次いで、セラミックグリ
ーンシート４０に、半導体チップとの接続端子部１２、
ランド部１４、及び接続端子部とランド部とを電気的に
接続する導体回路部１６Ａ，１６Ｂのそれぞれを金属ペ
ーストを用いて形成する。
【００３５】［工程−１１０Ａ］そのために、先ず、穴
の中に金属ペーストを埋め込み、かかる金属ペーストを
乾燥させて、金属ペースト中に含まれていた溶剤を除去
する。金属ペーストとして、例えば、以下に概要を示す
固形成分を有するものを使用することができる。 金パウダー ９５重量％ エチルセルロース系樹脂 ５重量％ こうして、穴内に導体回路部の一部１６Ｂが形成され
る。
【００３６】［工程−１１０Ｂ］次に、セラミックグリ
ーンシート４０上に、半導体チップとの接続端子部１
２、ランド部１４、及び接続端子部とランド部とを電気
的に接続する導体回路部の一部１６Ａを、例えばスクリ
ーン印刷法にて金属ペーストを用いて形成する。金属ペ
ーストとして、例えば、以下に概要を示す固形成分を有
するものを使用することができる。 金パウダー ８０重量％ 酸化物 ２重量％ エチルセルロース系樹脂 １８重量％ 尚、［工程−１１０Ａ］及び［工程−１１０Ｂ］にて使
用した金属ペーストの固形成分は例示であり、適宜、成
分を変更することができる。
【００３７】［工程−１１０Ｃ］また、セラミックグリ
ーンシート４０上に、抵抗部及び／又はコンデンサ部２
０を抵抗用材料及び／又はコンデンサ用材料を用いて形
成する。抵抗用材料として、例えば、以下に概要を示す
固形成分を有する材料を用いることができる。 酸化ルチニウム ４５重量％ 銀バインダー ８重量％ パラジウム ５重量％ ガラス ２０重量％ エチルセルロース系樹脂 ２２重量％ あるいは、 酸化ルチニウム ４０重量％ パイロクロア ５重量％ ガラス ３０重量％ エチルセルロース系樹脂 ２５重量％ 抵抗部の形成は、上記の抵抗用材料を用いて、例えばス
クリーン印刷法にて形成することができる。
【００３８】また、コンデンサ用材料として、例えば、
以下に概要を示す固形成分を有するテープ状の材料を用
いることができる。 チタン酸バリウム ８３重量％ ガラス １０重量％ アクリル系樹脂 ７重量％ コンデンサ部の形成は、上記のテープ状のコンデンサ用
材料をセラミックグリーンシート上に張り合わせること
によって形成することができる。尚、［工程−１１０
Ｃ］にて使用した抵抗用材料及びコンデンサ用材料の固
形成分は例示であり、適宜、成分を変更することができ
る。例えば、抵抗用材料として、ＲｕＯ2系材料以外に
も、Ｍ2Ｒｕ2Ｏ7-X系、ＭｏＯ3系あるいはＬａＢ6系材
料を用いることが可能である。
【００３９】こうして、図３に示すように、種々のセラ
ミックグリーンシートを形成する。尚、［工程−１１０
Ｂ］と［工程−１１０Ｃ］の順序は、どちらを先に行っ
てもよい。
【００４０】［工程−１２０］次に、熱プレス装置を用
いて、複数のセラミックグリーンシートを積層して熱プ
レスし、互いに接着一体化する。その後、通常の方法
で、セラミックグリーンシート、金属ペースト、並びに
抵抗用材料及び／又はコンデンサ用材料を低温同時焼成
する。こうして、抵抗部及び／又はコンデンサ部が低温
焼成されたセラミックシートの間あるいは低温焼成され
たセラミックシートの外面に一体的に形成される。焼成
温度は、用いる材料に依存するが、通常は８００〜１０
００゜Ｃである。焼成工程における雰囲気、焼成時間等
の焼成条件は、使用する材料に依存して、最適化すれば
よい。こうして、図１に示したＬＧＡパッケージを作製
することができる。
【００４１】実施例１で説明したＬＧＡパッケージと、
先に説明した方法で作製した１８１ピンを有する従来の
高温焼成セラミックシートから成るＰＧＡパッケージと
を準備し、これらのパッケージに、カスケード・マイク
ロテック社製の試験用チップ（商品名：Surrogate Chi
p）を搭載し、パッケージの接続端子部と試験用チップ
を金線を用いたワイヤボンディングにて電気的に接続し
た。尚、ＬＧＡパッケージ及びＰＧＡパッケージ内にお
ける信号線の配置及び長さを概ね同一とした。但し、Ｐ
ＧＡパッケージにはメッキ用電極層が含まれている。尚
この試験用チップに関しては、"High Speed Digital IC
Package Characterization, Using Microwave Probing
and Fixturing Techniques", A. Fraser and T. Strou
th, Cascade Microtech Application Notebook, 1990
を参照されたい。
【００４２】各パッケージにおいて、ＴＤＲ（Time Dom
ain Reflectometry）試験、ＴＤＴ（Time Domain Trans
mission）試験、及びＲＴＤ（Rise Time Degradation）
試験を行った。これらの試験に関しては、"Electrical
Characterization of VLSIPackages Using High Speed
Time Domain Techniques", E. Sayre, et al, Proceedi
ngs of the Technical Conference, International Ele
ctronics Packaging Society, 1990、あるいは、"Exper
imental and Theoretical Study of Different Types o
f Packages", L. van Hauwermeiren, Proceedings of t
he Technical Conference, International Electronics
Packaging Society, 1990, pp.59-67、を参照された
い。各試験には ヒューレットパッカード社製のＨＰ５
４１２０Ａデジタルオシロスコープを使用し、２００ｍ
Ｖのステップ入力、立ち上がり時間１２５ピコ秒の入力
信号を用いた。
【００４３】ＴＤＲ試験結果によれば、実施例１のＬＧ
ＡパッケージのＴＤＲレスポンスに生じた初期スパイク
のインピーダンス範囲は９Ωであった。一方、従来のＰ
ＧＡパッケージのＴＤＲレスポンスに生じた初期スパイ
クのインピーダンス範囲は２３Ωであった。このように
ＰＧＡパッケージにおいてインピーダンス範囲が大きく
なった原因は、ピンが高周波的にインダクタンスとして
作用していること、及び、メッキ用電極層が存在してい
ることにあると考えられる。
【００４４】ＴＤＴ試験結果によれば、実施例１のＬＧ
Ａパッケージの信号伝播遅延は１９３ピコ秒であった。
一方、従来のＰＧＡパッケージの信号伝播遅延は２５７
ピコ秒であった。即ち、従来のＰＧＡパッケージと比較
して、実施例１のＬＧＡパッケージにおいては、信号伝
播遅延が約２５％改善された。従来のＰＧＡパッケージ
では、メッキ用電極層が存在すること、ピンが存在する
こと、パッケージの材料であるセラミックシートの比誘
電率εが高いことによって、信号伝播遅延が大きくなる
と考えられる。
【００４５】ＲＴＤ試験結果によれば、実施例１のＬＧ
Ａパッケージにおいては９２％であった。一方、従来の
ＰＧＡパッケージにおいては１７０％であった。
【００４６】以上の試験結果から、従来のＰＧＡパッケ
ージと比較して、実施例１のＬＧＡパッケージにおいて
は高周波特性が格段に向上していることが判る。
【００４７】（実施例２）実施例２のＬＧＡパッケージ
は、図１に示した実施例１のＬＧＡパッケージと同様の
構造を有する。実施例２のＬＧＡパッケージは、以下に
説明する、本発明の第２の態様に係るＬＧＡパッケージ
の作製方法で作製することができる。
【００４８】［工程−２００］例えば実施例１で説明し
た低温焼成用のセラミックグリーンシート４０に、外形
打ち抜き加工、及びパンチングによるビヤホールやスル
ーホール用の穴を開ける穴開け加工を施す。
【００４９】［工程−２１０］次いで、セラミックグリ
ーンシート４０に、半導体チップとの接続端子部１２、
及び接続端子部１２とランド部形成予定領域１４Ａとを
電気的に接続する導体回路部１６Ａ，１６Ｂのそれぞれ
を第１の金属ペーストを用いて形成する。
【００５０】［工程−２１０Ａ］そのために、先ず、穴
の中に第１の金属ペーストを埋め込み、かかる第１の金
属ペーストを乾燥させて、第１の金属ペースト中に含ま
れていた溶剤を除去する。第１の金属ペーストの固形成
分を、例えば、実施例１の［工程−１１０Ａ］で用いた
金属ペーストと同様とすることができるが、これに限定
されるものではない。こうして、穴内に導体回路部の一
部１６Ｂが形成される。
【００５１】［工程−２１０Ｂ］次に、セラミックグリ
ーンシート４０上に、半導体チップとの接続端子部１
２、及びランド部形成予定領域１４Ａと接続端子部とを
電気的に接続する導体回路部の一部１６Ａを、第１の金
属ペーストを用いて、例えばスクリーン印刷法で形成す
る。第１の金属ペーストの固形成分を、例えば、実施例
１の［工程−１１０Ｂ］で用いた金属ペーストと同様と
することができるが、これに限定されるものではない。
【００５２】［工程−２１０Ｃ］また、セラミックグリ
ーンシート４０上に、抵抗部及び／又はコンデンサ部２
０を抵抗用材料及び／又はコンデンサ用材料を用いて形
成する。抵抗用材料として、例えば、実施例１の［工程
−１１０Ｃ］で用いた材料を用いることができるが、こ
れに限定されるものではない。
【００５３】こうして、図４の（Ａ）に示すような、種
々のセラミックグリーンシートを形成する。尚、［工程
−２１０Ｂ］と［工程−２１０Ｃ］の順序は、どちらを
先に行ってもよい。
【００５４】［工程−２２０］次に、熱プレス装置を用
いて、複数のセラミックグリーンシートを積層して熱プ
レスし、互いに接着一体化する。その後、通常の方法
で、セラミックグリーンシート、第１の金属ペースト、
並びに抵抗用材料及び／又はコンデンサ用材料を低温同
時焼成する。こうして、抵抗部及び／又はコンデンサ部
が低温焼成されたセラミックシートの間あるいは低温焼
成されたセラミックシートの外面に一体的に形成され
る。焼成温度は、用いる材料に依存するが、通常は８０
０〜１０００゜Ｃである。焼成工程における雰囲気、焼
成時間等の焼成条件は、使用する材料に依存して、最適
化すればよい。こうして、図４の（Ｂ）に示した構造を
形成することができる。
【００５５】［工程−２３０］その後、ランド部形成予
定領域１４Ａに、第２の金属ペーストを用いて例えばス
クリーン印刷法でランド部１４を形成した後、第２の金
属ペーストを焼成する。第２の金属ペーストの固形成分
を、例えば、 銀パウダー ６０重量％ パラジウム １０重量％ 酸化物及びガラス １０重量％ フェノール系樹脂 ２０重量％ とすることができるが、かかる成分に限定されるもので
はなく、例えば第１の金属ペーストを用いることもでき
る。こうして、図１に示したＬＧＡパッケージを作製す
ることができる。
【００５６】（実施例３）実施例３は、実施例１で説明
したＬＧＡパッケージの変形でありフリップチップ形式
の半導体チップの搭載に適する。実施例１においては、
接続端子部１２はワイヤボンディング用の接続端子部で
あったが、図５の（Ａ）に模式的な断面図を示すよう
に、実施例３においては、接続端子部１２にはフリップ
チップボンディング用のバンプ１２Ａが設けられてい
る。尚、接続端子部の拡大断面図を図５の（Ｂ）に示
す。その他の基本的な構造は、実施例１のＬＧＡパッケ
ージと同様であり、その詳細な説明は省略する。また、
実施例３のＬＧＡパッケージ１０Ａは、実施例１又は実
施例２で説明した作製方法と基本的には同一方法で作製
することができ、作製方法の詳細な説明も省略する。
尚、バンプ１２Ａは、例えば、公知の方法でハンダにて
形成すればよい。実施例３においては、半導体チップ３
０は凹部２２の底部の低温焼成セラミックシート上に固
定されている。
【００５７】（実施例４）実施例４は、本発明の第２の
態様に係る半導体パッケージに関する。この半導体パッ
ケージは、図６の（Ａ）に模式的な断面図を示すよう
に、実施例３で説明したＬＧＡパッケージ１０Ａと、接
続端子部１２に電気的及び機械的に接続された半導体チ
ップ３０と、凹部２２の上部に固定されたリッド３４
と、リッド３４と凹部２２と半導体チップ３０との間に
形成された空間２４を充填する熱伝導性材料２６から成
る。熱伝導性材料２６を充填することによって、半導体
チップ３０で発生した熱が効果的にリッド３４に伝わ
り、外部に放熱される。リッド３４の上には放熱用フィ
ン（図示せず）を取り付けることができる。尚、実施例
４においては、半導体チップ３０は凹部２２の底部に固
定されている。
【００５８】熱伝導性材料２６は、例えば、シリコンオ
イル、及びＺｎＯ等の金属酸化物やアルミナ粉あるいは
窒化アルミニウム粉から成るフィラーから構成された組
成物、あるいは銅、アルミニウム等の金属粉を分散させ
た樹脂組成物等から成る。
【００５９】ＬＧＡパッケージ１０Ａは、具体的には、
複数の積層された低温焼成セラミックシート１８から成
り、半導体チップを収納する凹部２２を有する。そし
て、半導体チップとの接続端子部１２と、ランド部１４
と、接続端子部とランド部とを電気的に接続する導体回
路部１６Ａ，１６Ｂと、抵抗部及び／又はコンデンサ部
２０を備えている。
【００６０】半導体チップとの接続端子部１２は、凹部
２２の表面に形成されている。ランド部１４は、低温焼
成セラミックシート１８の外面に形成されている。導体
回路部１６Ａ，１６Ｂは、少なくとも低温焼成セラミッ
クシートの間及び低温焼成セラミックシート内に形成さ
れている。抵抗部及び／又はコンデンサ部２０は、低温
焼成セラミックシートの間あるいは低温焼成セラミック
シートの外面に一体的に形成されている。
【００６１】半導体チップ３０はフリップチップ形式で
あることが望ましく、接続端子部は、フリップチップボ
ンディング用のバンプを有することが望ましい。実施例
４におけるＬＧＡパッケージは、実施例１、実施例２又
は実施例３で説明した作製方法で作製することができ、
作製方法の詳細な説明は省略する。尚、リッド３４と接
触する部分のＬＧＡパッケージ表面には、例えば、固形
成分が、 銀パウダー ５８重量％ パラジウム ７重量％ エチルセルロース系樹脂 ３５重量％ から成る金属ペースト層を形成しておくことが好まし
い。
【００６２】ＬＧＡパッケージ１０Ａの接続端子部１２
に半導体チップ３０を電気的及び機械的に接続した後、
リッド３４と凹部２２と半導体チップ３０との間に形成
された空間２４を熱伝導性材料２６で充填する。その
後、リッド３４を凹部２２の上部に置き、全体を加熱し
て金属ペースト層を溶融させて、リッド３４を凹部２２
の上部に固定する。こうして、半導体パッケージを完成
させる。
【００６３】半導体チップの接続端子部には、予め、ハ
ンダ層を形成しておくことが望ましい。そして、この半
導体チップの接続端子部に形成されたハンダ層の融点
と、ＬＧＡパッケージの接続端子部１２に形成されバン
プを構成するハンダの融点とを異ならせることが望まし
い。例えば、半導体チップの接続端子部に形成されたハ
ンダ層として、１０Ｓｎ／９０Ｐｂを用いる。また、Ｌ
ＧＡパッケージの接続端子部１２に形成されバンプを構
成するハンダとして、３７Ｓｎ／６７Ｐｂを用いる。こ
のような構成にし、且つハンダリフロー温度を適切に選
択することによって、ＬＧＡパッケージ１０Ａの接続端
子部１２に半導体チップ３０を電気的及び機械的に接続
したとき、半導体チップとＬＧＡパッケージとの間の間
隔を正確に制御することができ、しかも、接続端子間の
ハンダブリッジによる短絡を効果的に防止し得る。尚、
接続端子部の拡大断面図を図６の（Ｂ）に示した。
【００６４】以上、本発明を実施例に基づき説明した
が、本発明はこれらの実施例に限定されるものではな
い。実施例２においては、導体回路部を形成するための
第１の金属ペーストと、ランド部を形成するための第２
の金属ペーストとを、異なる材料とした。しかしなが
ら、場合によっては、導体回路部に断線が発生すること
がある。この断線を防止するためには、導体回路部及び
ランド部を形成するための金属ペースト、あるいは第１
の金属ペーストと第２の金属ペーストとして、同一組成
の金属組成物から形成されている金属ペースト、例えば
実施例１にて説明した金ペースト、あるいは銅ペースト
等を用いることが好ましい。
【００６５】ＬＧＡパッケージの構造は例示であり、適
宜、設計、変更することができる。また、使用した各種
材料も例示であり、ＬＧＡパッケージや半導体パッケー
ジに要求される特性等に依存して、適宜、変更すること
ができる。
【００６６】ＬＧＡパッケージあるいは半導体パッケー
ジをプリント配線板にハンダ付けする場合、ランド部に
ハンダ層を形成しておくことが望ましい。そして、この
ランド部に形成されたハンダ層の融点と、プリント配線
板の接続部分である回路部に形成されたハンダ層の融点
とを異ならせることが望ましい。例えば、ランド部に形
成されたハンダ層を１０Ｓｎ／９０Ｐｂから構成する。
また、プリント配線板の接続部分である回路部に形成さ
れたハンダ層を３７Ｓｎ／６７Ｐｂから構成する。
【００６７】このような構成にし、且つハンダリフロー
温度を適切に選択することによって、ＬＧＡパッケージ
あるいは半導体パッケージをプリント配線板に電気的及
び機械的に接続したとき、ＬＧＡパッケージあるいは半
導体パッケージとプリント配線板との間の間隔を正確に
制御することができ、しかも、接続部間のハンダブリッ
ジによる短絡を効果的に防止し得る。ランド部及びプリ
ント配線板の接続部分である回路部へのハンダ層の形成
は、ハンダペーストの印刷、ハンダめっき、ハンダボー
ルのリフロー、溶融ハンダ層への浸漬など、公知の方法
で行うことができる。
【００６８】あるいは又、ＬＧＡパッケージのランド部
が形成された低温焼成セラミックシート外面のランド部
以外の部分に熱硬化型や紫外線硬化型のソルダーレジス
トあるいは感光性耐熱フィルム層を形成しておき、ＬＧ
Ａパッケージあるいは半導体パッケージをプリント配線
板にハンダ付けすることもできる。ソルダーレジストが
一種のスペーサー及び隔壁として機能するため、ＬＧＡ
パッケージあるいは半導体パッケージとプリント配線板
との間の間隔を正確に制御することができ、しかも、接
続部間のハンダブリッジによる短絡を効果的に防止し得
る。
【００６９】
【発明の効果】本発明のパッケージはＬＧＡタイプであ
り、ＰＧＡパッケージにおけるピンによる高周波特性の
劣化を回避することができる。また、めっき工程が不要
であり、めっき用電極層も不要となるので、高周波特性
に優れたＬＧＡパッケージを作製することができる。し
かも、低温焼成セラミックシートに対して一体化された
抵抗部及び／又はコンデンサ部を形成することができる
ので、半導体チップから抵抗部やコンデンサ部までの信
号伝送路長を最短とすることができ、高周波特性の劣化
を防止し得る。
【００７０】また、低温焼成セラミックシートの比誘電
率は４．５〜８程度であり、信号の伝播遅延等が起こり
難い。しかも、低温焼成セラミックシートは１００層程
度の積層が可能であり、ＬＧＡパッケージの設計自由度
が高くなる。
【図面の簡単な説明】
【図１】実施例１のＬＧＡパッケージの模式的な断面図
である。
【図２】実施例１の半導体パッケージの模式的な断面図
である。
【図３】実施例１のＬＧＡパッケージの作製方法を説明
するための各低温焼成用のセラミックグリーンシートを
積層する前の模式的な断面図である。
【図４】実施例２のＬＧＡパッケージの作製方法を説明
するための各低温焼成用のセラミックグリーンシートを
積層する前の模式的な断面図である。
【図５】実施例３のＬＧＡパッケージの模式的な断面図
である。
【図６】実施例４の半導体パッケージの模式的な断面図
である。
【図７】従来のめっき電極層を有するセラミックパッケ
ージの問題点を説明するための図である。
【符号の説明】 １０，１０Ａ ＬＧＡパッケージ １２ 接続端子部 １４ ランド部 １４Ａ ランド部形成予定領域 １６Ａ，１６Ｂ 導体回路部 １８ 低温焼成セラミックシート ２０ 抵抗部あるいはコンデンサ部 ２２ 凹部 ２４ 空間 ２６ 熱伝導性材料 ３０ 半導体チップ ３２ 金線 ３４ リッド ３６ 放熱用ヒートシンク ４０ セラミックグリーンシート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 トーマス・グッドマン 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 藤多 浩幸 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 村上 義和 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 アーサー・ティー・マーフィー 東京都目黒区柿の木坂１−28−４

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】複数の積層された低温焼成セラミックシー
    トから成り、 該低温焼成セラミックシートの外面に形成された、半導
    体チップとの接続端子部及びランド部と、 少なくとも該低温焼成セラミックシートの間及び低温焼
    成セラミックシート内に形成された、接続端子部とラン
    ド部とを電気的に接続する導体回路部と、 低温焼成セラミックシートの間あるいは低温焼成セラミ
    ックシートの外面に一体的に形成された抵抗部及び／又
    はコンデンサ部、 を備えていることを特徴とするランドグリッドアレイパ
    ッケージ。
  2. 【請求項２】前記ランド部及び導体回路部は、同一又は
    異なった組成の金属組成物から形成されていることを特
    徴とする請求項１に記載のランドグリッドアレイパッケ
    ージ。
  3. 【請求項３】前記接続端子部は、ワイヤボンディング用
    の接続端子部であることを特徴とする請求項１又は請求
    項２に記載のランドグリッドアレイパッケージ。
  4. 【請求項４】前記接続端子部は、フリップチップボンデ
    ィング用のバンプを有することを特徴とする請求項１又
    は請求項２に記載のランドグリッドアレイパッケージ。
  5. 【請求項５】（イ）低温焼成用のセラミックグリーンシ
    ートに、半導体チップとの接続端子部、ランド部、及び
    該接続端子部とランド部とを電気的に接続する導体回路
    部をそれぞれ金属ペーストを用いて形成し、且つ、抵抗
    部及び／又はコンデンサ部を抵抗用材料及び／又はコン
    デンサ用材料を用いて形成する工程と、 （ロ）複数のセラミックグリーンシートを積層した後、
    セラミックグリーンシート、金属ペースト、並びに抵抗
    用材料及び／又はコンデンサ用材料を低温同時焼成する
    工程、 から成り、抵抗部及び／又はコンデンサ部が低温焼成さ
    れたセラミックシートの間あるいは低温焼成されたセラ
    ミックシートの外面に一体的に形成されたことを特徴と
    するランドグリッドアレイパッケージの作製方法。
  6. 【請求項６】（イ）低温焼成用のセラミックグリーンシ
    ートに、半導体チップとの接続端子部、及び該接続端子
    部とランド部形成予定領域とを電気的に接続する導体回
    路部をそれぞれ第１の金属ペーストを用いて形成し、且
    つ、抵抗部及び／又はコンデンサ部を抵抗用材料及び／
    又はコンデンサ用材料を用いて形成する工程と、 （ロ）複数のセラミックグリーンシートを積層した後、
    セラミックグリーンシート、第１の金属ペースト、並び
    に抵抗用材料及び／又はコンデンサ用材料を低温同時焼
    成する工程と、 （ハ）前記ランド部形成予定領域に、第２の金属ペース
    トを用いてランド部を形成した後、該第２の金属ペース
    トを焼成する工程、 から成り、抵抗部及び／又はコンデンサ部が低温焼成さ
    れたセラミックシートの間あるいは低温焼成されたセラ
    ミックシートの外面に一体的に形成されたことを特徴と
    するランドグリッドアレイパッケージの作製方法。
  7. 【請求項７】前記ランド部及び導体回路部は、同一又は
    異なった組成の金属ペーストを用いて形成されることを
    特徴とする請求項５又は請求項６に記載のランドグリッ
    ドアレイパッケージの作製方法。
  8. 【請求項８】前記接続端子部は、ワイヤボンディング用
    の接続端子部であることを特徴とする請求項５乃至請求
    項７のいずれか１項に記載のランドグリッドアレイパッ
    ケージの作製方法。
  9. 【請求項９】前記接続端子部は、フリップチップボンデ
    ィング用のバンプを有することを特徴とする請求項５乃
    至請求項７のいずれか１項に記載のランドグリッドアレ
    イパッケージの作製方法。
  10. 【請求項１０】（イ）複数の積層された低温焼成セラミ
    ックシートから成り、 半導体チップを収納する凹部を有し、 該凹部の表面に形成された、半導体チップとの接続端子
    部と、 低温焼成セラミックシートの外面に形成されたランド部
    と、 少なくとも該低温焼成セラミックシートの間及び低温焼
    成セラミックシート内に形成された、接続端子部とラン
    ド部とを電気的に接続する導体回路部と、 低温焼成セラミックシートの間あるいは低温焼成セラミ
    ックシートの外面に一体的に形成された抵抗部及び／又
    はコンデンサ部、 を備えたランドグリッドアレイパッケージと、 （ロ）前記凹部の上部に固定されたリッドと、 （ハ）凹部とリッドで形成された空間内に収納され、前
    記接続端子部に電気的に接続され、低温焼成セラミック
    シート又は低温焼成セラミックシートに固定された放熱
    用ヒートシンクに固定された半導体チップ、 から成ることを特徴とする半導体パッケージ。
  11. 【請求項１１】（イ）複数の積層された低温焼成セラミ
    ックシートから成り、 半導体チップを収納する凹部を有し、 該凹部の表面に形成された、半導体チップとの接続端子
    部と、 低温焼成セラミックシートの外面に形成されたランド部
    と、 少なくとも該低温焼成セラミックシートの間及び低温焼
    成セラミックシート内に形成された、接続端子部とラン
    ド部とを電気的に接続する導体回路部と、 低温焼成セラミックシートの間あるいは低温焼成セラミ
    ックシートの外面に一体的に形成された抵抗部及び／又
    はコンデンサ部、 を備えたランドグリッドアレイパッケージと、 （ロ）前記接続端子部に電気的及び機械的に接続された
    半導体チップと、 （ハ）前記凹部の上部に固定されたリッドと、 （ニ）該リッドと凹部と半導体チップとの間に形成され
    た空間を充填する熱伝導性材料、 から成ることを特徴とする半導体パッケージ。
JP5067406A 1993-03-04 1993-03-04 ランドグリッドアレイパッケージ及びその作製方法、並びに半導体パッケージ Pending JPH06260566A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5067406A JPH06260566A (ja) 1993-03-04 1993-03-04 ランドグリッドアレイパッケージ及びその作製方法、並びに半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5067406A JPH06260566A (ja) 1993-03-04 1993-03-04 ランドグリッドアレイパッケージ及びその作製方法、並びに半導体パッケージ

Publications (1)

Publication Number Publication Date
JPH06260566A true JPH06260566A (ja) 1994-09-16

Family

ID=13344026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5067406A Pending JPH06260566A (ja) 1993-03-04 1993-03-04 ランドグリッドアレイパッケージ及びその作製方法、並びに半導体パッケージ

Country Status (1)

Country Link
JP (1) JPH06260566A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236694A (ja) * 1995-02-24 1996-09-13 Nec Corp 半導体パッケージとその製造方法
WO1998012744A1 (fr) * 1996-09-20 1998-03-26 Tdk Corporation Composants electroniques passifs, elements de circuit integre et plaquette
JP2002057248A (ja) * 1995-02-09 2002-02-22 Kyocera Corp パッケージおよびその実装構造
JP2013511029A (ja) * 2009-11-12 2013-03-28 サジェム デファンス セキュリテ ジャイロセンサ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057248A (ja) * 1995-02-09 2002-02-22 Kyocera Corp パッケージおよびその実装構造
JPH08236694A (ja) * 1995-02-24 1996-09-13 Nec Corp 半導体パッケージとその製造方法
WO1998012744A1 (fr) * 1996-09-20 1998-03-26 Tdk Corporation Composants electroniques passifs, elements de circuit integre et plaquette
JP2013511029A (ja) * 2009-11-12 2013-03-28 サジェム デファンス セキュリテ ジャイロセンサ

Similar Documents

Publication Publication Date Title
US4925024A (en) Hermetic high frequency surface mount microelectronic package
US4598167A (en) Multilayered ceramic circuit board
US20100220448A1 (en) Component-containing module
JPH06291216A (ja) 基板及びセラミックパッケージ
JPH06275739A (ja) セラミック製アダプター及びセラミックパッケージ
US20030034554A1 (en) Composite ceramic board, method of producing the same, optical/electronic-mounted circuit substrate using said board, and mounted board equipped with said circuit substrate
EP0997941B1 (en) Conductive paste and ceramic printed circuit substrate using the same
US7226654B2 (en) Laminated wiring board and its mounting structure
US8059420B2 (en) Surface mountable device
JPH01236698A (ja) コンデンサ内蔵セラミック多層回路基板
EP0235503B1 (en) Hermetic high frequency surface mount microelectronic package
JP3265996B2 (ja) 低温焼成ガラスセラミックス多層配線基板とその製造方法
JPH06260566A (ja) ランドグリッドアレイパッケージ及びその作製方法、並びに半導体パッケージ
JP2000138319A (ja) 配線基板
JP3188911B2 (ja) 多層セラミック基板及びその作製方法、並びに半導体パッケージ
JP4535801B2 (ja) セラミック配線基板
JP3732923B2 (ja) 配線基板
JPH08148595A (ja) 半導体装置
JP2885477B2 (ja) 多層配線基板及びその製造方法
JPH05144971A (ja) チツプキヤリア構造
JP2001143527A (ja) 導電ペースト及びそれを用いたセラミック配線基板
JPH10135637A (ja) セラミック多層配線基板
JP3420447B2 (ja) 配線基板の実装構造
JP2871613B2 (ja) マルチチップモジュール用基板及びその製造方法
JPH06232528A (ja) 混成集積回路基板及びその製法