JPH06232528A - 混成集積回路基板及びその製法 - Google Patents
混成集積回路基板及びその製法Info
- Publication number
- JPH06232528A JPH06232528A JP5019855A JP1985593A JPH06232528A JP H06232528 A JPH06232528 A JP H06232528A JP 5019855 A JP5019855 A JP 5019855A JP 1985593 A JP1985593 A JP 1985593A JP H06232528 A JPH06232528 A JP H06232528A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- integrated circuit
- film
- conductor
- passive element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】本発明は、高精度の電気的特性を有する膜状受
動素子を包含した小型，高密度の混成集積回路基板及び
その製法と用途とを提供することを目的とする。 【構成】本発明は、表層に膜状受動素子を形成し、トリ
ミング工程によって高精度に調整後、集積回路素子を重
畳して配置する。 【効果】本発明によれば、集積回路素子の下部に、高精
度の膜状受動素子を包含できるので、電子部品を小型化
もしくは高密度化できるという効果がある。さらに、導
体配線距離を低減することによって、処理信号の高速
化，高周波化に対応できる。
動素子を包含した小型，高密度の混成集積回路基板及び
その製法と用途とを提供することを目的とする。 【構成】本発明は、表層に膜状受動素子を形成し、トリ
ミング工程によって高精度に調整後、集積回路素子を重
畳して配置する。 【効果】本発明によれば、集積回路素子の下部に、高精
度の膜状受動素子を包含できるので、電子部品を小型化
もしくは高密度化できるという効果がある。さらに、導
体配線距離を低減することによって、処理信号の高速
化，高周波化に対応できる。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、民生用やコンピュータ
用など電子工業に用いられる回路基板に係り、詳しくは
絶縁層上に集積回路素子及びもしくはパッケージされた
電子部品及び高精度の膜状受動素子を配置し、これらを
導体材料によって電気的に接続した高密度回路基板及び
その製法と用途とに関する。
用など電子工業に用いられる回路基板に係り、詳しくは
絶縁層上に集積回路素子及びもしくはパッケージされた
電子部品及び高精度の膜状受動素子を配置し、これらを
導体材料によって電気的に接続した高密度回路基板及び
その製法と用途とに関する。
【０００２】
【従来の技術】近年のハイブリッドＩＣは、より小型
化，高密度化の要求から、絶縁体表面のみに回路を形成
する構成の基板に加えて、グリーンシート上に電極パタ
ーンを印刷形成し、これらを積層，焼結することによっ
て、もしくは、スクリーン印刷の繰返しによって多層化
し、焼結することによって、基板内部に配線パターンを
持つセラミック多層配線基板が用いられてきた。その基
板を大別すると次の二つがある。その一つとして、例え
ば、特開平2−129997 号に記載されるように、ＷやＭｏ
を配線導体として使用し、１５００〜１６００℃の高い
温度で同時焼成するセラミックス多層基板がある。
化，高密度化の要求から、絶縁体表面のみに回路を形成
する構成の基板に加えて、グリーンシート上に電極パタ
ーンを印刷形成し、これらを積層，焼結することによっ
て、もしくは、スクリーン印刷の繰返しによって多層化
し、焼結することによって、基板内部に配線パターンを
持つセラミック多層配線基板が用いられてきた。その基
板を大別すると次の二つがある。その一つとして、例え
ば、特開平2−129997 号に記載されるように、ＷやＭｏ
を配線導体として使用し、１５００〜１６００℃の高い
温度で同時焼成するセラミックス多層基板がある。
【０００３】他の一つとして、例えば、特開平3−69194
号に開示される、通常１０００℃以下の比較的低い温度
で絶縁体の焼結ができる低温焼結性セラミックス基板が
ある。
号に開示される、通常１０００℃以下の比較的低い温度
で絶縁体の焼結ができる低温焼結性セラミックス基板が
ある。
【０００４】
【発明が解決しようとする課題】しかしながら、絶縁体
表面のみに回路を形成する基板では、２次元でパターン
設計する必要があり、配線の自由度が小さく、高密度配
線の実現は難しい。また、上記の高温で焼成される基板
は、ＷやＭｏなど導体の抵抗率が大きく、高周波用回路
への適用に難があると共に、微細配線化による回路の高
密度化ができないという欠点があった。一方、低温焼結
性の基板では、焼成温度が低いので、同時焼成する内蔵
配線用導体材料として、Ａｕ，Ａｇ，Ｃｕなどのいわゆ
る低抵抗性導体材料が使用できる。その為、前述の導体
抵抗率に関する問題点は解決できる。しかしながら、こ
の基板の表層部に例えばチップ抵抗などの受動素子を配
置し、さらに面積占有率の高い集積回路素子などを同一
平面上に並べて配置することになり、回路基板の実装密
度をさらに高めるという観点から問題がある。特に、受
動素子数の多い、例えばビデオカメラ用映像処理回路な
どの基板ではこれら受動素子の占める面積が大きく、回
路の小型化もしくは高密度化に難がある。
表面のみに回路を形成する基板では、２次元でパターン
設計する必要があり、配線の自由度が小さく、高密度配
線の実現は難しい。また、上記の高温で焼成される基板
は、ＷやＭｏなど導体の抵抗率が大きく、高周波用回路
への適用に難があると共に、微細配線化による回路の高
密度化ができないという欠点があった。一方、低温焼結
性の基板では、焼成温度が低いので、同時焼成する内蔵
配線用導体材料として、Ａｕ，Ａｇ，Ｃｕなどのいわゆ
る低抵抗性導体材料が使用できる。その為、前述の導体
抵抗率に関する問題点は解決できる。しかしながら、こ
の基板の表層部に例えばチップ抵抗などの受動素子を配
置し、さらに面積占有率の高い集積回路素子などを同一
平面上に並べて配置することになり、回路基板の実装密
度をさらに高めるという観点から問題がある。特に、受
動素子数の多い、例えばビデオカメラ用映像処理回路な
どの基板ではこれら受動素子の占める面積が大きく、回
路の小型化もしくは高密度化に難がある。
【０００５】さらに、表層部に形成した受動素子の精度
を確保する目的で、レーザービームによるトリミング工
程を加えると、その熱影響によって素子周辺の絶縁層も
同時に溶融してしまうという問題が生ずる。すなわち、
レーザービームの出力が低いと、素子の切断が十分でな
く、高い信頼性が得られない。一方、出力が高過ぎる
と、低温焼結性材料であるため、絶縁体そのものが損傷
を受け、例えば層間の絶縁特性保障ができなくなってし
まうなどの障害がある。従って、レーザートリミングの
条件が極めて狭い領域に限定され、実用上難がある。
を確保する目的で、レーザービームによるトリミング工
程を加えると、その熱影響によって素子周辺の絶縁層も
同時に溶融してしまうという問題が生ずる。すなわち、
レーザービームの出力が低いと、素子の切断が十分でな
く、高い信頼性が得られない。一方、出力が高過ぎる
と、低温焼結性材料であるため、絶縁体そのものが損傷
を受け、例えば層間の絶縁特性保障ができなくなってし
まうなどの障害がある。従って、レーザートリミングの
条件が極めて狭い領域に限定され、実用上難がある。
【０００６】以上記したように、低抵抗性導体配線を内
蔵し、表層に膜状受動素子及び集積回路素子などを配置
した従来の回路基板では高密度の回路基板を得にくいと
いう問題があった。本発明は、こうした問題点を解決
し、小型かつ高密度の、高周波用途を含む電子工業用回
路基板及びその製法と用途とを提供することを目的とす
る。
蔵し、表層に膜状受動素子及び集積回路素子などを配置
した従来の回路基板では高密度の回路基板を得にくいと
いう問題があった。本発明は、こうした問題点を解決
し、小型かつ高密度の、高周波用途を含む電子工業用回
路基板及びその製法と用途とを提供することを目的とす
る。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、絶縁性材料を積層した基板の表層もし
くは内層部に、Ａｕ，Ａｇ，Ｃｕ，Ａｇ／Ｐｄ，Ａｇ／
Ｐｔなどの低抵抗性導体配線を配置し、該導体に接続し
て膜状受動素子を形成し、さらに該膜状受動素子に重畳
して、集積回路素子などの電子部品を配置することによ
って、実装密度の向上を容易ならしめ、小型かつ高密度
の、高周波用途を含む電子工業用回路基板を実現するも
のである。
に、本発明では、絶縁性材料を積層した基板の表層もし
くは内層部に、Ａｕ，Ａｇ，Ｃｕ，Ａｇ／Ｐｄ，Ａｇ／
Ｐｔなどの低抵抗性導体配線を配置し、該導体に接続し
て膜状受動素子を形成し、さらに該膜状受動素子に重畳
して、集積回路素子などの電子部品を配置することによ
って、実装密度の向上を容易ならしめ、小型かつ高密度
の、高周波用途を含む電子工業用回路基板を実現するも
のである。
【０００８】前記絶縁性材料は通常、軟化点の低い低温
焼結性ガラスで構成され、内層の配線導体と同時焼成さ
れる。前記膜状受動素子は通常印刷−焼成工程によるい
わゆる厚膜技術によって形成される。表層導体の形成に
当たっては、絶縁材料に含まれるガラスの影響により、
半田濡れ性が著しく低下する現象がみられる。これは無
機結合剤として有効量の酸化ビスマスを導体中に含ませ
ることで改善できる。本発明による上記積層回路基板の
表層の少なくとも受動素子のレーザートリミングされる
部分に耐熱性の表層部を設けることによって、その後の
レーザービームを用いたトリミング工程が容易となり、
高精度の素子を包含し、小型かつ高密度の回路基板が得
られる。さらに、受動素子として容量素子を形成した場
合にも、その電極部分をレーザートリミングすることに
より、素子の容量調整が容易に可能となる。
焼結性ガラスで構成され、内層の配線導体と同時焼成さ
れる。前記膜状受動素子は通常印刷−焼成工程によるい
わゆる厚膜技術によって形成される。表層導体の形成に
当たっては、絶縁材料に含まれるガラスの影響により、
半田濡れ性が著しく低下する現象がみられる。これは無
機結合剤として有効量の酸化ビスマスを導体中に含ませ
ることで改善できる。本発明による上記積層回路基板の
表層の少なくとも受動素子のレーザートリミングされる
部分に耐熱性の表層部を設けることによって、その後の
レーザービームを用いたトリミング工程が容易となり、
高精度の素子を包含し、小型かつ高密度の回路基板が得
られる。さらに、受動素子として容量素子を形成した場
合にも、その電極部分をレーザートリミングすることに
より、素子の容量調整が容易に可能となる。
【０００９】本発明による、前記耐熱性表層部を形成す
るに当たって、組成の異なる内層絶縁体部との境界領域
に、両組成の混合層による適度の濃度勾配を設けた、い
わゆる傾斜組成構造化することによって、たとえば温度
変化時の熱膨張係数の差異による応力の発生など不安定
現象を抑制することができ、高信頼性回路基板が提供で
きる。
るに当たって、組成の異なる内層絶縁体部との境界領域
に、両組成の混合層による適度の濃度勾配を設けた、い
わゆる傾斜組成構造化することによって、たとえば温度
変化時の熱膨張係数の差異による応力の発生など不安定
現象を抑制することができ、高信頼性回路基板が提供で
きる。
【００１０】そして、本発明で得られる回路基板は、高
精度の膜状受動素子を包含し、かつ高密度の実装が可能
であり、携帯用のカメラ一体型ビデオ装置並びに信号を
高速化した通信用電子機器やコンピュータなどを構成す
る電子回路基板として有効活用できる。
精度の膜状受動素子を包含し、かつ高密度の実装が可能
であり、携帯用のカメラ一体型ビデオ装置並びに信号を
高速化した通信用電子機器やコンピュータなどを構成す
る電子回路基板として有効活用できる。
【００１１】
【作用】本発明は、低抵抗性の導体配線を内蔵し、その
表面に耐熱性表層部を設けた上面に膜状受動素子を形成
し、さらにその上に重畳して集積回路などの電子部品を
配置する構造である。従って、実装に必要な回路基板の
要求面積を大幅に低減できる。その為、小型，高密度の
回路基板を実現するものである。また、本発明は膜状受
動素子の下部に表層耐熱部を具備した構造を有する。そ
の結果として、レーザービームによるトリミングに際し
て、ビームの熱影響による基板表層周辺の絶縁体並びに
内層の導体配線の損傷を抑制することができる。その
為、精度の高いトリミングが容易に可能となり、高精度
の膜状受動素子を包含する低抵抗配線化した多層回路基
板を実現するものである。さらに、表層の導体中に酸化
ビスマスを有効量含ませることにより、導体焼成時にお
けるガラスの拡散を抑制する一方半田との界面エネルギ
ーを低減する効果が有り、電子部品の接続に際して、強
固な半田接合が容易に得られる。
表面に耐熱性表層部を設けた上面に膜状受動素子を形成
し、さらにその上に重畳して集積回路などの電子部品を
配置する構造である。従って、実装に必要な回路基板の
要求面積を大幅に低減できる。その為、小型，高密度の
回路基板を実現するものである。また、本発明は膜状受
動素子の下部に表層耐熱部を具備した構造を有する。そ
の結果として、レーザービームによるトリミングに際し
て、ビームの熱影響による基板表層周辺の絶縁体並びに
内層の導体配線の損傷を抑制することができる。その
為、精度の高いトリミングが容易に可能となり、高精度
の膜状受動素子を包含する低抵抗配線化した多層回路基
板を実現するものである。さらに、表層の導体中に酸化
ビスマスを有効量含ませることにより、導体焼成時にお
けるガラスの拡散を抑制する一方半田との界面エネルギ
ーを低減する効果が有り、電子部品の接続に際して、強
固な半田接合が容易に得られる。
【００１２】上記回路基板用導体材料として、Ａｕ，Ａ
ｇ，Ｃｕ，Ｐｔ，Ｐｄのうちの少なくとも一つを適用す
ることによって、回路の導電性を良好にすることがで
き、導体配線の微細パターン化が可能である。従って、
上記受動素子に重畳して配置した集積回路素子と相俟っ
て、より小型，高密度の回路基板が実現できる。さら
に、５μｍΩ−cm以下の低抵抗性の導体材料を適用する
ことで、回路で処理する信号の高速化もしくは高周波化
が可能である。
ｇ，Ｃｕ，Ｐｔ，Ｐｄのうちの少なくとも一つを適用す
ることによって、回路の導電性を良好にすることがで
き、導体配線の微細パターン化が可能である。従って、
上記受動素子に重畳して配置した集積回路素子と相俟っ
て、より小型，高密度の回路基板が実現できる。さら
に、５μｍΩ−cm以下の低抵抗性の導体材料を適用する
ことで、回路で処理する信号の高速化もしくは高周波化
が可能である。
【００１３】
【実施例】以下、本発明を実施例によってさらに詳細に
説明するが、本発明はこれらに限定されない。本実施例
に示す配合割合等は重量基準とする。
説明するが、本発明はこれらに限定されない。本実施例
に示す配合割合等は重量基準とする。
【００１４】実施例１ 図１に本発明の一実施例を示す。図１は本発明による多
層回路基板の厚膜抵抗体を含む部分断面図を示してい
る。
層回路基板の厚膜抵抗体を含む部分断面図を示してい
る。
【００１５】まず、ほうけい酸鉛ガラス粉と耐熱性フリ
ットとしてのアルミナ粉末に、ポリビニルブチラール等
の有機溶媒を加えてかくはんし、でいしょう化状態にす
る。このでいしょうを、ドクターブレードを用いたキャ
スティング成膜法によって末焼成の絶縁性グリーンシー
トを複数枚形成する。このグリーンシートを形成する段
階で、含有するアルミナ粉末の量を２水準とする。アル
ミナ粉末の多い順にＡ，Ｂの２種のグリーンシートを準
備する。アルミナ粉末の添加量は、焼成後のセラミック
中に占める体積比基準でそれぞれおよそ５０％，２０％
となるように調節する。
ットとしてのアルミナ粉末に、ポリビニルブチラール等
の有機溶媒を加えてかくはんし、でいしょう化状態にす
る。このでいしょうを、ドクターブレードを用いたキャ
スティング成膜法によって末焼成の絶縁性グリーンシー
トを複数枚形成する。このグリーンシートを形成する段
階で、含有するアルミナ粉末の量を２水準とする。アル
ミナ粉末の多い順にＡ，Ｂの２種のグリーンシートを準
備する。アルミナ粉末の添加量は、焼成後のセラミック
中に占める体積比基準でそれぞれおよそ５０％，２０％
となるように調節する。
【００１６】次に、ステンレス等から成る金型で外形と
複数個の孔部（ビアホール）とを同時にパンチングして
形成する。このグリーンシート上に、通常３μｍΩ−cm
より低い抵抗率が得られる銀を主成分とする導体ペース
トを、スクリーン印刷法によって塗布して、電極パター
ン１１もしくは内層導体配線１６を形成すると共にビア
ホール１４を充填する。同様に作成した複数のグリーン
シートＢを用いて順次積み重ね、所定層数の内層導体配
線部１６を構成する。さらに、アルミナ含有量の高いグ
リーンシートＡを１層加え、耐熱性表層部１９を構成す
る。次いで、熱プレス機等を用いて温度１２０℃、圧力
２００ｋｇ／cm2 の条件で上下面から熱圧着して、グリ
ーンの積層体を得る。
複数個の孔部（ビアホール）とを同時にパンチングして
形成する。このグリーンシート上に、通常３μｍΩ−cm
より低い抵抗率が得られる銀を主成分とする導体ペース
トを、スクリーン印刷法によって塗布して、電極パター
ン１１もしくは内層導体配線１６を形成すると共にビア
ホール１４を充填する。同様に作成した複数のグリーン
シートＢを用いて順次積み重ね、所定層数の内層導体配
線部１６を構成する。さらに、アルミナ含有量の高いグ
リーンシートＡを１層加え、耐熱性表層部１９を構成す
る。次いで、熱プレス機等を用いて温度１２０℃、圧力
２００ｋｇ／cm2 の条件で上下面から熱圧着して、グリ
ーンの積層体を得る。
【００１７】この成形体を、空気中、温度３５０℃で約
１時間脱脂した後、やはり空気中で８００−１０００℃
約１０分の焼成によって、表層部との導通をとるビヤ１
４及び内層導体配線部１６を低温焼結性の電気絶縁性ガ
ラスセラミック組成部１８に内蔵した多層回路基盤を得
る。次に、Ａｇ，Ｐｄ、無機結合剤の粉末をそれぞれ重
量基準で７５：１５：１０の比率で混合した。無機結合
剤はＳｉＯ2，Ｂ2Ｏ3，ＣａＯ，ＰｂＯからなる非晶質
ガラス１に対してＢｉ2Ｏ3を２加えたものである。この
混合粉に適量の有機ビヒクル及び分散剤などを加えて混
練，作製した導体ペーストを用いて所定形状の導体パタ
ーンをスクリーン印刷によって形成後、焼成工程を経て
表層導体１１を得る。さらに、この基板上にＲｕＯ2 を
主体とする抵抗体１２をスクリーン印刷によって形成し
た後、乾燥−焼成して厚膜抵抗体を構成する。通常は、
さらにこの抵抗体上にガラスペーストを印刷−乾燥し、
６００℃以下の低い温度で焼成して、保護皮膜１５を形
成して、多層回路基板が完成する。この状態で、抵抗体
１２の抵抗値を測定すると、ばらつきが大きく、通常目
標値の約±１５％の範囲に分散する。次いで、レーザー
ビームによって、目標とする個別の抵抗値に対応して、
トリミング部１３を形成して抵抗値調節する。この工程
により、抵抗体１２の抵抗値は目標値に対する誤差を±
１％以内に容易に設定できる。なお、ガラスペーストに
よる保護皮膜を形成しない状態で、トリミングした後、
抵抗体１２表面に２００℃以下の温度で樹脂等による保
護被膜１５を形成する事により、同様に抵抗値の安定性
を向上させることができる。また、使用環境によっては
保護被膜１５を省いた状態でも使用できる。
１時間脱脂した後、やはり空気中で８００−１０００℃
約１０分の焼成によって、表層部との導通をとるビヤ１
４及び内層導体配線部１６を低温焼結性の電気絶縁性ガ
ラスセラミック組成部１８に内蔵した多層回路基盤を得
る。次に、Ａｇ，Ｐｄ、無機結合剤の粉末をそれぞれ重
量基準で７５：１５：１０の比率で混合した。無機結合
剤はＳｉＯ2，Ｂ2Ｏ3，ＣａＯ，ＰｂＯからなる非晶質
ガラス１に対してＢｉ2Ｏ3を２加えたものである。この
混合粉に適量の有機ビヒクル及び分散剤などを加えて混
練，作製した導体ペーストを用いて所定形状の導体パタ
ーンをスクリーン印刷によって形成後、焼成工程を経て
表層導体１１を得る。さらに、この基板上にＲｕＯ2 を
主体とする抵抗体１２をスクリーン印刷によって形成し
た後、乾燥−焼成して厚膜抵抗体を構成する。通常は、
さらにこの抵抗体上にガラスペーストを印刷−乾燥し、
６００℃以下の低い温度で焼成して、保護皮膜１５を形
成して、多層回路基板が完成する。この状態で、抵抗体
１２の抵抗値を測定すると、ばらつきが大きく、通常目
標値の約±１５％の範囲に分散する。次いで、レーザー
ビームによって、目標とする個別の抵抗値に対応して、
トリミング部１３を形成して抵抗値調節する。この工程
により、抵抗体１２の抵抗値は目標値に対する誤差を±
１％以内に容易に設定できる。なお、ガラスペーストに
よる保護皮膜を形成しない状態で、トリミングした後、
抵抗体１２表面に２００℃以下の温度で樹脂等による保
護被膜１５を形成する事により、同様に抵抗値の安定性
を向上させることができる。また、使用環境によっては
保護被膜１５を省いた状態でも使用できる。
【００１８】次いで、表層の厚膜抵抗体１２上に重畳す
る位置に集積回路素子１７を配置して、その端子を表層
導体１１に半田接合することにより、小型もしく高密度
の回路基板が得られる。本実施例では、膜状受動素子と
して厚膜抵抗体の例について示したが、これは厚膜もし
くは薄膜プロセスなどで形成される他の受動素子、例え
ば抵抗素子，インダクタ，容量素子などの場合にも同様
にトリミングが容易に可能である。また、内層の導体材
料として、Ａｇを用いた例について詳細に記してきた
が、Ａｕ，Ｐｔ，Ｐｄ及びこれらの合金についても同様
に使用可能である。Ｃｕについても、不活性ガス中で焼
成することにより同様に適用可能である。 実施例２ 実施例１と同様の手順によって、ビアホール１４に導体
ペーストが充填され、かつ内層導体配線１６を形成した
複数枚のグリーンシートを積層，焼結して多層基板を得
る。次いで、導体ペーストを用いて表層導体パターン１
１を形成する。この時、実施例１に示す導体ペースト中
の無機結合剤を構成する非晶質ガラスとＢｉ2Ｏ3の量比
を、前者１に対して、０〜５の範囲で６段階に振って実
験した。同一基板上に２.５mm×２.５mmの導体パッドを
同一条件で４０個形成し、その半田ぬれ性を評価した。
評価方法は、２３０℃の共晶半田浴中にフラックスを塗
布した前記基板を５秒間保持後引き上げて、半田ぬれ面
積を測定した。その結果を図２に示す。無機結合在中の
ガラスに対する割合が２以上で良好な半田ぬれ性が示さ
れた。
る位置に集積回路素子１７を配置して、その端子を表層
導体１１に半田接合することにより、小型もしく高密度
の回路基板が得られる。本実施例では、膜状受動素子と
して厚膜抵抗体の例について示したが、これは厚膜もし
くは薄膜プロセスなどで形成される他の受動素子、例え
ば抵抗素子，インダクタ，容量素子などの場合にも同様
にトリミングが容易に可能である。また、内層の導体材
料として、Ａｇを用いた例について詳細に記してきた
が、Ａｕ，Ｐｔ，Ｐｄ及びこれらの合金についても同様
に使用可能である。Ｃｕについても、不活性ガス中で焼
成することにより同様に適用可能である。 実施例２ 実施例１と同様の手順によって、ビアホール１４に導体
ペーストが充填され、かつ内層導体配線１６を形成した
複数枚のグリーンシートを積層，焼結して多層基板を得
る。次いで、導体ペーストを用いて表層導体パターン１
１を形成する。この時、実施例１に示す導体ペースト中
の無機結合剤を構成する非晶質ガラスとＢｉ2Ｏ3の量比
を、前者１に対して、０〜５の範囲で６段階に振って実
験した。同一基板上に２.５mm×２.５mmの導体パッドを
同一条件で４０個形成し、その半田ぬれ性を評価した。
評価方法は、２３０℃の共晶半田浴中にフラックスを塗
布した前記基板を５秒間保持後引き上げて、半田ぬれ面
積を測定した。その結果を図２に示す。無機結合在中の
ガラスに対する割合が２以上で良好な半田ぬれ性が示さ
れた。
【００１９】実施例３ 実施例１と同様の材料及び手順によって、グリーンシー
トの積層体を得る。このグリーンシートを、予め準備し
ておいた焼成済みの所定数のビヤホールを有するセラミ
ック基板の表面に位置合わせして積層し、圧着して積層
体を得る。このグリーンシートの積層体を実施例１と同
様の条件で焼成する。さらに、次の工程で厚膜抵抗体を
形成し、実施例１と同様に高密度多層回路基板を得る。
トの積層体を得る。このグリーンシートを、予め準備し
ておいた焼成済みの所定数のビヤホールを有するセラミ
ック基板の表面に位置合わせして積層し、圧着して積層
体を得る。このグリーンシートの積層体を実施例１と同
様の条件で焼成する。さらに、次の工程で厚膜抵抗体を
形成し、実施例１と同様に高密度多層回路基板を得る。
【００２０】以上の実施例は、いずれもセラミック多層
回路基板の例について示したが、例えば絶縁体材料の表
面のみに回路を形成した基板などにも、本発明の適用が
可能である。さらに、絶縁材料としてガラス−エポキシ
を用いたプリント配線基板などであっても、膜状受動素
子の形成に、例えば、２００℃以下の低温プロセスで処
理できるゾル−ゲル法を採用することで、本発明の適用
が可能である。
回路基板の例について示したが、例えば絶縁体材料の表
面のみに回路を形成した基板などにも、本発明の適用が
可能である。さらに、絶縁材料としてガラス−エポキシ
を用いたプリント配線基板などであっても、膜状受動素
子の形成に、例えば、２００℃以下の低温プロセスで処
理できるゾル−ゲル法を採用することで、本発明の適用
が可能である。
【００２１】実施例４ 実施例１と同様の手順によって、導体層６層及び表面に
厚膜抵抗素子を配置した多層回路基板を作製する。この
多層基板に、いわゆる表面実装技術によってＬＳＩ，ト
ランジスタなどの能動素子を中心とする電子部品を前記
厚膜抵抗素子に重畳する位置に配置し、半田によって接
合する。さらに、回路外部への入出力用リードフレーム
を１.２７mm の狭ピッチで半田接合し、本発明による映
像信号処理回路モジュールが完成する。この基板寸法は
３５mm×２７.５mm である。第１層及び第２層の回路パ
ターンを図３及び図４に示す。本発明によれば、高精度
で微細な厚膜抵抗素子を高密度に多数形成でき、さらに
その上にＬＳＩなど比較的面積の広い素子を重ねて実装
することができ、３０素子／cm2 以上の高密度実装が可
能となった。このモジュールをカメラ一体型ビデオ装置
もしくは携帯用電子機器に適用することによって、装置
のより小型化，高性能化に効果的である。 実施例５ 実施例１と同様の手順によって、導体層１５層及び表面
に終端抵抗などの厚膜抵抗素子を配置した多層回路基板
を作製する。この基板に実施例４と同様に電子部品を表
面実装し、周波数ＧＨｚ帯まで使用できる高周波系回路
を作製し、通信用電子機器に適用する。本発明によれ
ば、厚膜抵抗素子に重ねてＬＳＩを配置することができ
るので基板寸法の小型化が可能となる。その結果ＬＳＩ
間の信号アクセス配線距離を短縮でき、通信回線の高周
波化，高速化に効果的である。
厚膜抵抗素子を配置した多層回路基板を作製する。この
多層基板に、いわゆる表面実装技術によってＬＳＩ，ト
ランジスタなどの能動素子を中心とする電子部品を前記
厚膜抵抗素子に重畳する位置に配置し、半田によって接
合する。さらに、回路外部への入出力用リードフレーム
を１.２７mm の狭ピッチで半田接合し、本発明による映
像信号処理回路モジュールが完成する。この基板寸法は
３５mm×２７.５mm である。第１層及び第２層の回路パ
ターンを図３及び図４に示す。本発明によれば、高精度
で微細な厚膜抵抗素子を高密度に多数形成でき、さらに
その上にＬＳＩなど比較的面積の広い素子を重ねて実装
することができ、３０素子／cm2 以上の高密度実装が可
能となった。このモジュールをカメラ一体型ビデオ装置
もしくは携帯用電子機器に適用することによって、装置
のより小型化，高性能化に効果的である。 実施例５ 実施例１と同様の手順によって、導体層１５層及び表面
に終端抵抗などの厚膜抵抗素子を配置した多層回路基板
を作製する。この基板に実施例４と同様に電子部品を表
面実装し、周波数ＧＨｚ帯まで使用できる高周波系回路
を作製し、通信用電子機器に適用する。本発明によれ
ば、厚膜抵抗素子に重ねてＬＳＩを配置することができ
るので基板寸法の小型化が可能となる。その結果ＬＳＩ
間の信号アクセス配線距離を短縮でき、通信回線の高周
波化，高速化に効果的である。
【００２２】
【発明の効果】本発明によれば、高精度膜状受動素子を
包含し、かつ高集積回路素子をこれに重畳して配置する
構成であり、実装面積の大幅な低減が可能となり、電子
回路の小型化もしくは高密度化に貢献でき、特に高速化
または高周波化回路に有効使用できる。
包含し、かつ高集積回路素子をこれに重畳して配置する
構成であり、実装面積の大幅な低減が可能となり、電子
回路の小型化もしくは高密度化に貢献でき、特に高速化
または高周波化回路に有効使用できる。
【図１】本発明の一実施例による多層回路基板の断面構
成図である。
成図である。
【図２】本発明の実施例２による表層導体の半田ぬれ性
評価結果を示す図である。
評価結果を示す図である。
【図３】本発明の実施例４による多層基板の第１層回路
パターンを示す図である。
パターンを示す図である。
【図４】本発明の実施例４による多層基板の第２層回路
パターンを示す図である。
パターンを示す図である。
１１…表層電極、１２…抵抗体、１３…トリミング部、
１４…ビア、１５…保護皮膜、１６…内層導体、１７…
集積回路素子、１８…ガラスセラミック組成部、１９…
耐熱性表層部。
１４…ビア、１５…保護皮膜、１６…内層導体、１７…
集積回路素子、１８…ガラスセラミック組成部、１９…
耐熱性表層部。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｇ１１Ｂ 33/12 ３０４ 8 (72)発明者 長谷川 満 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 小林 喬雄 茨城県勝田市大字稲田1410番地 株式会社 日立製作所ＡＶ機器事業部内
Claims (10)
- 【請求項１】絶縁層上に膜状受動素子及び能動素子を含
む集積回路素子及び、もしくはパッケージされた電子部
品が配置され、該受動素子及び該電子部品が導体材料に
よって電気的に接続された回路基板において、該膜状受
動素子の少なくとも１つが、該集積回路素子及び、もし
くはパッケージされた電子部品に平面投影図上で重なり
あう位置に配置してなることを特徴とする混成集積回路
基板。 - 【請求項２】絶縁性材料を積層して構成された層間に、
抵抗率５μΩ−cmを超えない低抵抗性導体配線を有し、
かつ表層部に膜状受動素子が配置された多層回路基板に
おいて、該基板表面の全面もしくは少なくとも該膜状受
動素子の一部が重なりあう局部に耐熱性表層部を形成し
て成ることを特徴とする請求項１記載の混成集積回路用
多層基板。 - 【請求項３】請求項１又は請求項２において、前記絶縁
層が非晶質もしくは結晶質のガラスにより構成されてな
ることを特徴とする混成集積回路基板。 - 【請求項４】請求項１又は請求項２において、前記導体
材料が無機結合剤を含む厚膜導体であって、該無機結合
剤中の有効成分として、酸化ビスマスを含むことを特徴
とした混成集積回路基板。 - 【請求項５】請求項４において、前記無機結合剤中のガ
ラス成分１に対する酸化ビスマスの重量比が少なくとも
２であることを特徴とする混成集積回路基板。 - 【請求項６】請求項３において、前記絶縁層が内部に導
体配線もしくは受動素子を含む積層構造であることを特
徴とする混成集積回路基板。 - 【請求項７】請求項１ないし６のいずれか１項に記載の
混成集積回路基板を用いて構成されたことを特徴とする
映像信号処理回路。 - 【請求項８】請求項１ないし６のいずれか１項記載の混
成集積回路基板を構成部材として含むことを特徴とする
カメラ一体型ビデオ装置。 - 【請求項９】請求項１ないし６のいずれか１項記載の混
成集積回路基板を構成部材として含むことを特徴とする
通信用電子機器。 - 【請求項１０】絶縁層上に膜状受動素子及び能動素子を
含む集積回路素子及び、もしくはパッケージされた電子
部品が配置され、該受動素子及び該電子部品が導体材料
によって電気的に接続された回路基板の製法において、
該絶縁層上に膜状受動素子及び導体パターンを形成する
工程、該膜状受動素子の電気的特性をレーザートリミン
グ等の手段によって調節する工程、該膜状受動素子の少
なくとも１つが平面投影図上で重なりあう位置に集積回
路素子及びもしくはパッケージされた電子部品を配置
し、該導体パターンに電気的に接続する工程とを含むこ
とを特徴とする混成集積回路基板の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5019855A JPH06232528A (ja) | 1993-02-08 | 1993-02-08 | 混成集積回路基板及びその製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5019855A JPH06232528A (ja) | 1993-02-08 | 1993-02-08 | 混成集積回路基板及びその製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06232528A true JPH06232528A (ja) | 1994-08-19 |
Family
ID=12010853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5019855A Pending JPH06232528A (ja) | 1993-02-08 | 1993-02-08 | 混成集積回路基板及びその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06232528A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100945622B1 (ko) * | 2006-08-31 | 2010-03-04 | 후지쯔 가부시끼가이샤 | 전자 부품 모듈 |
| US9788433B2 (en) | 2012-12-31 | 2017-10-10 | Samsung Electro-Mechanics Co., Ltd. | Circuit board and method of manufacturing the same |
-
1993
- 1993-02-08 JP JP5019855A patent/JPH06232528A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100945622B1 (ko) * | 2006-08-31 | 2010-03-04 | 후지쯔 가부시끼가이샤 | 전자 부품 모듈 |
| US9788433B2 (en) | 2012-12-31 | 2017-10-10 | Samsung Electro-Mechanics Co., Ltd. | Circuit board and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3331083B2 (ja) | 低温焼成セラミック回路基板 | |
| JP3528037B2 (ja) | ガラスセラミック基板の製造方法 | |
| EP0997941B1 (en) | Conductive paste and ceramic printed circuit substrate using the same | |
| US7009114B2 (en) | Wiring substrate, method of producing the same, and electronic device using the same | |
| EP1178713B1 (en) | Multilayered board and method for fabricating the same | |
| JP3093601B2 (ja) | セラミック回路基板 | |
| JPH06232528A (ja) | 混成集積回路基板及びその製法 | |
| JP2006140513A (ja) | セラミック多層基板の製造方法 | |
| JP4535801B2 (ja) | セラミック配線基板 | |
| JP2000188475A (ja) | セラミック多層基板の製造方法 | |
| JP2885477B2 (ja) | 多層配線基板及びその製造方法 | |
| JPH0677665A (ja) | 多層回路基板及びその製法 | |
| JP2002050869A (ja) | 多層配線基板の製造方法 | |
| JP2001015930A (ja) | 多層配線基板およびその製造方法 | |
| JP2001143527A (ja) | 導電ペースト及びそれを用いたセラミック配線基板 | |
| JP3188086B2 (ja) | セラミック配線基板とその製造方法及びその実装構造 | |
| JP3093602B2 (ja) | セラミック回路基板の製造方法 | |
| JP2004119547A (ja) | セラミック配線基板およびその製造方法 | |
| JP3426920B2 (ja) | 配線基板 | |
| KR20090100916A (ko) | 고 신뢰성 다층 기판 및 그의 제조 방법 | |
| JP2004031699A (ja) | セラミック回路基板及びその製造方法 | |
| JP2002141646A (ja) | 回路基板 | |
| JP2001284489A (ja) | 積層回路基板 | |
| JP3493264B2 (ja) | 回路基板 | |
| JP2006041241A (ja) | セラミック配線基板 |