KR20090100916A - 고 신뢰성 다층 기판 및 그의 제조 방법 - Google Patents

Abstract

고 신뢰성이 요구되는 박막 다층 기판의 제조 방법에 관한 것으로, 일정 두께를 갖는 다수의 세라믹층으로 이루어진 세라믹 적층체와 상기 다수의 세라믹층 사이에 각각 배치된 다수의 내부도체 패턴을 포함하며, 상기 다수의 내부도체 패턴은 제1의 신호선, 제2의 신호선, 제3의 신호선 층, 전원 공급층 및 디지털 전원 층을 포함하며, 상기 제2 및 제3의 신호선은 상기 전원 공급층과 디지털 전원 층 사이에 배치되는 구성을 마련한다.

상기와 같은 다층 기판 및 그의 제조 방법을 이용하는 것에 의해, 외부적인 노이즈 및 신호 간섭에 의한 오동작을 방지하고, 방위산업 분야란 혹독한 환경에서도 제품 기능에 영향을 주지않고 고 신뢰성을 유지할 수 있다.

노이즈, 세라믹, 전원 공급층, 접지층

Description

고 신뢰성 다층 기판 및 그의 제조 방법{Multilayer substrate for high reliability and method for producing the same}

본 발명은 고 신뢰성이 요구되는 박막 다층 기판의 제조 방법에 관한 것으로, 특히 외부적인 노이즈(Noise) 및 신호 간섭에 의한 오동작을 방지하고, 방위산업 분야와 같은 혹독한 환경에서도 제품 기능에 영향을 주지 않도록 하기 위한 고 신뢰성 다층 기판 및 그의 제조 방법에 관한 것이다.

또한, 본 발명은 저온 소성 세라믹(Low Temperature Co-fired Ceramic, 이하 ‘LTCC’라함) 다층 기판의 층간 접착력을 개선하기 위해서 특히, 접지(Analog Ground, Digital Ground) 및 전압 공급(3.3V Power, Low Voltage Power)층을 메쉬(Mesh) 구조로 설계하는 고 신뢰성 다층 기판 및 그의 제조 방법에 관한 것이다.

일반적으로 LTCC 기판 제조 기술은 주로 글라스 세라믹(Glass-Ceramic) 재료를 기반으로 이루어진 다수의 그린시트(green sheet) 층에 전기전도도가 우수한 Ag, Cu 등을 스크린 프린팅 공정으로 주어진 회로의 내부 전극 및 수동 소자(R, L, C)를 구현하고, 각층을 적층한 후 세라믹과 금속을 동시 소성(대개 1000˚C 이하)하여 MCM (Multi-chip module) 및 다중칩 패키지(Multi-Chip Package)를 제조하는 것을 말한다.

이러한 LTCC 기술은 세라믹과 금속의 동시 소성이 가능한 공정 특징에 따라서 모듈 내부에 수동소자(R, L, C)를 구현할 수 있는 장점을 갖고 있어 부품들 간의 복합화와 경박단소화를 가능케 한다. LTCC 기판은 이와 같은 내부수동소자(Embedded Passives)를 구현할 수 있는 특징으로 인하여 SOP(System-On-a-

Package)를 구현할 수 있어 SMD(Surface Mounted Device) 부품에서 발생하는 기생효과(parasitic effect)를 최소화 시킬 수 있고, 표면 실장 시 납땜 부위에서 발생하는 전기적인 노이즈 신호의 감소에 의한 전기적 특성의 향상 및 납땜 수의

감소에 의한 신뢰성 향상의 장점을 갖게 된다.

또한 LTCC의 경우 Tf(Temperature Coefficient of Resonant Frequency)의 값을 열팽창 계수로 조절하여 최소화시킬 수 있어 유전체 공진기의 특성을 조절할 수 있는 특징도 갖고 있다. 이러한 LTCC 기판은 내부에 회로를 구현하고 이를 다수 개 적층하여 하나의 기판을 형성하는 것이므로, 외부와 접속할 수 있는 외부 단자들이 기판의 외부에 형성되어야 하며, 이러한 외부단자가 내부의 회로패턴과 전기적으로 연결되어야 한다.

즉, LTCC 기판에는 수동소자 영역이 형성되며, 수동소자 영역의 상/하부에는 수동소자(R, L, C)를 위한 인쇄 패턴이 각각 형성되고, 각 기판의 인쇄 패턴은 인접 기판과 비아 홀을 통해 전기적으로 연결됨으로써 수동소자 패턴이 내장된다.

이와 같이, LTCC 기판은 일반적인 인쇄회로기판(PCB)에 비해 여러 층을 적층하면서도 층과 층을 연결하는 비아 크기나 비아 패드의 크기를 작게 만들 수 있고, 내부에 수동소자를 내장할 수 있다.

그러나, LTCC 기판은 그 층수가 증가함에 따라 다층 기판의 층간 접착력이 저하한다는 문제점이 있었다. 또한 방위산업과 같은 분야에서는 혹독한 환경에 노출되므로, 제품 기능이 저하한다는 문제도 있었다. 즉, 방위산업 분야에 응용되는 제품의 소형화, 고신뢰성, 고집적화 및 고주파가 욕구되어 제품의 간섭 현상으로 인해 오동작을 일으킬 수 있는 환경이 많다. 특히 지상에서 발사되는 미사일이나 가혹한 환경에서 동작할 경우 주변 환경에 의한 간섭들이 많기 때문에 방위산업 분야의 제품들은 노이즈에 대한 간섭을 최소화시켜야만 제품의 신뢰성을 갖는다.

본 발명의 목적은 상술한 바와 같은 문제점을 해결하기 위해 이루어진 것으로서, 고집적도 및 고 신뢰성을 갖는 다층 기판 및 그의 제조 방법을 제공하는 것이다.

본 발명의 다른 목적은 다층 기판의 층간 접착력을 개선하고, 제조 공정 수율을 증진시키는 다층 기판 및 그의 제조 방법을 제공하는 것이다.

상기 목적을 달성하기 위해 본 발명에 따른 고 신뢰성 다층 기판은 일정 두께를 갖는 다수의 세라믹층으로 이루어진 세라믹 적층체와 상기 다수의 세라믹층 사이에 각각 배치된 다수의 내부도체 패턴을 포함하며, 상기 다수의 내부도체 패턴은 제1의 신호선, 제2의 신호선, 제3의 신호선 층, 전원 공급층 및 디지털 전원 층을 포함하며, 상기 제2 및 제3의 신호선은 상기 전원 공급층과 디지털 전원 층 사이에 배치되는 것을 특징으로 한다.

또 본 발명에 따른 다층기판에 있어서, 상기 세라믹 적층체의 양 주면에 형성된 와이어 본딩 층인 본딩 패드부와 외부 출력 층인 납땜 패드부를 더 포함하는 것을 특징으로 한다.

또 본 발명에 따른 다층기판에 있어서, 상기 본딩 패드부의 하부에는 아날로그 접지 층이 형성되고, 상기 납땜 패드부의 상부에는 디지털 및 아날로그 접지 층이 형성된 것을 특징으로 한다.

또 본 발명에 따른 다층기판에 있어서, 상기 제1의 신호선은 상기 아날로그 접지 층과 상기 전원 공급층 사이에 배치되고, 상기 제1의 신호선에는 노이즈에 영향을 받는 신호가 입력되는 것을 특징으로 한다.

또 본 발명에 따른 다층기판에 있어서, 상기 아날로그 접지 층과 전원 공급 층은 바이패스 캐패시터 층을 형성하는 것을 특징으로 한다.

또 본 발명에 따른 다층기판에 있어서, 제2의 신호선 층은 외부 노이즈에 의한 입력 신호의 간섭을 최대한 방지하기 위해서 가장 자리가 아날로그 접지 층으로 에워싸는 구조인 것을 특징으로 한다.

또 본 발명에 따른 다층기판에 있어서, 상기 납땜 패드부는 BGA(Ball grid array) 형태로 이루어진 것을 특징으로 한다.

또 본 발명에 따른 다층기판에 있어서, 상기 다수의 세라믹층은 저온소결 세라믹으로 이루어진 것을 특징으로 한다.

또 본 발명에 따른 다층기판에 있어서, 상기 전원 공급층에는 3.3V의 전원이 공급되고, 상기 디지털 전원 층에는 1.8V의 전원이 공급되는 것을 특징으로 한다.

또한 상기 목적을 달성하기 위해 본 발명에 따른 다층기판의 제조 방법은 일정 두께를 갖는 다수의 세라믹층으로 이루어진 세라믹 적층체와 상기 다수의 세라믹층 사이에 각각 배치된 다수의 내부도체 패턴을 구비한 다층기판의 제조 방법으로서, 상기 다수의 내부도체 패턴으로서, 아날로그 접지 층, 제1의 신호선 층, 전원 공급 층, 제2의 신호선 층, 제3의 신호선 층, 디지털 전원 층, 제4의 신호선 층, 디지털 접지 층의 순서로 적층하는 단계, 상기 세라믹 적층체의 양 주면에 본 딩 패드부와 납땜 패드부를 마련하는 단계를 포함하는 것을 특징으로 한다.

상술한 바와 같이, 본 발명에 따른 다층 기판 및 그의 제조 방법에 의하면, 외부적인 노이즈 및 신호 간섭에 의한 오동작을 방지하고, 방위산업 분야란 혹독한 환경에서도 제품 기능에 영향을 주지않고 고 신뢰성을 유지할 수 있다는 효과가 얻어진다.

본 발명의 상기 및 그 밖의 목적과 새로운 특징은 본 명세서의 기술 및 첨부 도면에 의해 더욱 명확하게 될 것이다.

이하, 본 발명의 구성을 도면에 따라서 설명한다.

또한, 본 발명의 설명에 있어서는 동일 부분은 동일 부호를 붙이고, 그 반복 설명은 생략한다.

도 1은 본 발명에 따른 세라믹 다층 기판의 단면도를 나타낸 것이다.

본 발명의 세라믹 다층기판(100)은 도 1에 나타내는 바와 같이, 복수의 세라믹층으로 이루어진 세라믹 적층체(10), 복수의 세라믹층 사이에 각각 배치된 내부도체 패턴(20) 및 세라믹 적층체(10)의 양 주면(도 1의 상하 양면)에 형성된 와이어 본딩 층인 본딩 패드부(29)와 외부 출력 층인 납땜 패드부(29')로 이루어진다.

또, 본딩 패드부(29)에 형성된 표면전극(30)을 통해서 복수의 표면 실장 부 품(40)이 실장되어 있다. 표면실장 부품(40)으로서는 반도체소자, 갈륨비소 반도체소자 등의 능동소자나 콘덴서, 인덕터, 저항 등의 수동소자 등이 땜납이나 도전성 수지를 통해서, 혹은 Au, Al, Cu 등의 본딩 와이어(50)를 통해서 세라믹 적층체 상면의 표면전극(30)에 전기적으로 접속되어 있다. 표면 실장 부품(40)은 표면전극(30) 및 내부도체 패턴과 복수의 세라믹층에 각각 형성된 비아홀(70)을 통해서 서로 전기적으로 접속된다. 이 세라믹 다층기판(100)은 납땜 패드부(29')에 형성된 볼 본딩부(60)을 통해서 모기판(mother board) 등의 실장기판에 실장할 수 있다.

그리고, 세라믹 적층체(10)를 구성하는 세라믹층의 재료는 세라믹 재료이면 특별히 제한되지 않지만, 예를 들면 저온소결 세라믹(LTCC:Low Temperature Co-fired Ceramic) 재료가 바람직하다. 저온소결 세라믹 재료란 900℃이하의 온도에서 소결 가능하며, 비저항이 작은 은이나 동 등과 동시소성이 가능한 세라믹 재료이다. 저온소결 세라믹으로서는 구체적으로는, 알루미나나 포스터라이트(forsterite, Mg₂SiO₄) 등의 세라믹 분말에 붕규산계 유리를 혼합해서 이루어지는 유리 복합계 LTCC 재료, ZnO-MgO-Al₂O₃-SiO₂계의 결정화 유리를 사용한 결정화 유리 LTCC 재료, BaO-Al₂O₃-SiO₂계 세라믹 분말이나 Al₂O₃-CaO-SiO₂-MgO-B₂O₃계 세라믹 분말 등을 사용한 비유리계 LTCC 재료 등을 들 수 있다.

또 도 1에 도시된 구조에 있어서는 세라믹 다층기판(100)의 세라믹 적층체(10)를 9개의 세라믹층으로 도시하였지만 이에 한정되는 것은 아니며, 용도에 따라 세라믹층을 가감할 수 있다.

또한, 세라믹 적층체(10)의 각각의 세라믹층과 내부도체 패턴(20)의 두께를 예를 들어 90㎛로 하고, 본딩 패드부(29)와 납땜 패드부(29')의 두께를 30㎛로 하여 세라믹 다층기판(100)의 전체 두께를 870㎛로 형성할 수 있다. 그러나 이러한 두께도 상기 설명에 한정되는 것은 아니며, 세라믹 다층기판(100)의 용도에 따라 변경할 수 있음은 물론이다.

또한 각각의 세라믹층 사이에 마련된 내부도체 패턴(20)은 도 1에 도시된 구조에 있어서 상부부터 순차적으로 아날로그 접지(Analog ground) 층(21), CLK 및 노이즈에 민감한 신호선인 제1의 신호선 층(22), 예를 들어 3.3V의 전원을 공급하는 전원 공급 층(23), 입력단인 제2의 신호선 층(24)과 제3의 신호선 층(25), 예를 들어 1.8V의 전원을 공급하는 디지털 전원 층(26), 출력 신호선인 제4의 신호선 층(27), 디지털 접지 층(28)으로 이루어진다.

다음에 내부도체 패턴(20) 및 본딩 패드부(29)와 납땜 패드부(29')의 구조및 설계 방법에 대해 도 2 내지 도 11에 따라 설명한다.

도 2는 와이어 본딩 층인 본딩 패드부를 나타내는 도면이고, 도 3은 아날로그 접지 층을 나타내는 도면이고, 도 4는 제1의 신호선 층을 나타내는 도면이고, 도 5는 전원 공급 층을 나타내는 도면이고, 도 6 및 도 7은 각각 제2의 신호선 층과 제3의 신호선 층을 나타내는 도면이고, 도 8은 디지털 전원 층을 나타내는 도면이고, 도 9는 제4의 신호선 층을 나타내는 도면이고, 도 10은 디지털 접지 층을 나타내는 도면이고, 도 11은 외부 출력 층인 납땜 패드부를 나타내는 도면이다.

먼저 본딩 패드부(29)는 도 2에 도시된 바와 같은 구조를 갖는다. 도 2에 도 시된 바와 같은 와이어 본딩(Wire bonding) 층을 마련하는 경우, 도 1에 도시된 표면전극(30)을 생략할 수도 있다.

다음에 표면 실장 부품(40)이 실장되는 부위는 도 3에 도시된 바와 같은 대지 접지가 되는 아날로그 접지(Analog ground) 층(21)을 배치한다.

그리고 노이즈에 영향을 받는 CLK은 도 4에 도시된 바와 같은 제1의 신호선 층(22)에 배치하였다. 제1의 신호선 층(22) 아래층에는 도 5에 도시된 바와 같은 전원을 공급하는 전원 공급 층(23)을 배치함으로서, 아날로그 접지 층(21)과 전원 공급 층(23)의 바이패스 캐패시터(Bypass Capacitor) 층을 형성함으로서 노이즈가 상쇄될 수 있도록 한다.

도 6에 도시된 제2의 신호선 층(24)은 주로 외부 노이즈에 의해 입력 신호의 간섭을 최대한 방지하기 위해서 기판 가장 자리는 아날로그 접지 층으로 에워싸는 구조로 설계함으로 노이즈에 강한 층을 형성하였다. 즉 도 4, 6, 7, 9에서 알 수 있는 바와 같이, 층간의 평평도를 개선하기 위해 회로 패턴이 없는 곳에 다이아몬드 형태의 더미 패드를 마련한 구조를 사용하였다.

제2의 신호선 층(24)과 도 7에 도시된 제3의 신호선 층(25)은 전원 공급이 되는 전원 공급 층(23)과 도 8에 도시된 디지털 전원 층(26)층 사이에 배치를 하였으며, 출력단은 도 9에 도시된 제4의 신호선 층(27)에 배치하고 바로 아래층에는 다시 도 10에 도시된 디지털 접지 층(28)을 배치하였다.

그리고 마지막 출력층은 고속스위칭에 대응하도록 선로를 짧게 형성하기 위해서 도 11에 도시된 바와 같이 BGA(Ball grid array) 형태로 설계함으로서 고속, 고 신뢰성에 적합한 기판을 설계하였다.

본 발명에 따른 또한 박막 다층 기판을 제조하는 방법은 다음과 같다,

먼저 저온 소성 세라믹 다층기판(100)을 제조하기 위하여 일정 두께를 갖는 세라믹층을 마련한다.

이 세라믹층에 회로요소를 구현하도록 도 2 내지 도 11에 도시된 바와 같은 패턴을 형성한다. 이러한 패턴은 상하로 적층되는 다른 세라믹층의 패턴들과 함께 여러 회로요소를 구현하게 된다. 통상적으로 패턴은 추후에 형성되는 외부단자보다 작은 너비를 갖게 된다.

상기와 같은 단계를 거친 각각의 세라믹층을 다수 개, 예를 들어 도 1에 도시된 구조에서는 9개를 적층한다. 즉 본 발명에 있어서는 순차적으로 위에서 부터 본딩 패드부(29), 아날로그 접지 층(21), 제1의 신호선 층(22), 전원 공급 층(23), 제2의 신호선 층(24), 제3의 신호선 층(25), 디지털 전원 층(26), 제4의 신호선 층(27), 디지털 접지 층(28), 납땜 패드부(29')를 적층한다.

그 후 통상의 저온 소성 세라믹 다층 기판과 같이 소성하고, 표면실장 부품(40)을 탑재하는 것에 의해 도 1에 도시된 바와 같은 구조가 완성된다.

이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것은 아니고 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.

본 발명은 방위산업 분야란 혹독한 환경에서 사용되는 박막 다층 기판에 이용된다.

도 1은 본 발명에 따른 다층 기판 설계 단면도,

도 2는 와이어 본딩 층인 본딩 패드부를 나타내는 도면,

도 3은 아날로그 접지 층을 나타내는 도면,

도 4는 제1의 신호선 층을 나타내는 도면,

도 5는 전원 공급 층을 나타내는 도면,

도 6 및 도 7은 각각 제2의 신호선 층과 제3의 신호선 층을 나타내는 도면,

도 8은 디지털 전원 층을 나타내는 도면,

도 9는 제4의 신호선 층을 나타내는 도면,

도 10은 디지털 접지 층을 나타내는 도면,

도 11은 외부 출력 층인 납땜 패드부를 나타내는 도면.

Claims (16)

1. 일정 두께를 갖는 다수의 세라믹층으로 이루어진 세라믹 적층체와

   상기 다수의 세라믹층 사이에 각각 배치된 다수의 내부도체 패턴을 포함하며,

   상기 다수의 내부도체 패턴은 제1의 신호선, 제2의 신호선, 제3의 신호선 층, 전원 공급층 및 디지털 전원 층을 포함하며,

   상기 제2 및 제3의 신호선은 상기 전원 공급층과 디지털 전원 층 사이에 배치되는 것을 특징으로 하는 다층기판.
2. 제1항에 있어서,

   상기 세라믹 적층체의 양 주면에 형성된 와이어 본딩 층인 본딩 패드부와 외부 출력 층인 납땜 패드부를 더 포함하는 것을 특징으로 하는 다층기판.
3. 제2항에 있어서,

   상기 본딩 패드부의 하부에는 아날로그 접지 층이 형성되고,

   상기 납땜 패드부의 상부에는 디지털 및 아날로그 접지 층이 형성된 것을 특징으로 하는 다층기판.
4. 제3항에 있어서,

   상기 제1의 신호선은 상기 아날로그 접지 층과 상기 전원 공급층 사이에 배치되고,

   상기 제1의 신호선에는 노이즈에 영향을 받는 신호가 입력되는 것을 특징으로 하는 다층기판.
5. 제4항에 있어서,

   상기 아날로그 접지 층과 전원 공급 층은 바이패스 캐패시터 층을 형성하는 것을 특징으로 하는 다층기판.
6. 제5항에 있어서,

   제2의 신호선 층은 외부 노이즈에 의한 입력 신호의 간섭을 최대한 방지하기 위해서 가장 자리가 아날로그 접지 층으로 에워싸는 구조인 것을 특징으로 하는 다층기판.
7. 제6항에 있어서,

   상기 납땜 패드부는 BGA(Ball grid array) 형태로 이루어진 것을 특징으로 하는 다층기판.
8. 제1항 내지 제7항 중 어느 한 항에 있어서,

   상기 다수의 세라믹층은 저온소결 세라믹으로 이루어진 것을 특징으로 하는 다층기판.
9. 제8항에 있어서,

   상기 전원 공급층에는 3.3V의 전원이 공급되고,

   상기 디지털 전원 층에는 1.8V의 전원이 공급되는 것을 특징으로 하는 다층기판.
10. 일정 두께를 갖는 다수의 세라믹층으로 이루어진 세라믹 적층체와 상기 다수의 세라믹층 사이에 각각 배치된 다수의 내부도체 패턴을 구비한 다층기판의 제조 방법으로서,

    상기 다수의 내부도체 패턴으로서, 아날로그 접지 층, 제1의 신호선 층, 전원 공급 층, 제2의 신호선 층, 제3의 신호선 층, 디지털 전원 층, 제4의 신호선 층, 디지털 접지 층의 순서로 적층하는 단계,

    상기 세라믹 적층체의 양 주면에 본딩 패드부와 납땜 패드부를 마련하는 단계를 포함하는 것을 특징으로 하는 다층기판의 제조 방법.
11. 제 10항에 있어서,

    상기 다수의 세라믹층은 저온소결 세라믹으로 이루어진 것을 특징으로 하는 다층기판의 제조 방법.
12. 제 11항에 있어서,

    상기 납땜 패드부는 BGA(Ball grid array) 형태로 이루어진 것을 특징으로 하는 다층기판의 제조 방법.
13. 제 12항에 있어서,

    외부 노이즈에 의한 입력 신호의 간섭을 최대한 방지하기 위해서 제2의 신호선 층의 가장 자리를 아날로그 접지 층으로 에워싸는 것을 특징으로 하는 다층기판의 제조 방법.
14. 제 13항에 있어서,

    상기 아날로그 접지 층과 전원 공급 층은 바이패스 캐패시터 층을 형성하는 것을 특징으로 하는 다층기판의 제조 방법.
15. 제 14항에 있어서,

    상기 전원 공급층에는 3.3V의 전원이 공급되고,

    상기 디지털 전원 층에는 1.8V의 전원이 공급되는 것을 특징으로 하는 다층기판의 제조 방법.
16. 제 11항에 있어서,

    상기 전원 공급층 및 접지층은 메쉬 구조로 이루어진 것을 특징으로 하는 다 층기판의 제조 방법.

Images