JP3250166B2 - 積層複合電子部品 - Google Patents
積層複合電子部品Info
- Publication number
- JP3250166B2 JP3250166B2 JP26840593A JP26840593A JP3250166B2 JP 3250166 B2 JP3250166 B2 JP 3250166B2 JP 26840593 A JP26840593 A JP 26840593A JP 26840593 A JP26840593 A JP 26840593A JP 3250166 B2 JP3250166 B2 JP 3250166B2
- Authority
- JP
- Japan
- Prior art keywords
- linear expansion
- expansion coefficient
- multilayer
- layer
- thermal stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、積層体素子に電子回路
を組み込み、一つの機能ブロックを形成した積層複合電
子部品に関する。
を組み込み、一つの機能ブロックを形成した積層複合電
子部品に関する。
【０００２】
【従来の技術】電子回路装置の小型化が要望され、その
要望を満たすために、電子部品の小型化と、電子部品を
近接して搭載する高密度実装技術の開発が進められてい
る。電子部品の小型化は、部品単体を小さくすること
と、その小さくした複数の電子素子を一つの積層電子部
品に組み込む、いわゆる複合化が進められ、その技術は
セラミック積層技術の発展とともに急速に進展し、その
完成部品は積層複合電子部品として他の個別部品と一緒
にプリント基板に搭載して使用されている。
要望を満たすために、電子部品の小型化と、電子部品を
近接して搭載する高密度実装技術の開発が進められてい
る。電子部品の小型化は、部品単体を小さくすること
と、その小さくした複数の電子素子を一つの積層電子部
品に組み込む、いわゆる複合化が進められ、その技術は
セラミック積層技術の発展とともに急速に進展し、その
完成部品は積層複合電子部品として他の個別部品と一緒
にプリント基板に搭載して使用されている。
【０００３】積層複合電子部品としては、例えば図３に
示すように、フェライト磁性体内にコイルを埋設し、外
部電極２０、２０を有する積層インダクタ２１の主面上
に抵抗体等の受動素子を有する導体回路を形成し、この
回路の導体ランドにトランジスタ、半導体ＩＣ等の能動
素子として例えば半導体ＩＣのベアチップ２２を導電性
接着剤２３により接着する、いわゆるダイボンデングを
行い、一方該ベアチップの電極と上記導体回路の電極２
４、２４を金線２５、２５・・で接続する、いわゆるワ
イヤボンデングを行い、そしてこの主面上の回路全体を
樹脂層２６により埋め込んで複数の素子の機能を複合化
し、一つの電子回路を構成した電子部品とすることが広
く行われている。また、積層インダクタの代わりに、誘
電体磁器内にコンテンサを埋設した積層コンデンサや、
さらには積層インダクタと積層コンデンサを一体化して
得た積層体素子を上記に準じて用いることも広く行われ
ている。
示すように、フェライト磁性体内にコイルを埋設し、外
部電極２０、２０を有する積層インダクタ２１の主面上
に抵抗体等の受動素子を有する導体回路を形成し、この
回路の導体ランドにトランジスタ、半導体ＩＣ等の能動
素子として例えば半導体ＩＣのベアチップ２２を導電性
接着剤２３により接着する、いわゆるダイボンデングを
行い、一方該ベアチップの電極と上記導体回路の電極２
４、２４を金線２５、２５・・で接続する、いわゆるワ
イヤボンデングを行い、そしてこの主面上の回路全体を
樹脂層２６により埋め込んで複数の素子の機能を複合化
し、一つの電子回路を構成した電子部品とすることが広
く行われている。また、積層インダクタの代わりに、誘
電体磁器内にコンテンサを埋設した積層コンデンサや、
さらには積層インダクタと積層コンデンサを一体化して
得た積層体素子を上記に準じて用いることも広く行われ
ている。
【０００４】このような積層複合電子部品の信頼性を保
証する一つの目安として、ヒートサイクルテストという
加速試験方法がある。この方法は、試験対象の部品を−
５５℃の温度雰囲気中に３０分間放置した後、速やかに
１２５℃の温度雰囲気中に移行させ、その温度で３０分
放置する操作を１サイクルとし、連続５００サイクル繰
り返し、試験前後の特性を比較してＪＩＳ等に定める規
格以内であるかどうかをみるものであり、規格内であれ
ば信頼性が保証されたとするものである。
証する一つの目安として、ヒートサイクルテストという
加速試験方法がある。この方法は、試験対象の部品を−
５５℃の温度雰囲気中に３０分間放置した後、速やかに
１２５℃の温度雰囲気中に移行させ、その温度で３０分
放置する操作を１サイクルとし、連続５００サイクル繰
り返し、試験前後の特性を比較してＪＩＳ等に定める規
格以内であるかどうかをみるものであり、規格内であれ
ば信頼性が保証されたとするものである。
【０００５】
【発明が解決しようとする課題】半導体ベアチップを搭
載した積層複合電子部品に上記ヒートサイクルテストを
行うと、半導体ベアチップにクラックが入り、その特性
が低下することがあるという課題があった。
載した積層複合電子部品に上記ヒートサイクルテストを
行うと、半導体ベアチップにクラックが入り、その特性
が低下することがあるという課題があった。
【０００６】本発明の目的は、ヒートサイクルテストを
行ってもチップ部品の特性を低下させることのない積層
複合電子部品を提供することにある。
行ってもチップ部品の特性を低下させることのない積層
複合電子部品を提供することにある。
【０００７】
【課題を解決するための手段】本発明は、上記課題を解
決するために、コイル、コンデンサ及び抵抗体の少なく
とも一つの素子を内部に有する積層体素子の主面に電子
回路を有する積層複合電子部品において、該積層体素子
の両主面を構成する最外層の内少なくとも電子回路を搭
載する側の最外層は該最外層に隣接する該積層体素子の
素地の線膨張係数より小さく、該電子回路に接続される
チップ部品の線膨張係数より大きい線膨張係数を有する
熱応力緩和層であり、該熱応力緩和層の線膨張係数が２
〜７×１０ -6 ／℃であり、かつ該熱応力緩和層と該チッ
プ部品との線膨張係数の比が２．５より小さい積層複合
電子部品を提供するものである。この際、積層体素子の
両主面を構成する両方の最外層が当該それぞれの最外層
に隣接する該積層体素子の素地の線膨張係数より小さ
く、該電子回路に接続されるチップ部品の線膨張係数よ
り大きい線膨張係数を有する熱応力緩和層であること、
この熱応力緩和層と積層体素子の素地との間に両者の各
成分が拡散した拡散層を有することが好ましい。
決するために、コイル、コンデンサ及び抵抗体の少なく
とも一つの素子を内部に有する積層体素子の主面に電子
回路を有する積層複合電子部品において、該積層体素子
の両主面を構成する最外層の内少なくとも電子回路を搭
載する側の最外層は該最外層に隣接する該積層体素子の
素地の線膨張係数より小さく、該電子回路に接続される
チップ部品の線膨張係数より大きい線膨張係数を有する
熱応力緩和層であり、該熱応力緩和層の線膨張係数が２
〜７×１０ -6 ／℃であり、かつ該熱応力緩和層と該チッ
プ部品との線膨張係数の比が２．５より小さい積層複合
電子部品を提供するものである。この際、積層体素子の
両主面を構成する両方の最外層が当該それぞれの最外層
に隣接する該積層体素子の素地の線膨張係数より小さ
く、該電子回路に接続されるチップ部品の線膨張係数よ
り大きい線膨張係数を有する熱応力緩和層であること、
この熱応力緩和層と積層体素子の素地との間に両者の各
成分が拡散した拡散層を有することが好ましい。
【０００８】本発明において、熱応力緩和層は、その隣
接する積層体素子の素地の線膨脹係数より小さく、電子
回路に接続されるチップ部品の線膨脹係数より大きい線
膨脹係数を有するが、積層体素子の素地は、例えばフェ
ライト磁性体層の線膨脹係数が１０〜１１×１０-6／
℃、セラミック誘電体層の線膨脹係数が９〜１０×１０
-6／℃であり、一方チップ部品、例えは半導体ベアチッ
プの線膨脹係数はシリコーン基板が用いられるので２〜
３×１０-6／℃であるから、積層体素子の素地の線膨脹
係数と半導体ベアチップの線膨脹係数の中間の線膨脹係
数である、２〜７×１０-6／℃の線膨脹係数を有するこ
とが好ましい。熱応力緩和層の線膨脹係数が２×１０-6
／℃より小さいと、熱応力緩和層と積層体素子の素地と
の間にクラックが入り易く、７×１０-6／℃より大きい
とチップ部品にクラックが入り易い。熱応力緩和層と積
層体素子に搭載されるチップ部品との線膨脹係数の比が
３程度であれば、チップ部品にクラックの入ることが少
なく、５を越えるとクラックの入る割合が多くなり、不
良率が大きくなる。フェライト磁性体層にベアチップを
搭載した際の不良率は、セラミック誘電体層にベアチッ
プを搭載した際の不良率より高い。シリコーンを基板と
する他のチップ部品やその他のチップ部品についても上
記のことに準じて考えられる。熱応力緩和層としての材
料としては、アルミナ粉末その他の無機粉末、ホウケイ
酸鉛ガラスその他のガラス粉末、これらの混合物その他
のセラミック粉末が挙げられる。
接する積層体素子の素地の線膨脹係数より小さく、電子
回路に接続されるチップ部品の線膨脹係数より大きい線
膨脹係数を有するが、積層体素子の素地は、例えばフェ
ライト磁性体層の線膨脹係数が１０〜１１×１０-6／
℃、セラミック誘電体層の線膨脹係数が９〜１０×１０
-6／℃であり、一方チップ部品、例えは半導体ベアチッ
プの線膨脹係数はシリコーン基板が用いられるので２〜
３×１０-6／℃であるから、積層体素子の素地の線膨脹
係数と半導体ベアチップの線膨脹係数の中間の線膨脹係
数である、２〜７×１０-6／℃の線膨脹係数を有するこ
とが好ましい。熱応力緩和層の線膨脹係数が２×１０-6
／℃より小さいと、熱応力緩和層と積層体素子の素地と
の間にクラックが入り易く、７×１０-6／℃より大きい
とチップ部品にクラックが入り易い。熱応力緩和層と積
層体素子に搭載されるチップ部品との線膨脹係数の比が
３程度であれば、チップ部品にクラックの入ることが少
なく、５を越えるとクラックの入る割合が多くなり、不
良率が大きくなる。フェライト磁性体層にベアチップを
搭載した際の不良率は、セラミック誘電体層にベアチッ
プを搭載した際の不良率より高い。シリコーンを基板と
する他のチップ部品やその他のチップ部品についても上
記のことに準じて考えられる。熱応力緩和層としての材
料としては、アルミナ粉末その他の無機粉末、ホウケイ
酸鉛ガラスその他のガラス粉末、これらの混合物その他
のセラミック粉末が挙げられる。
【０００９】
【作用】積層体素子の素地とチップ部品の線膨脹係数が
異なり、熱による伸縮の割合が大きく異なってもその応
力をその中間の線膨脹係数を有する熱応力緩和層により
緩和できる。特にこの中間の線膨脹係数を有する熱応力
緩和層は、これと接する積層体素子の素地と互いに各成
分が拡散しあい、両者の中間の線膨脹係数を有する拡散
層が形成され、熱応力緩和層と積層体素子の素地のそれ
ぞれとの応力を緩和する効果がある。
異なり、熱による伸縮の割合が大きく異なってもその応
力をその中間の線膨脹係数を有する熱応力緩和層により
緩和できる。特にこの中間の線膨脹係数を有する熱応力
緩和層は、これと接する積層体素子の素地と互いに各成
分が拡散しあい、両者の中間の線膨脹係数を有する拡散
層が形成され、熱応力緩和層と積層体素子の素地のそれ
ぞれとの応力を緩和する効果がある。
【００１０】
【実施例】次に本発明の実施例を説明する。 実施例１ Ｎｉ−Ｚｎを主成分とする厚さ８０μｍの多数のフェラ
イト磁性体グリーンシートを作成し、その何枚かにスル
ホールを形成するとともに導電ペーストのＡｇ─Ｐｄペ
ーストをスクリーン印刷することにより、それぞれに全
体としてコイルを形成するようにそのコイルの一部を形
成するコイル導体バターン塗膜を形成し、それらをコイ
ル導体バターン塗膜がコイルを形成するように重ね合わ
せ、さらにカバーシートとして上記フェライト磁性体グ
リーンシーの複数枚をその両端に重ね合わせ、積層イン
ダクタ未焼成体を作成する。なお、コイルの両端に当た
るコイル導体バターン塗膜はフェライト磁性体グリーン
シートの端部まで引き出され、後に外部電極と接続され
る。一方、Ａｌ2 Ｏ3 とホウケイ酸鉛ガラスを主成分と
する厚さ１００μｍの絶縁体グリーンシートを作成す
る。次に、上記積層インダクタ未焼成体の両主面のそれ
ぞれに上記絶縁体グリーンシートを重ね、ついで圧着
し、積層インダクタ未焼成圧着体を作成する。実際には
上記積層インダクタ未焼成圧着体は個々に作成されるの
ではなく、１単位のシート重ね体にその多数が形成さ
れ、圧着後個々の積層インダクタ未焼成圧着体に切断さ
れる。
イト磁性体グリーンシートを作成し、その何枚かにスル
ホールを形成するとともに導電ペーストのＡｇ─Ｐｄペ
ーストをスクリーン印刷することにより、それぞれに全
体としてコイルを形成するようにそのコイルの一部を形
成するコイル導体バターン塗膜を形成し、それらをコイ
ル導体バターン塗膜がコイルを形成するように重ね合わ
せ、さらにカバーシートとして上記フェライト磁性体グ
リーンシーの複数枚をその両端に重ね合わせ、積層イン
ダクタ未焼成体を作成する。なお、コイルの両端に当た
るコイル導体バターン塗膜はフェライト磁性体グリーン
シートの端部まで引き出され、後に外部電極と接続され
る。一方、Ａｌ2 Ｏ3 とホウケイ酸鉛ガラスを主成分と
する厚さ１００μｍの絶縁体グリーンシートを作成す
る。次に、上記積層インダクタ未焼成体の両主面のそれ
ぞれに上記絶縁体グリーンシートを重ね、ついで圧着
し、積層インダクタ未焼成圧着体を作成する。実際には
上記積層インダクタ未焼成圧着体は個々に作成されるの
ではなく、１単位のシート重ね体にその多数が形成さ
れ、圧着後個々の積層インダクタ未焼成圧着体に切断さ
れる。
【００１１】この個々の積層インダクタ未焼成圧着体を
９００℃、６０分焼成し、図１に示す複合用積層インダ
クタ１を得る。この複合用積層インダクタ１について、
各部分を削り取って線膨脹係数を測定したところ、積層
インダクタ本体２と、それぞれ５０μｍの拡散層３、３
と、 それぞれ７５μｍのセラミック絶縁体層４、４に
分かれることがわかった。すなわち、積層インダクタ本
体２はその素地の線膨脹係数が１１×１０-6／℃であ
り、セラミック絶縁体層４、４の線膨脹係数は５×１０
-6／℃であり、拡散層３、３の線膨脹係数は８×１０-6
／℃であった。なお、後述の半導体ベアチップの線膨脹
係数は２．４×１０-6／℃であった。
９００℃、６０分焼成し、図１に示す複合用積層インダ
クタ１を得る。この複合用積層インダクタ１について、
各部分を削り取って線膨脹係数を測定したところ、積層
インダクタ本体２と、それぞれ５０μｍの拡散層３、３
と、 それぞれ７５μｍのセラミック絶縁体層４、４に
分かれることがわかった。すなわち、積層インダクタ本
体２はその素地の線膨脹係数が１１×１０-6／℃であ
り、セラミック絶縁体層４、４の線膨脹係数は５×１０
-6／℃であり、拡散層３、３の線膨脹係数は８×１０-6
／℃であった。なお、後述の半導体ベアチップの線膨脹
係数は２．４×１０-6／℃であった。
【００１２】この複合用積層インダクタ１の一方の主面
に導体ランド塗膜を有する厚膜導体塗膜、厚膜抵抗体塗
膜をスクリーン印刷により形成し、焼き付け、それぞれ
導体ランドを有する配線導体と抵抗体を有する厚膜回路
を形成する。ついで、コイル導体塗膜の焼成体からなる
コイル導体が導出されている積層インダクタ本体２の外
側面及び上記拡散層３、３、セラミック絶縁体層４、４
の対応する外側面にそのコイル導体の端部に接続する外
部電極塗膜をスクリーン印刷法により形成して焼付け、
外部電極５、５・・を形成する。
に導体ランド塗膜を有する厚膜導体塗膜、厚膜抵抗体塗
膜をスクリーン印刷により形成し、焼き付け、それぞれ
導体ランドを有する配線導体と抵抗体を有する厚膜回路
を形成する。ついで、コイル導体塗膜の焼成体からなる
コイル導体が導出されている積層インダクタ本体２の外
側面及び上記拡散層３、３、セラミック絶縁体層４、４
の対応する外側面にそのコイル導体の端部に接続する外
部電極塗膜をスクリーン印刷法により形成して焼付け、
外部電極５、５・・を形成する。
【００１３】このように外部電極を形成した複合用積層
インダクタ１のセラミック絶縁体層４、４の一方の主面
に形成した導体ランド６に半導体ベアチップ７を導電性
エポキシ樹脂接着剤８でダイボンデングし、この半導体
ベアチップ７の他の電極と配線導体の電極９、９とを金
線１０、１０・・でワイヤボンデングする。そしてその
主面内に形成された半導体ベアチップ７を含む電子回路
全体を樹脂層１１により埋め込む。このようにして、複
合用積層インダクタ１の一方の主面に電子回路を設け、
フェライト磁性体内のインダクタと接続した積層複合電
子部品ができあがる。
インダクタ１のセラミック絶縁体層４、４の一方の主面
に形成した導体ランド６に半導体ベアチップ７を導電性
エポキシ樹脂接着剤８でダイボンデングし、この半導体
ベアチップ７の他の電極と配線導体の電極９、９とを金
線１０、１０・・でワイヤボンデングする。そしてその
主面内に形成された半導体ベアチップ７を含む電子回路
全体を樹脂層１１により埋め込む。このようにして、複
合用積層インダクタ１の一方の主面に電子回路を設け、
フェライト磁性体内のインダクタと接続した積層複合電
子部品ができあがる。
【００１４】このような積層複合電子部品としてＤＣ−
ＤＣコンバータを５０個作成し、その出力特性を測定し
たところ、いずれも規格を満足していた。また、上述の
ヒートサイクルテストを行ない、連続して５００サイク
ル繰り返した後、ＤＣ−ＤＣコンバータの出力特性を測
定した結果、規格を越えて異常と判断されるものは皆無
であった。
ＤＣコンバータを５０個作成し、その出力特性を測定し
たところ、いずれも規格を満足していた。また、上述の
ヒートサイクルテストを行ない、連続して５００サイク
ル繰り返した後、ＤＣ−ＤＣコンバータの出力特性を測
定した結果、規格を越えて異常と判断されるものは皆無
であった。
【００１５】実施例２ 図２に示すように、実施例１と同様に複合用積層インダ
クタ１を作成し、その一方の主面に実施例１と同様の方
法で異なる導体回路を形成し、その電極１２、１２に面
実装型半導体ＩＣチップ１３のバンプ１４、１４をはん
だ付けにより接続し、その主面周縁にこのチップを含む
全体の電子回路を囲う枠体１５を設ける。
クタ１を作成し、その一方の主面に実施例１と同様の方
法で異なる導体回路を形成し、その電極１２、１２に面
実装型半導体ＩＣチップ１３のバンプ１４、１４をはん
だ付けにより接続し、その主面周縁にこのチップを含む
全体の電子回路を囲う枠体１５を設ける。
【００１６】実施例３ 実施例１において、セラミック絶縁体層の線膨脹係数を
５×１０-6／℃とするように、Ａｌ2 Ｏ3 とホウケイ酸
鉛ガラスの比率を変えた絶縁体グリーンシートを用いた
以外は同様にしてＤＣ−ＤＣコンバータを５０個作成
し、これらについても実施例１と同様に試験したとこ
ろ、異常と判断されるものは皆無であった。
５×１０-6／℃とするように、Ａｌ2 Ｏ3 とホウケイ酸
鉛ガラスの比率を変えた絶縁体グリーンシートを用いた
以外は同様にしてＤＣ−ＤＣコンバータを５０個作成
し、これらについても実施例１と同様に試験したとこ
ろ、異常と判断されるものは皆無であった。
【００１７】実施例４ チタン酸バリウムを主成分とする誘電体グリーンシート
を多数作成し、その何枚かにスクリーン印刷法により導
電ベーストからなる内部電極塗膜を印刷し、それらをそ
れぞれの誘電体グリーンシートを介して内部電極塗膜が
対向するように重ね、さらにその重ね体の上下両端にカ
バーシートとして複数の上記誘電体グリーンシートを重
ね、積層コンデンサ未焼成体を作成する。なお、両端の
内部電極塗膜はシートの端部まで引き出し、後述の外部
電極と接続できるようにする。そして、この積層コンデ
ンサ未焼成体と実施例１で作成したと同様の積層インダ
クタ未焼成体とを重ね、さらにその両端にそれぞれ実施
例１で用いた絶縁体グリーンシートを重ね、圧着して積
層ＬＣ未焼成圧着体を作成する。実際には、積層ＬＣ未
焼成圧着体は個々に作成するのではなく、１単位のシー
ト重ね体にその多数が形成され、圧着後個々の積層ＬＣ
未焼成圧着体に切断される。この積層ＬＣ未焼成圧着体
を焼成し、積層インダクタと積層コンデンサからなる複
合用積層ＬＣ体を作成した。実施例１と同様に、この複
合用積層ＬＣ体に積層インダクタの両端のコイル導体、
積層コンデンサの両端の内部電極に接続する外部電極を
形成するとともに、その一方の主面に導体回路を形成し
て半導体ベアチップを接続し、積層複合電子部品を作成
した。このような積層複合電子部品としてドルビ─ノイ
ズリダクションをを５０個作成し、そのレスポンス特性
を測定したところ、異常と判断されるものは皆無であっ
た。
を多数作成し、その何枚かにスクリーン印刷法により導
電ベーストからなる内部電極塗膜を印刷し、それらをそ
れぞれの誘電体グリーンシートを介して内部電極塗膜が
対向するように重ね、さらにその重ね体の上下両端にカ
バーシートとして複数の上記誘電体グリーンシートを重
ね、積層コンデンサ未焼成体を作成する。なお、両端の
内部電極塗膜はシートの端部まで引き出し、後述の外部
電極と接続できるようにする。そして、この積層コンデ
ンサ未焼成体と実施例１で作成したと同様の積層インダ
クタ未焼成体とを重ね、さらにその両端にそれぞれ実施
例１で用いた絶縁体グリーンシートを重ね、圧着して積
層ＬＣ未焼成圧着体を作成する。実際には、積層ＬＣ未
焼成圧着体は個々に作成するのではなく、１単位のシー
ト重ね体にその多数が形成され、圧着後個々の積層ＬＣ
未焼成圧着体に切断される。この積層ＬＣ未焼成圧着体
を焼成し、積層インダクタと積層コンデンサからなる複
合用積層ＬＣ体を作成した。実施例１と同様に、この複
合用積層ＬＣ体に積層インダクタの両端のコイル導体、
積層コンデンサの両端の内部電極に接続する外部電極を
形成するとともに、その一方の主面に導体回路を形成し
て半導体ベアチップを接続し、積層複合電子部品を作成
した。このような積層複合電子部品としてドルビ─ノイ
ズリダクションをを５０個作成し、そのレスポンス特性
を測定したところ、異常と判断されるものは皆無であっ
た。
【００１８】参考例１ 実施例１において、セラミック絶縁体層の線膨脹係数を
８×１０-6／℃とするように、Ａｌ2 Ｏ3 とホウケイ酸
鉛ガラスの比率を変えた絶縁体グリーンシートを用いた
以外は同様にしてＤＣ−ＤＣコンバータを５０個作成
し、これらについても実施例１と同様に試験したとこ
ろ、異常と判断されるものは５個あった。
８×１０-6／℃とするように、Ａｌ2 Ｏ3 とホウケイ酸
鉛ガラスの比率を変えた絶縁体グリーンシートを用いた
以外は同様にしてＤＣ−ＤＣコンバータを５０個作成
し、これらについても実施例１と同様に試験したとこ
ろ、異常と判断されるものは５個あった。
【００１９】参考例２ 実施例１において、セラミック絶縁体層の線膨脹係数を
９×１０-6／℃とするように、Ａｌ2 Ｏ3 とホウケイ酸
鉛ガラスの比率を変えた絶縁体グリーンシートを用いた
以外は同様にしてＤＣ−ＤＣコンバータを５０個作成
し、これらについても実施例１と同様に試験したとこ
ろ、異常と判断されるものは１０個あった。
９×１０-6／℃とするように、Ａｌ2 Ｏ3 とホウケイ酸
鉛ガラスの比率を変えた絶縁体グリーンシートを用いた
以外は同様にしてＤＣ−ＤＣコンバータを５０個作成
し、これらについても実施例１と同様に試験したとこ
ろ、異常と判断されるものは１０個あった。
【００２０】参考例３ 実施例１において、セラミック絶縁体層の線膨脹係数を
１×１０-6／℃とするように、Ａｌ2 Ｏ3 、ホウケイ酸
鉛ガラス、石英ガラスの比率を変えた絶縁体グリーンシ
ートを用いた以外は同様にしてＤＣ−ＤＣコンバータを
５０個作成し、これらについても実施例１と同様に試験
したところ、異常と判断されるものは５個あった。
１×１０-6／℃とするように、Ａｌ2 Ｏ3 、ホウケイ酸
鉛ガラス、石英ガラスの比率を変えた絶縁体グリーンシ
ートを用いた以外は同様にしてＤＣ−ＤＣコンバータを
５０個作成し、これらについても実施例１と同様に試験
したところ、異常と判断されるものは５個あった。
【００２１】
【発明の効果】本発明によれば、積層体素子の素地の線
膨張係数より小さく、積層体素子に設けられる電子回路
に接続されるチップ部品の線膨張係数より大きい線膨張
係数を有する熱応力緩和層を積層体素子とチップ部品の
間に設け、その熱応力緩和層の線膨張係数を２〜７×１
０ -6 ／℃とし、かつこの熱応力緩和層と上記チップ部 品
との線膨張係数の比を２．５より小さくしたので、上記
したヒートサイクルテストにも耐える積層複合電子部品
を提供することができ、例えば半導体ベアチップにクラ
ックが入ることがなく、熱応力（ヒートショック）に対
する信頼性を向上することができる。
膨張係数より小さく、積層体素子に設けられる電子回路
に接続されるチップ部品の線膨張係数より大きい線膨張
係数を有する熱応力緩和層を積層体素子とチップ部品の
間に設け、その熱応力緩和層の線膨張係数を２〜７×１
０ -6 ／℃とし、かつこの熱応力緩和層と上記チップ部 品
との線膨張係数の比を２．５より小さくしたので、上記
したヒートサイクルテストにも耐える積層複合電子部品
を提供することができ、例えば半導体ベアチップにクラ
ックが入ることがなく、熱応力（ヒートショック）に対
する信頼性を向上することができる。
【図１】本発明の第１の実施例の積層複合電子部品の縦
断面図である。
断面図である。
【図２】その第２の実施例の積層複合電子部品の縦断面
図である。
図である。
【図３】従来の積層複合電子部品の縦断面図である。
１ 複合用積層インダクタ ２、２ 積層インダクタ本体 ３、３ 拡散層 ４、４ セラミック絶縁体層 ７ ベアチップ １３ 面実装型の半導体ＩＣチップ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 1/02 H01L 23/15 H05K 1/18 H05K 3/46
Claims (3)
- 【請求項１】 コイル、コンデンサ及び抵抗体の少なく
とも一つの素子を内部に有する積層体素子の主面に電子
回路を有する積層複合電子部品において、該積層体素子
の両主面を構成する最外層の内少なくとも電子回路を搭
載する側の最外層は該最外層に隣接する該積層体素子の
素地の線膨張係数より小さく、該電子回路に接続される
チップ部品の線膨張係数より大きい線膨張係数を有する
熱応力緩和層であり、該熱応力緩和層の線膨張係数が２
〜７×１０ -6 ／℃であり、かつ該熱応力緩和層と該チッ
プ部品との線膨張係数の比が２．５より小さい積層複合
電子部品。 - 【請求項２】 積層体素子の両主面を構成する両方の最
外層が当該それぞれの最外層に隣接する該積層体素子の
素地の線膨張係数より小さく、該電子回路に接続される
チップ部品の線膨張係数より大きい線膨張係数を有する
熱応力緩和層である請求項１記載の積層複合電子部品。 - 【請求項３】 熱応力緩和層と積層体素子の素地との間
に両者の各成分が拡散した拡散層を有する請求項１又は
２記載の積層複合電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26840593A JP3250166B2 (ja) | 1993-09-30 | 1993-09-30 | 積層複合電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26840593A JP3250166B2 (ja) | 1993-09-30 | 1993-09-30 | 積層複合電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07106717A JPH07106717A (ja) | 1995-04-21 |
| JP3250166B2 true JP3250166B2 (ja) | 2002-01-28 |
Family
ID=17458024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26840593A Expired - Fee Related JP3250166B2 (ja) | 1993-09-30 | 1993-09-30 | 積層複合電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3250166B2 (ja) |
-
1993
- 1993-09-30 JP JP26840593A patent/JP3250166B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07106717A (ja) | 1995-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930010076B1 (ko) | 다층혼성집적회로 | |
| US5549778A (en) | Manufacturing method for multilayer ceramic substrate | |
| JP2715934B2 (ja) | 多層印刷配線基板装置及びその製造方法 | |
| JP2857552B2 (ja) | 積層電子部品及びその製造方法 | |
| JPWO2012014692A1 (ja) | セラミック多層基板およびその製造方法 | |
| JP3250166B2 (ja) | 積層複合電子部品 | |
| JP3661704B2 (ja) | 多層セラミック基板 | |
| US7820490B2 (en) | Method for LTCC circuitry | |
| JPH1131632A (ja) | 固体複合部品の製造方法 | |
| JPS58220492A (ja) | 複合回路装置 | |
| JP2003163559A (ja) | フィルタを有する回路基板 | |
| JP2000150303A (ja) | 固体複合部品の製造方法 | |
| JPH06124850A (ja) | 積層複合電子部品 | |
| JP2817553B2 (ja) | 半導体パッケージ構造及びその製造方法 | |
| JPH02164096A (ja) | 多層電子回路基板とその製造方法 | |
| JP2000188475A (ja) | セラミック多層基板の製造方法 | |
| JP2001160681A (ja) | 多層セラミック基板およびその製造方法 | |
| JPS5950596A (ja) | チツプ状電子部品およびその製造方法 | |
| JP2003022913A (ja) | チップ部品及びその製造方法 | |
| KR20090100916A (ko) | 고 신뢰성 다층 기판 및 그의 제조 방법 | |
| JPH05226506A (ja) | 表面実装型複合部品及びその製造方法 | |
| JP3418874B2 (ja) | 積層複合電子部品 | |
| JPH08242136A (ja) | Ｌｃ複合部品 | |
| JPS63111697A (ja) | 配線基板およびその製造方法 | |
| JPH0544200B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011009 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091116 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091116 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |