JPS63111697A - 配線基板およびその製造方法 - Google Patents
配線基板およびその製造方法Info
- Publication number
- JPS63111697A JPS63111697A JP25916886A JP25916886A JPS63111697A JP S63111697 A JPS63111697 A JP S63111697A JP 25916886 A JP25916886 A JP 25916886A JP 25916886 A JP25916886 A JP 25916886A JP S63111697 A JPS63111697 A JP S63111697A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- layer
- wiring
- conductor
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000004020 conductor Substances 0.000 claims description 79
- 239000000919 ceramic Substances 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 25
- 239000010408 film Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 24
- 239000010409 thin film Substances 0.000 claims description 23
- 229920001721 polyimide Polymers 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000009719 polyimide resin Substances 0.000 claims description 11
- 239000012212 insulator Substances 0.000 claims description 10
- 229910000679 solder Inorganic materials 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 239000011521 glass Substances 0.000 claims description 8
- 238000000206 photolithography Methods 0.000 claims description 6
- 238000001035 drying Methods 0.000 claims description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 4
- 238000010304 firing Methods 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 238000007639 printing Methods 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 2
- 238000004528 spin coating Methods 0.000 claims 1
- 239000010949 copper Substances 0.000 description 14
- 239000004642 Polyimide Substances 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000009833 condensation Methods 0.000 description 2
- 230000005494 condensation Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 241001424392 Lucia limbaria Species 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は配線基板およびその製造方法に係り、特にハイ
ブリッドＩＣ用の多層配線基板およびその製造方法に関
する。
ブリッドＩＣ用の多層配線基板およびその製造方法に関
する。
（従来の技術）
近年、電子機器の小型軽量化、多機能化、高速化、高信
顆化等の要求の高まりに伴ない、アルミナ等のセラミッ
クの多層配線基板上にＩＣチップや抵抗、コンデンサの
ようなチップ部品を多数搭載し、全体を金属製キャップ
で気密に封止した構造のハイブリッドＩＣが多用されて
きている。
顆化等の要求の高まりに伴ない、アルミナ等のセラミッ
クの多層配線基板上にＩＣチップや抵抗、コンデンサの
ようなチップ部品を多数搭載し、全体を金属製キャップ
で気密に封止した構造のハイブリッドＩＣが多用されて
きている。
そしてこのハイブリッドＩＣに用いられるセラミック多
層配線基板は、通常グリーンシート法、厚膜法、あるい
は厚膜薄膜混成法等の方法により製造されている。
層配線基板は、通常グリーンシート法、厚膜法、あるい
は厚膜薄膜混成法等の方法により製造されている。
しかしながら、このようなセラミック多層配線 ５ 一
基板は、比較的大きな誘電率（ε）を有するセラミック
（ε＝８〜１０）や結晶化ガラス（ε−９〜２０）で絶
縁体層が構成されているなめ、配線の浮遊容量を低く抑
えることができず、搭載された素子の高速動作化が阻ま
れている。
（ε＝８〜１０）や結晶化ガラス（ε−９〜２０）で絶
縁体層が構成されているなめ、配線の浮遊容量を低く抑
えることができず、搭載された素子の高速動作化が阻ま
れている。
そこでこのような問題に対処するため、最近高速素子搭
載用の配線基板として銅−ポリイミド多層配線基板が開
発されつつある。この配線基板は、第４図に示すように
、厚さが１μｍ〜１０μｍ程度の薄膜導体パターン２と
ポリイミド層３とをセラミック基板１上に積層した構造
を有し、次のようにして製造されている。
載用の配線基板として銅−ポリイミド多層配線基板が開
発されつつある。この配線基板は、第４図に示すように
、厚さが１μｍ〜１０μｍ程度の薄膜導体パターン２と
ポリイミド層３とをセラミック基板１上に積層した構造
を有し、次のようにして製造されている。
すなわち、蒸着あるいはスパッタリングにより銅を主導
体とした２ないし３種の導体の薄膜をセラミック基板１
の全面に形成した後、フォトリソグラフィ等の方法で不
要部分をエツチングし薄膜導体パターン２を形成する第
１の工程と、ポリイミド樹脂をスピンコー１へ乾燥した
後、フォトリングラフィにより上下の導体パターン２間
を電気的に接続する通孔４を形成する第２の工程とを繰
返−６＝ すことにより製造されている。
体とした２ないし３種の導体の薄膜をセラミック基板１
の全面に形成した後、フォトリソグラフィ等の方法で不
要部分をエツチングし薄膜導体パターン２を形成する第
１の工程と、ポリイミド樹脂をスピンコー１へ乾燥した
後、フォトリングラフィにより上下の導体パターン２間
を電気的に接続する通孔４を形成する第２の工程とを繰
返−６＝ すことにより製造されている。
そしてこのような薄膜法により製造された銅−ポリイミ
ド多層配線基板は、絶縁体層を構成するポリイミド樹脂
の誘電率が極めて低く（ε−３〜４〉、しかも他の金属
に比べて電気抵抗の小さな銅により導体パターン２が形
成されているため、搭載された素子を高速動作させるこ
とができるという利点を有している。
ド多層配線基板は、絶縁体層を構成するポリイミド樹脂
の誘電率が極めて低く（ε−３〜４〉、しかも他の金属
に比べて電気抵抗の小さな銅により導体パターン２が形
成されているため、搭載された素子を高速動作させるこ
とができるという利点を有している。
（発明が解決しようとする問題点）
しかしながらこのような配線基板においては、ポリイミ
ド樹脂が吸湿性を有するため、この上にＩＣチップ等を
搭載し金属製キャップ等で気密に封止してハイブリッド
ＩＣを製作した場合、ポリイミド層３の厚さ方向から湿
気が金属製キャップ内部の搭載領域内に侵入してしまう
。
ド樹脂が吸湿性を有するため、この上にＩＣチップ等を
搭載し金属製キャップ等で気密に封止してハイブリッド
ＩＣを製作した場合、ポリイミド層３の厚さ方向から湿
気が金属製キャップ内部の搭載領域内に侵入してしまう
。
そしてこの湿気がマイグレーションによる多層配線部の
短絡事故、ＩＣやワイヤの腐蝕事故、あるいは温度サイ
クル試験時の結露による短絡事故等を引き起こすという
問題があった。
短絡事故、ＩＣやワイヤの腐蝕事故、あるいは温度サイ
クル試験時の結露による短絡事故等を引き起こすという
問題があった。
本発明はこれらの問題を解決するためになされたもので
、耐湿性が改善され気密に封止された領域内への湿気の
侵入がなく、しかも信頼性が高く高速動作が可能なハイ
ブリッドＩＣ用などの多層配線基板およびその製造方法
を提供することを目的とする。
、耐湿性が改善され気密に封止された領域内への湿気の
侵入がなく、しかも信頼性が高く高速動作が可能なハイ
ブリッドＩＣ用などの多層配線基板およびその製造方法
を提供することを目的とする。
［発明の楕或コ
（問題点を解決するための手段）
本発明の配線基板は、セラミック基板と、このセラミッ
ク基板の所定面中央部に配設された低誘電率絶縁材料を
絶縁体層としＣｕ系導体パターンを多層的に有する多層
配線部と、前記セラミック基板の所定面周辺部に前記多
層配線部に対し離間して形設された入出力パッドと、こ
の入出力パッドと前記多層配線部との間に配設され一端
は入出力パッドに他端は多層配線部の端子にそれぞれ電
気的に接続された導電配線パターンと、この導電配線パ
ターンの少なくとも一部をそれぞれ被覆しながらかつ前
記多層配線部を囲繞するよう前記セラミック基板の所定
面に環状に形設された耐湿性材料からなる絶縁体層と、
この絶縁体層上に形設された環状導電体層と、前記多層
配線部を覆うように基部が前記環状導電体層に取着され
た導電性キャップとを具備することを特徴としている。
ク基板の所定面中央部に配設された低誘電率絶縁材料を
絶縁体層としＣｕ系導体パターンを多層的に有する多層
配線部と、前記セラミック基板の所定面周辺部に前記多
層配線部に対し離間して形設された入出力パッドと、こ
の入出力パッドと前記多層配線部との間に配設され一端
は入出力パッドに他端は多層配線部の端子にそれぞれ電
気的に接続された導電配線パターンと、この導電配線パ
ターンの少なくとも一部をそれぞれ被覆しながらかつ前
記多層配線部を囲繞するよう前記セラミック基板の所定
面に環状に形設された耐湿性材料からなる絶縁体層と、
この絶縁体層上に形設された環状導電体層と、前記多層
配線部を覆うように基部が前記環状導電体層に取着され
た導電性キャップとを具備することを特徴としている。
またその製造方法は、セラミック基板の所定面に一端が
周辺部に他端が中央部に向かう導体配線パターンを厚膜
法により形成する工程と、前記導電配線パターンの少な
くとも一部をそれぞれ被覆しながらかつ前記セラミック
基板の所定面中央部を囲繞するように環状に結晶化カラ
スからなる絶縁体層を形成する工程と、前記絶縁体層上
に環状導電体層を厚膜法により形成する工程と、前記セ
ラミック基板の所定面中央部にポリイミド樹脂を絶縁体
層とし端子が前記導体配線パターンの他端に接続される
Ｃ ｕ系導体パターンを多層的に有する多層配線部とこ
の多層配線部の最上層のＣｕ系導体パターンと同時に少
なくとも前記導体配線パターンの一端に電気的に接続さ
れる入出力パッドとを薄膜法により形成する工程と、前
記多層配線部を覆うように導電性キャップの基部を前記
環状導電体層に取着する工程とからなることを特徴と−
９＝ している。
周辺部に他端が中央部に向かう導体配線パターンを厚膜
法により形成する工程と、前記導電配線パターンの少な
くとも一部をそれぞれ被覆しながらかつ前記セラミック
基板の所定面中央部を囲繞するように環状に結晶化カラ
スからなる絶縁体層を形成する工程と、前記絶縁体層上
に環状導電体層を厚膜法により形成する工程と、前記セ
ラミック基板の所定面中央部にポリイミド樹脂を絶縁体
層とし端子が前記導体配線パターンの他端に接続される
Ｃ ｕ系導体パターンを多層的に有する多層配線部とこ
の多層配線部の最上層のＣｕ系導体パターンと同時に少
なくとも前記導体配線パターンの一端に電気的に接続さ
れる入出力パッドとを薄膜法により形成する工程と、前
記多層配線部を覆うように導電性キャップの基部を前記
環状導電体層に取着する工程とからなることを特徴と−
９＝ している。
（作用）
本発明の配線基板およびその製造方法においては、内部
配線と電気的に接続するための導電配線パターンと環状
導電体層とが厚膜法により形成されており、環状導電体
層の内側のセラミック基板上に薄膜法により低誘電率絶
縁材料を絶縁体層としＣｕ系導体パターンを多層的に有
する多層配線部が設けられている。
配線と電気的に接続するための導電配線パターンと環状
導電体層とが厚膜法により形成されており、環状導電体
層の内側のセラミック基板上に薄膜法により低誘電率絶
縁材料を絶縁体層としＣｕ系導体パターンを多層的に有
する多層配線部が設けられている。
従って多層配線素子にＩＣチップ等の素子を搭載するこ
とにより、高速動作か可能なハイブリッドＩＣが得られ
る。
とにより、高速動作か可能なハイブリッドＩＣが得られ
る。
また、環状導電体層上に金属製キャップを取着すること
により多層配線部が気密に封止されて外気に直接触れる
ことがなく、しかもこの環状導電体層より外側の絶縁体
層がセラミック及び結晶化ガラスで構成され、ここから
厚さ方向に湿気が侵入してくることがないので、短絡腐
蝕事故等が発生ずることがなく、信頼性の高いハイブリ
ッドＩＣが得られる。
により多層配線部が気密に封止されて外気に直接触れる
ことがなく、しかもこの環状導電体層より外側の絶縁体
層がセラミック及び結晶化ガラスで構成され、ここから
厚さ方向に湿気が侵入してくることがないので、短絡腐
蝕事故等が発生ずることがなく、信頼性の高いハイブリ
ッドＩＣが得られる。
＝ １０−
さらに、薄膜法により導電配線パターンの露出部上にＣ
ｕ系の入出力パッドが形成されているので、この上に入
出力リード等を固着しやすい。
ｕ系の入出力パッドが形成されているので、この上に入
出力リード等を固着しやすい。
またさらにシールリングパターンとなる環状導電体層を
、特にハンダぬれ性のよい厚膜導体ペーストで印刷形成
した配線基板においては、ハンダでの金属製キャップ溶
着作業がしやすい。
、特にハンダぬれ性のよい厚膜導体ペーストで印刷形成
した配線基板においては、ハンダでの金属製キャップ溶
着作業がしやすい。
（実施例）
以下、本発明の実施例を図面に基づいて説明する。
第１図および第２図は、それぞれ本発明の配線基板の一
実施例を示す斜視図および要部拡大断面図である。
実施例を示す斜視図および要部拡大断面図である。
これらの図において符号５はアルミナ等のセラミックか
らなる基板を示し、このセラミック基板５表面の周辺部
には、基板中央部に向かってそれぞれ延出された複数本
の比較的短尺の導体パターン６が以下に示す厚膜法によ
りそれぞれ形成されている。
らなる基板を示し、このセラミック基板５表面の周辺部
には、基板中央部に向かってそれぞれ延出された複数本
の比較的短尺の導体パターン６が以下に示す厚膜法によ
りそれぞれ形成されている。
すなわち、これらの短尺の厚膜導体パターン６は例えば
ＣＵベースト、Ａｇ−Ｐｔペースト、Ａｕ−Ｐｔペース
ト。Ａｇ−Ｐｄペーストのような、Ｓ ｕ −Ｐ ｂ系
のハンダとのぬれ性が良くかつこのハンダとの拡散速度
の遅い厚膜導体ペーストを、５〜２０μｍの厚さにスク
リーン印刷し続いて乾燥、焼成することによって形成さ
れている。
ＣＵベースト、Ａｇ−Ｐｔペースト、Ａｕ−Ｐｔペース
ト。Ａｇ−Ｐｄペーストのような、Ｓ ｕ −Ｐ ｂ系
のハンダとのぬれ性が良くかつこのハンダとの拡散速度
の遅い厚膜導体ペーストを、５〜２０μｍの厚さにスク
リーン印刷し続いて乾燥、焼成することによって形成さ
れている。
またこうして形成された短尺の厚膜導体パターン６の上
には、これらの両端部をそれぞれ露出させ中央部のみを
被覆するような幅のリング状の絶縁体層７が、結晶化カ
ラスペーストを印刷、乾燥焼成することによって形成さ
れている。さらにこのリング状の絶縁体層７の上には、
これと相似形でこれよりいくらか幅の狭いリング状の導
体パターン８が、前述の厚膜導体ペーストを印刷、乾燥
、焼成することによって形成されている。
には、これらの両端部をそれぞれ露出させ中央部のみを
被覆するような幅のリング状の絶縁体層７が、結晶化カ
ラスペーストを印刷、乾燥焼成することによって形成さ
れている。さらにこのリング状の絶縁体層７の上には、
これと相似形でこれよりいくらか幅の狭いリング状の導
体パターン８が、前述の厚膜導体ペーストを印刷、乾燥
、焼成することによって形成されている。
またさらにこのようなリング状の厚膜導体パターン８の
内側のセラミック基板５表面には、銅を主導体としな２
ないし３種の導体からなる厚さが１μｍ〜１０μｍ程度
の薄膜導体パターン９とほぼ同じ厚さのポリイミド層１
０とを、以下に示すような薄膜法によって交互に積層し
てなる銅−ポリイミド多層配線部１１が設けられている
。
内側のセラミック基板５表面には、銅を主導体としな２
ないし３種の導体からなる厚さが１μｍ〜１０μｍ程度
の薄膜導体パターン９とほぼ同じ厚さのポリイミド層１
０とを、以下に示すような薄膜法によって交互に積層し
てなる銅−ポリイミド多層配線部１１が設けられている
。
ずなわちこの多層配線部１１は、まずリング状の導体パ
ターン８の内側のセラミック基板５上に銅を主導体とし
た２ないし３種の導体、例えばＣｒ／Ｃｕ、Ｔｉ／Ｃｕ
、Ｃｒ／Ｃｕ／Ｃｒ、Ｔｉ／Ｃｕ／Ｃｒ、Ｃｒ／Ｃｕ／
Ａｕ、Ｔｉ／Ｃｕ／Ａｕ等の導体を蒸着あるいはスパッ
タリングすることにより薄膜を形成した後、フォトリソ
グラフィにより不要の部分をエツチングすることにより
第１層目の薄膜導体パターン９を形成する。そしてこの
第１層目の薄膜導体パターン９においては、その端部１
２が短尺の厚膜導体パターン６の全内側端部上に重なり
合うように形成し、短尺の厚膜導体パターン６と多層配
線部１１の導体パターンとが電気的に接続されるように
構成する。
ターン８の内側のセラミック基板５上に銅を主導体とし
た２ないし３種の導体、例えばＣｒ／Ｃｕ、Ｔｉ／Ｃｕ
、Ｃｒ／Ｃｕ／Ｃｒ、Ｔｉ／Ｃｕ／Ｃｒ、Ｃｒ／Ｃｕ／
Ａｕ、Ｔｉ／Ｃｕ／Ａｕ等の導体を蒸着あるいはスパッ
タリングすることにより薄膜を形成した後、フォトリソ
グラフィにより不要の部分をエツチングすることにより
第１層目の薄膜導体パターン９を形成する。そしてこの
第１層目の薄膜導体パターン９においては、その端部１
２が短尺の厚膜導体パターン６の全内側端部上に重なり
合うように形成し、短尺の厚膜導体パターン６と多層配
線部１１の導体パターンとが電気的に接続されるように
構成する。
このようにして形成された薄膜導体パターン９上に、有
機材料であるポリイミド樹脂をスピンコートし乾燥硬化
させてポリイミド層１０を形成した後、フォトリソグラ
フィによりエツチングを行−１３＝ って導体パターン９間を電気的に接続するための通孔１
３を形成する。
機材料であるポリイミド樹脂をスピンコートし乾燥硬化
させてポリイミド層１０を形成した後、フォトリソグラ
フィによりエツチングを行−１３＝ って導体パターン９間を電気的に接続するための通孔１
３を形成する。
これらの工程を繰返して薄膜導体パターン９とポリイミ
ド層１０とを所定の層数を交互に積層し、最後に最上層
の薄膜導体パターン９を以下に示すようにして形成する
。
ド層１０とを所定の層数を交互に積層し、最後に最上層
の薄膜導体パターン９を以下に示すようにして形成する
。
すなわち最上層においては、前記録を主導体とした２な
いし３種の導体を基板全面に蒸着あるいはスパッタリン
グした後、この薄膜導体をエツチングすることにより、
リング状の厚膜導体パターン８の内側にＩＣチップのよ
うな能動素子や抵抗、コンデンサのような受動素子を搭
載するための複数のダイパッド１４と、ボンデングワイ
ヤを介して、搭載された能動素子と多層配線部１１の導
体パターンとを電気的に接続するための複数のアウター
リードポンディングパッド（ＯＬＢ）１５とを形成する
とともに、短尺の厚膜導体パターン６の外側露出部上に
、これより大サイズの複数個の入出力導体パッド１６を
それぞれ形成する。
いし３種の導体を基板全面に蒸着あるいはスパッタリン
グした後、この薄膜導体をエツチングすることにより、
リング状の厚膜導体パターン８の内側にＩＣチップのよ
うな能動素子や抵抗、コンデンサのような受動素子を搭
載するための複数のダイパッド１４と、ボンデングワイ
ヤを介して、搭載された能動素子と多層配線部１１の導
体パターンとを電気的に接続するための複数のアウター
リードポンディングパッド（ＯＬＢ）１５とを形成する
とともに、短尺の厚膜導体パターン６の外側露出部上に
、これより大サイズの複数個の入出力導体パッド１６を
それぞれ形成する。
このように構成される実施例の配線基板上には、通常次
のようにして素子か搭載され、ハイブリッドＩＣが構成
される。
のようにして素子か搭載され、ハイブリッドＩＣが構成
される。
すなわち、第３図に示すように、多層配線部１１のタイ
パッド１４上には、ＩＣチップ１７や抵抗等（図示を省
略。）がそれぞれ導電製エポキシ１８のような接着剤で
接着され、これらのＩＣチップ１７とＯＬＢ １５との
間は、Ａｕ線＋ＡＩ線のようなボンディングワイヤ１９
によって電気的に接続される。そしてリング状の厚膜導
体パターン８の」二には、コバールやＦ ｅ ／ Ｎ
ｉ ４２アロイのような、セラミックと熱膨張係数がほ
ぼ等しい金属からなるキャップ２０が、Ｓ ｎ ／ Ｐ
ｂ ６３ ／３７合金のような共晶ハンダ２１によっ
て固着され、ＩＣチップ１７等が搭載された領域はヘリ
ウムや窒素のような不活性ガス２２が封入された状態で
気密に封止される。
パッド１４上には、ＩＣチップ１７や抵抗等（図示を省
略。）がそれぞれ導電製エポキシ１８のような接着剤で
接着され、これらのＩＣチップ１７とＯＬＢ １５との
間は、Ａｕ線＋ＡＩ線のようなボンディングワイヤ１９
によって電気的に接続される。そしてリング状の厚膜導
体パターン８の」二には、コバールやＦ ｅ ／ Ｎ
ｉ ４２アロイのような、セラミックと熱膨張係数がほ
ぼ等しい金属からなるキャップ２０が、Ｓ ｎ ／ Ｐ
ｂ ６３ ／３７合金のような共晶ハンダ２１によっ
て固着され、ＩＣチップ１７等が搭載された領域はヘリ
ウムや窒素のような不活性ガス２２が封入された状態で
気密に封止される。
さらに薄膜の入出力導体パッド１６」二には、共晶ハン
ダ等を用いてクリップリード等の入出力リードや入出力
ピン（図示を省略。）が固着される。
ダ等を用いてクリップリード等の入出力リードや入出力
ピン（図示を省略。）が固着される。
従って、実施例の配線基板を用いこのようにし−１５＝
て構成されるハイブリッドＩＣにおいては、ＩＣチップ
１７等が搭載される多層配線部１１の絶縁体層がセラミ
ックや結晶化ガラスと比べて誘電率が低いポリイミド樹
脂で構成されているので、配線の浮遊容量を小さくする
ことができ、動作の高速化が進められる。
１７等が搭載される多層配線部１１の絶縁体層がセラミ
ックや結晶化ガラスと比べて誘電率が低いポリイミド樹
脂で構成されているので、配線の浮遊容量を小さくする
ことができ、動作の高速化が進められる。
また、このようなＩＣチップ１７等か搭載された領域が
金属製キャップ２０で気密に封止されており、かつ金属
製キャップ２０の外側に露出した基板周辺部の絶縁体層
が、耐湿性の高いアルミナ等のセラミック及び結晶化カ
ラスで構成されているので、金属製キャップ２０内部の
搭載領域への湿気の侵入が完全に防止され、マイグレー
ション、ワイヤ腐蝕、結露事故等の発生がない。さらに
シールリングパターンとなるリング状の導体パターン８
がハンダとのぬれ性の良い導体によって厚膜形成されて
おり、かつ短尺の厚膜導体パターン６の露出部上にハン
ダ付は性に良い銅を主導体とした２ないし３種の導体に
より薄膜入出力導体パッド１−６が形成されているので
、金属製キャップ２０や入出力リード等の固着強度の高
いハイブリッドＩＣを得ることができる。
金属製キャップ２０で気密に封止されており、かつ金属
製キャップ２０の外側に露出した基板周辺部の絶縁体層
が、耐湿性の高いアルミナ等のセラミック及び結晶化カ
ラスで構成されているので、金属製キャップ２０内部の
搭載領域への湿気の侵入が完全に防止され、マイグレー
ション、ワイヤ腐蝕、結露事故等の発生がない。さらに
シールリングパターンとなるリング状の導体パターン８
がハンダとのぬれ性の良い導体によって厚膜形成されて
おり、かつ短尺の厚膜導体パターン６の露出部上にハン
ダ付は性に良い銅を主導体とした２ないし３種の導体に
より薄膜入出力導体パッド１−６が形成されているので
、金属製キャップ２０や入出力リード等の固着強度の高
いハイブリッドＩＣを得ることができる。
［発明の効果］
以上の説明から明らかなように、本発明の配線基板およ
びその製造方法によれば、金属製キャップ等で気密に封
止された素子の搭載領域内へ湿気が侵入することがなく
、短絡腐蝕事故等が発生することがない。従って、信頼
性が高く素子の高速動作が可能なハイブリッドＩＣを得
ることができる。
びその製造方法によれば、金属製キャップ等で気密に封
止された素子の搭載領域内へ湿気が侵入することがなく
、短絡腐蝕事故等が発生することがない。従って、信頼
性が高く素子の高速動作が可能なハイブリッドＩＣを得
ることができる。
第１図および第２図は、それぞれ本発明の配線基板の一
実施例を示す斜視図および要部拡大断面図、第３図は実
施例の配線基板を用いて構成したハイブリッドＩＣの要
部拡大断面図、第４図は従来の銅−ポリイミド多層配線
の基板の断面図である。 ５・・・・・・・・・セラミック基板 ６・・・・・・・・・短尺の厚膜導体パターン７・・・
・・・・・・リング状の絶縁体層８・・・・・・・・・
リング状の厚膜導体パターン９・・・・・・・・・薄膜
導体パターン１０・・・・・・・・・ポリイミド層 １１・・・・・・・・・多層配線部 １３・・・・・・・・・通孔 １４・・・・・・・・・グイパッド １５・・・・・・・・・０ＬＢ １７・・・・・・・・・ＩＣチップ ２０・・・・・・・・・金属製キャップ２１・・・・・
・・・・ハンダ
実施例を示す斜視図および要部拡大断面図、第３図は実
施例の配線基板を用いて構成したハイブリッドＩＣの要
部拡大断面図、第４図は従来の銅−ポリイミド多層配線
の基板の断面図である。 ５・・・・・・・・・セラミック基板 ６・・・・・・・・・短尺の厚膜導体パターン７・・・
・・・・・・リング状の絶縁体層８・・・・・・・・・
リング状の厚膜導体パターン９・・・・・・・・・薄膜
導体パターン１０・・・・・・・・・ポリイミド層 １１・・・・・・・・・多層配線部 １３・・・・・・・・・通孔 １４・・・・・・・・・グイパッド １５・・・・・・・・・０ＬＢ １７・・・・・・・・・ＩＣチップ ２０・・・・・・・・・金属製キャップ２１・・・・・
・・・・ハンダ
Claims (13)
- （１）セラミック基板と、 このセラミック基板の所定面中央部に配設された低誘電
率絶縁材料を絶縁体層としＣｕ系導体パターンを多層的
に有する多層配線部と、 前記セラミック基板の所定面周辺部に前記多層配線部に
対し離間して形設された入出力パッドと、この入出力パ
ッドと前記多層配線部との間に配設され一端は入出力パ
ッドに他端は多層配線部の端子にそれぞれ電気的に接続
された導電配線パターンと、 この導電配線パターンの少なくとも一部をそれぞれ被覆
しながらかつ前記多層配線部を囲繞するよう前記セラミ
ック基板の所定面に環状に形設された耐湿性材料からな
る絶縁体層と、 この絶縁体層上に形設された環状導電体層と、前記多層
配線部を覆うように基部が前記環状導電体層に取着され
た導電性キャップと、 を具備することを特徴とする配線基板。 - （２）セラミック基板が、アルミナからなる基板である
特許請求の範囲第１項記載の配線基板。 - （３）Ｃｕ系導体パターンが、Ｃｒ／Ｃｕ、Ｔｉ／Ｃｕ
、Ｃｒ／Ｃｕ／Ｃｒ、Ｔｉ／Ｃｕ／Ｔｉ、Ｃｒ／Ｃｕ／
Ａｕ、或いはＴｉ／Ｃｕ／Ａｕである特許請求の範囲第
１項記載の配線基板。 - （４）多層配線部を構成するＣｕ系導体パターンの最下
層のＣｕ系導体パターンの端部が、導電配線パターンの
他端に重ね合わせられて電気的に接続されている特許請
求の範囲第１項記載の配線基板。 - （５）低誘電率絶縁材料が、ポリイミド樹脂である特許
請求の範囲第１項記載の配線基板。 - （６）耐湿性材料が、結晶化ガラスである特許請求の範
囲第１項記載の配線基板。 - （７）導電性キャップが、金属製キャップである特許請
求の範囲第１項記載の配線基板。 - （８）環状導電体層が、導電性キャップを取着するため
のシールリングパターンである特許請求の範囲第１項記
載の配線基板。 - （９）セラミック基板の所定面に一端が周辺部に他端が
中央部に向かう導体配線パターンを厚膜法により形成す
る工程と、 前記導電配線パターンの少なくとも一部をそれぞれ被覆
しながらかつ前記セラミック基板の所定面中央部を囲繞
するように環状に結晶化ガラスからなる絶縁体層を形成
する工程と、 前記絶縁体層上に環状導電体層を厚膜法により形成する
工程と、 前記セラミック基板の所定面中央部にポリイミド樹脂を
絶縁体層とし端子が前記導体配線パターンの他端に接続
されるＣｕ系導体パターンを多層的に有する多層配線部
とこの多層配線部の最上層のＣｕ系導体パターンと同時
に少なくとも前記導体配線パターンの一端に電気的に接
続される入出力パッドとを薄膜法により形成する工程と
、前記多層配線部を覆うように導電性キャップの基部を
前記環状導電体層に取着する工程と、からなることを特
徴とする配線基板の製造方法。 - （１０）導体配線パターンおよび環状導電体層を形成す
る工程は、それぞれハンダぬれ性が良くかつハンダとの
拡散速度の遅い厚膜導体ペーストを印刷、乾燥、焼成し
てなるものである特許請求の範囲第９項記載の配線基板
の製造方法。 - （１１）絶縁体層を形成する工程は、厚膜結晶化ガラス
ペーストを印刷、乾燥、焼成してなるものである特許請
求の範囲第９項記載の配線基板の製造方法。 - （１２）Ｃｕ系導体パターンを形成する工程は、Ｃｒ／
Ｃｕ、Ｔｉ／Ｃｕ、Ｃｒ／Ｃｕ／Ｃｒ、Ｔｉ／Ｃｕ／Ｔ
ｉ、Ｃｒ／Ｃｕ／Ａｕ、或いはＴｉ／Ｃｕ／Ａｕからな
る薄膜を蒸着或いはスパッタリングし、フォトリソグラ
フィにより不要部分をエッチングしてなるものである特
許請求の範囲第９項記載の配線基板の製造方法。 - （１３）ポリイミド樹脂の絶縁体層を形成する工程は、
スピンコートによりポリイミド樹脂の薄膜を形成し、フ
ォトリソグラフィによりエッチングしてなるものである
特許請求の範囲第９項記載の配線基板の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25916886A JPS63111697A (ja) | 1986-10-30 | 1986-10-30 | 配線基板およびその製造方法 |
| EP87309593A EP0266210B1 (en) | 1986-10-29 | 1987-10-29 | Electronic apparatus comprising a ceramic substrate |
| DE8787309593T DE3784213T2 (de) | 1986-10-29 | 1987-10-29 | Elektronischer apparat mit einem keramischen substrat. |
| US07/817,996 US5153709A (en) | 1986-10-29 | 1992-01-09 | Electronic apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25916886A JPS63111697A (ja) | 1986-10-30 | 1986-10-30 | 配線基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63111697A true JPS63111697A (ja) | 1988-05-16 |
| JPH0365034B2 JPH0365034B2 (ja) | 1991-10-09 |
Family
ID=17330299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25916886A Granted JPS63111697A (ja) | 1986-10-29 | 1986-10-30 | 配線基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63111697A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02101545U (ja) * | 1989-01-30 | 1990-08-13 | ||
| JPH0613533A (ja) * | 1992-06-24 | 1994-01-21 | Toshiba Corp | マルチチップモジュール |
| JP2018101657A (ja) * | 2016-12-19 | 2018-06-28 | ローム株式会社 | センサモジュール |
-
1986
- 1986-10-30 JP JP25916886A patent/JPS63111697A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02101545U (ja) * | 1989-01-30 | 1990-08-13 | ||
| JPH0613533A (ja) * | 1992-06-24 | 1994-01-21 | Toshiba Corp | マルチチップモジュール |
| JP2018101657A (ja) * | 2016-12-19 | 2018-06-28 | ローム株式会社 | センサモジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0365034B2 (ja) | 1991-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0266210B1 (en) | Electronic apparatus comprising a ceramic substrate | |
| US5897724A (en) | Method of producing a hybrid integrated circuit | |
| US5227583A (en) | Ceramic package and method for making same | |
| US5828093A (en) | Ceramic capacitor and semiconductor device in which the ceramic capacitor is mounted | |
| EP0725981B1 (en) | Component stacking in multi-chip semiconductor packages | |
| US20050224934A1 (en) | Circuit device | |
| US6583019B2 (en) | Perimeter anchored thick film pad | |
| JPH08274575A (ja) | 素子複合搭載回路基板 | |
| US4639830A (en) | Packaged electronic device | |
| JPS63111697A (ja) | 配線基板およびその製造方法 | |
| JP2002373961A (ja) | 樹脂封止型電子装置 | |
| JPH04206658A (ja) | ハーメチックシール型電気回路装置 | |
| JPS63111696A (ja) | 配線基板およびその製造方法 | |
| JPS63110755A (ja) | 配線基板およびその製造方法 | |
| JPS6016749B2 (ja) | 集積回路用パツケ−ジ | |
| JPH02164096A (ja) | 多層電子回路基板とその製造方法 | |
| JPH06124850A (ja) | 積層複合電子部品 | |
| JPS6318335B2 (ja) | ||
| JPS59201452A (ja) | 高密度テ−プボンデイング用デバイス封止 | |
| JP3250166B2 (ja) | 積層複合電子部品 | |
| JP2841825B2 (ja) | 混成集積回路 | |
| JPH05343470A (ja) | 半導体装置 | |
| JPS6235552A (ja) | 半導体搭載装置の製造方法 | |
| JPS62216348A (ja) | 半導体素子用パツケ−ジ及びその製造法 | |
| JPH05343476A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |