JPH05343470A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05343470A JPH05343470A JP14718692A JP14718692A JPH05343470A JP H05343470 A JPH05343470 A JP H05343470A JP 14718692 A JP14718692 A JP 14718692A JP 14718692 A JP14718692 A JP 14718692A JP H05343470 A JPH05343470 A JP H05343470A
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- semiconductor element
- layer
- semiconductor device
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】ＴＡＢリードの配線導体を絶縁基体に被着させ
た金属配線層に正確、容易に電気的接続し、半導体素子
を正常に作動させることができる半導体装置を提供する
ことにある。 【構成】表面に多数の金属配線層３ｂが併設されてなる
絶縁基体１の上部に半導体素子Ａを配するとともに該半
導体素子Ａの各電極を前記金属配線層３ｂにＴＡＢリー
ド５の配線導体５ｂを介して接続して成る半導体装置で
あって、前記金属配線層３ｂ間で少なくともＴＡＢリー
ド５の配線導体５ｂが接続される領域に電気絶縁性のス
ペーサ部材６を介在させた。
た金属配線層に正確、容易に電気的接続し、半導体素子
を正常に作動させることができる半導体装置を提供する
ことにある。 【構成】表面に多数の金属配線層３ｂが併設されてなる
絶縁基体１の上部に半導体素子Ａを配するとともに該半
導体素子Ａの各電極を前記金属配線層３ｂにＴＡＢリー
ド５の配線導体５ｂを介して接続して成る半導体装置で
あって、前記金属配線層３ｂ間で少なくともＴＡＢリー
ド５の配線導体５ｂが接続される領域に電気絶縁性のス
ペーサ部材６を介在させた。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子を半導体素子
収納用パッケージ内に収容して成る半導体装置の改良に
関するものである。
収納用パッケージ内に収容して成る半導体装置の改良に
関するものである。
【０００２】
【従来の技術】従来、コンピューター等の情報処理装置
に使用される半導体装置は通常、まずアルミナセラミッ
クス等の電気絶縁材料から成り、その上面の略中央部に
半導体素子を収容するための凹部及び該凹部周辺から底
面にかけて導出されたタングステン、モリブデン、マン
ガン等の高融点金属粉末から成る金属配線層を有する絶
縁基体と、半導体素子を外部電気回路に電気的に接続す
るために前記金属配線層に銀ロウ等のロウ材を介し取着
された外部リード端子と、蓋体とで構成される半導体素
子収納用パッケージを準備し、次に前記半導体素子収納
用パッケージの絶縁基体凹部底面に半導体素子を金ーシ
リコン共晶半田等のロウ材を介して取着固定するととも
に該半導体素子の各電極をボンディングワイヤにより金
属配線層に電気的に接続させ、しかる後、前記絶縁基体
の上面に蓋体をガラス、樹脂等の封止材を介して接合さ
せ絶縁基体と蓋体とから成る容器内部に半導体素子を気
密に封入することによって製作される。
に使用される半導体装置は通常、まずアルミナセラミッ
クス等の電気絶縁材料から成り、その上面の略中央部に
半導体素子を収容するための凹部及び該凹部周辺から底
面にかけて導出されたタングステン、モリブデン、マン
ガン等の高融点金属粉末から成る金属配線層を有する絶
縁基体と、半導体素子を外部電気回路に電気的に接続す
るために前記金属配線層に銀ロウ等のロウ材を介し取着
された外部リード端子と、蓋体とで構成される半導体素
子収納用パッケージを準備し、次に前記半導体素子収納
用パッケージの絶縁基体凹部底面に半導体素子を金ーシ
リコン共晶半田等のロウ材を介して取着固定するととも
に該半導体素子の各電極をボンディングワイヤにより金
属配線層に電気的に接続させ、しかる後、前記絶縁基体
の上面に蓋体をガラス、樹脂等の封止材を介して接合さ
せ絶縁基体と蓋体とから成る容器内部に半導体素子を気
密に封入することによって製作される。
【０００３】しかしながら、近時、半導体素子は高密度
化、高集積化が急激に進み、半導体素子の電極数が極め
て多く、隣接する電極間の間隔が極めて狭いものとなっ
てきており、半導体素子の各電極と絶縁基体に設けた金
属配線層とをボンディングワイヤを介して接続した場
合、隣接するボンディングワイヤが該ボンディングワイ
ヤの曲がりにより容易に接触短絡し、その結果、半導体
素子を正常に作動させることが不可となる欠点を招来し
た。
化、高集積化が急激に進み、半導体素子の電極数が極め
て多く、隣接する電極間の間隔が極めて狭いものとなっ
てきており、半導体素子の各電極と絶縁基体に設けた金
属配線層とをボンディングワイヤを介して接続した場
合、隣接するボンディングワイヤが該ボンディングワイ
ヤの曲がりにより容易に接触短絡し、その結果、半導体
素子を正常に作動させることが不可となる欠点を招来し
た。
【０００４】そこで上記欠点を解消するために図３に示
す如く、多数の金属配線層21を有する絶縁基体22の上部
に半導体素子23を配するとともに該半導体素子23の各電
極を前記金属配線層21にＴＡＢ(Tape Automated Bondin
g)リード24を介して接続した半導体装置が提案されてい
る。
す如く、多数の金属配線層21を有する絶縁基体22の上部
に半導体素子23を配するとともに該半導体素子23の各電
極を前記金属配線層21にＴＡＢ(Tape Automated Bondin
g)リード24を介して接続した半導体装置が提案されてい
る。
【０００５】かかる半導体装置はＴＡＢリード24がポリ
イミドフィルムに配線導体としての所定幅の銅箔を多数
被着させたもであり、各銅箔はポリイミドフィルムによ
りその位置が規制されているため隣接する銅箔が接触し
て短絡することは一切なく、半導体素子23の各電極を絶
縁基体22に設けた金属配線層21に正確、且つ確実に接続
させることが可能となる。
イミドフィルムに配線導体としての所定幅の銅箔を多数
被着させたもであり、各銅箔はポリイミドフィルムによ
りその位置が規制されているため隣接する銅箔が接触し
て短絡することは一切なく、半導体素子23の各電極を絶
縁基体22に設けた金属配線層21に正確、且つ確実に接続
させることが可能となる。
【０００６】
【発明が解決しようとする課題】しかしながら、このＴ
ＡＢリードを使用した半導体装置は、ＴＡＢリードの配
線導体及び絶縁基体表面の金属配線層がいずれも80μm
程度の極めて狭い間隔で併設されていることからＴＡＢ
リードの配線導体と絶縁基体に被着させた金属配線層と
を接合させ、両者を電気的に接続させるのが極めて困難
で、接続の作業に熟練を要し、作業性が悪いという欠点
を誘発した。
ＡＢリードを使用した半導体装置は、ＴＡＢリードの配
線導体及び絶縁基体表面の金属配線層がいずれも80μm
程度の極めて狭い間隔で併設されていることからＴＡＢ
リードの配線導体と絶縁基体に被着させた金属配線層と
を接合させ、両者を電気的に接続させるのが極めて困難
で、接続の作業に熟練を要し、作業性が悪いという欠点
を誘発した。
【０００７】またＴＡＢリードの配線導体及び絶縁基体
表面の金属配線層が極めて狭い間隔で併設されているこ
とからＴＡＢリードの配線導体と金属配線層との接続に
誤接続を発生し易く、誤って接続されると半導体素子の
各電極を所定の外部電気回路に接続するのが不可とな
り、その結果、半導体素子本来の正常な作動を行わせる
ことができないという欠点も誘発した。
表面の金属配線層が極めて狭い間隔で併設されているこ
とからＴＡＢリードの配線導体と金属配線層との接続に
誤接続を発生し易く、誤って接続されると半導体素子の
各電極を所定の外部電気回路に接続するのが不可とな
り、その結果、半導体素子本来の正常な作動を行わせる
ことができないという欠点も誘発した。
【０００８】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的はＴＡＢリードの配線導体を絶縁基体に被
着させた金属配線層に正確、容易に電気的接続し、半導
体素子を正常に作動させることができる半導体装置を提
供することにある。
で、その目的はＴＡＢリードの配線導体を絶縁基体に被
着させた金属配線層に正確、容易に電気的接続し、半導
体素子を正常に作動させることができる半導体装置を提
供することにある。
【０００９】
【課題を解決するための手段】本発明は表面に多数の金
属配線層が併設されてなる絶縁基体の上部に半導体素子
を配するとともに該半導体素子の各電極を前記金属配線
層にＴＡＢリードの配線導体を介して接続して成る半導
体装置であって、前記金属配線層間で少なくともＴＡＢ
リードの配線導体が接続される領域に電気絶縁性のスペ
ーサ部材を介在させたことを特徴とするものである。
属配線層が併設されてなる絶縁基体の上部に半導体素子
を配するとともに該半導体素子の各電極を前記金属配線
層にＴＡＢリードの配線導体を介して接続して成る半導
体装置であって、前記金属配線層間で少なくともＴＡＢ
リードの配線導体が接続される領域に電気絶縁性のスペ
ーサ部材を介在させたことを特徴とするものである。
【００１０】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図1 及び図2 は本発明の半導体装置の一実施例を示
し、1 は絶縁基体、2 は蓋体、A は半導体素子であり、
絶縁基体1 と蓋体2 とで半導体素子A を収容するための
半導体素子収納用パッケージの容器が構成される。
る。図1 及び図2 は本発明の半導体装置の一実施例を示
し、1 は絶縁基体、2 は蓋体、A は半導体素子であり、
絶縁基体1 と蓋体2 とで半導体素子A を収容するための
半導体素子収納用パッケージの容器が構成される。
【００１１】前記半導体素子収納用パッケージを構成す
る絶縁基体1 は酸化アルミニウム質焼結体、ムライト質
焼結体、窒化アルミニウム質焼結体等から成り、例えば
酸化アルミニウム質焼結体から成る場合はアルミナ(Al
2 O 3 ) 、シリカ(SiO2 ) 、マグネシア(MgO) 、カルシ
ア(CaO) 等の原料粉末に適当な有機溶剤、溶媒を添加混
合して泥漿状となすとともにこれを従来周知のドクター
ブレード法やカレンダーロール法を採用することによっ
てセラミックグリーンシート( セラミック生シート) を
形成し、しかる後、前記セラミックグリーンシートに適
当な打ち抜き加工を施すとともに複数枚積層し、高温(
約1600℃) で焼成することによって製作される。
る絶縁基体1 は酸化アルミニウム質焼結体、ムライト質
焼結体、窒化アルミニウム質焼結体等から成り、例えば
酸化アルミニウム質焼結体から成る場合はアルミナ(Al
2 O 3 ) 、シリカ(SiO2 ) 、マグネシア(MgO) 、カルシ
ア(CaO) 等の原料粉末に適当な有機溶剤、溶媒を添加混
合して泥漿状となすとともにこれを従来周知のドクター
ブレード法やカレンダーロール法を採用することによっ
てセラミックグリーンシート( セラミック生シート) を
形成し、しかる後、前記セラミックグリーンシートに適
当な打ち抜き加工を施すとともに複数枚積層し、高温(
約1600℃) で焼成することによって製作される。
【００１２】また前記絶縁基体1 には一端が上面に、他
端が下面に導出する複数個のメタライズ配線層3aが埋設
されており、該メタライズ配線層3aは半導体素子A の各
電極を後述する外部電気回路と電気的に接続される外部
リード端子4 に接続する作用を為す。
端が下面に導出する複数個のメタライズ配線層3aが埋設
されており、該メタライズ配線層3aは半導体素子A の各
電極を後述する外部電気回路と電気的に接続される外部
リード端子4 に接続する作用を為す。
【００１３】尚、前記メタライズ配線層3aはタングステ
ン、モリブデン、マンガン等の高融点金属粉末から成
り、該高融点金属粉末に適当な有機溶剤、溶媒を添加混
合して得た金属ペーストを従来周知のスクリーン印刷法
等の厚膜手法を採用して絶縁基体1 と成るセラミックグ
リーンシートに予め被着させておくことによって絶縁基
体1 の内部に埋設される。
ン、モリブデン、マンガン等の高融点金属粉末から成
り、該高融点金属粉末に適当な有機溶剤、溶媒を添加混
合して得た金属ペーストを従来周知のスクリーン印刷法
等の厚膜手法を採用して絶縁基体1 と成るセラミックグ
リーンシートに予め被着させておくことによって絶縁基
体1 の内部に埋設される。
【００１４】また前記絶縁基体1 はその下面でメタライ
ズ配線層3aの一端に接続されるようにして外部リード端
子4 が銀ロウ等のロウ材を介して取着されており、該外
部リード端子4 は半導体素子A の各電極を外部電気回路
に電気的に接続する作用を為す。
ズ配線層3aの一端に接続されるようにして外部リード端
子4 が銀ロウ等のロウ材を介して取着されており、該外
部リード端子4 は半導体素子A の各電極を外部電気回路
に電気的に接続する作用を為す。
【００１５】尚、前記外部リード端子4 はコバール金属
(Fe-Ni-Co 合金) や42アロイ(Fe-Ni合金) 等の金属から
成り、例えばコバール金属等のインゴット( 塊) を従来
周知の圧延加工法及び打ち抜き加工法を採用することに
よって所定のピン状に形成される。
(Fe-Ni-Co 合金) や42アロイ(Fe-Ni合金) 等の金属から
成り、例えばコバール金属等のインゴット( 塊) を従来
周知の圧延加工法及び打ち抜き加工法を採用することに
よって所定のピン状に形成される。
【００１６】また前記外部リード端子4 はその露出する
外表面にニッケル(Ni)、金(Au)等の耐蝕性に優れ、且つ
良導電性である金属をメッキにより1.0 乃至20.0μm の
厚みに層着させておくと外部リード端子4 と外部電気回
路との電気的接続が確実となる。従って、前記外部リー
ド端子4 はその露出する外表面にニッケル、金等を1.0
乃至20.0μm の厚みに層着させておくことが好ましい。
外表面にニッケル(Ni)、金(Au)等の耐蝕性に優れ、且つ
良導電性である金属をメッキにより1.0 乃至20.0μm の
厚みに層着させておくと外部リード端子4 と外部電気回
路との電気的接続が確実となる。従って、前記外部リー
ド端子4 はその露出する外表面にニッケル、金等を1.0
乃至20.0μm の厚みに層着させておくことが好ましい。
【００１７】前記絶縁基体1 はまたその上面に薄膜形成
技術によって形成された金属配線層3bがその一端を前記
メタライズ配線層3aと接触するようにして多数併設され
ており、該金属配線層3bには後述する半導体素子A の電
極に接続されたＴＡＢリード5 が接合される。
技術によって形成された金属配線層3bがその一端を前記
メタライズ配線層3aと接触するようにして多数併設され
ており、該金属配線層3bには後述する半導体素子A の電
極に接続されたＴＡＢリード5 が接合される。
【００１８】前記金属配線層3bは例えば、チタン(Ti)か
ら成る接着層と、チタンータングステン合金(Ti-W 合
金) から成るバリア層と、銅(Cu)から成る主導体層の3
層構造を有しており、絶縁基体1 の上面に蒸着法やスパ
ッタリング法等の薄膜形成技術により接着層としてのチ
タン、バリア層としてのチタンータングステン合金及び
主導体層としての銅を順次、所定厚みに被着させるとと
もに該接着層、バリア層及び主導体層の各層をフォトリ
ソグラフィー技術を採用し、所定パターンに食刻するこ
とによって形成される。
ら成る接着層と、チタンータングステン合金(Ti-W 合
金) から成るバリア層と、銅(Cu)から成る主導体層の3
層構造を有しており、絶縁基体1 の上面に蒸着法やスパ
ッタリング法等の薄膜形成技術により接着層としてのチ
タン、バリア層としてのチタンータングステン合金及び
主導体層としての銅を順次、所定厚みに被着させるとと
もに該接着層、バリア層及び主導体層の各層をフォトリ
ソグラフィー技術を採用し、所定パターンに食刻するこ
とによって形成される。
【００１９】尚、前記金属配線層3bを構成する接着層は
絶縁基体1 と金属配線層3bとの接合強度を上げる作用を
為し、その厚みが0.01μm 未満であると金属配線層3bを
絶縁基体1 に強固に接合させるのが困難となり、また1.
0 μm を越えると接着層を薄膜形成技術により被着させ
る際の内部応力によって絶縁基体1 と接着層との接合強
度が低下する傾向にある。そのため接着層はその厚みを
0.01乃至1.0 μm の範囲、好適には0.03乃至0.5 μm の
範囲としておくことが好ましい。
絶縁基体1 と金属配線層3bとの接合強度を上げる作用を
為し、その厚みが0.01μm 未満であると金属配線層3bを
絶縁基体1 に強固に接合させるのが困難となり、また1.
0 μm を越えると接着層を薄膜形成技術により被着させ
る際の内部応力によって絶縁基体1 と接着層との接合強
度が低下する傾向にある。そのため接着層はその厚みを
0.01乃至1.0 μm の範囲、好適には0.03乃至0.5 μm の
範囲としておくことが好ましい。
【００２０】また前記接着層の上面に被着されるバリア
層は接着層と主導体層との相互拡散を防止するとともに
接着層と主導体層とを強固に接合させる作用を為し、そ
の厚みが0.1 μm 未満であると接着層と主導体層との相
互拡散を有効に防止することができない傾向にあり、ま
た5.0 μm を越えるとバリア層を薄膜形成技術により被
着させる際の内部応力によって接着層とバリア層との接
合強度が低下する傾向にある。そのためバリア層はその
厚みを0.1 乃至5.0 μm の範囲、好適には0.5乃至3.0
μm の範囲としておくのが好ましい。
層は接着層と主導体層との相互拡散を防止するとともに
接着層と主導体層とを強固に接合させる作用を為し、そ
の厚みが0.1 μm 未満であると接着層と主導体層との相
互拡散を有効に防止することができない傾向にあり、ま
た5.0 μm を越えるとバリア層を薄膜形成技術により被
着させる際の内部応力によって接着層とバリア層との接
合強度が低下する傾向にある。そのためバリア層はその
厚みを0.1 乃至5.0 μm の範囲、好適には0.5乃至3.0
μm の範囲としておくのが好ましい。
【００２１】また前記バリア層を構成するチタンータン
グステン合金の組成はチタン含有量が0.2 重量％未満で
あると接着層とバアリ層との接合強度が低下し、また3
0.0重量％を越えるとバリア層の層硬度が増加し、その
上に形成される主導体層の内部応力を緩和しにくくなっ
てバリア層と主導体層との接合強度が低下する傾向にあ
る。そのためバリア層におけるチタンの含有量は0.2 乃
至30.0重量％、特に3.0乃至20.0重量％としておくこと
が好ましい。
グステン合金の組成はチタン含有量が0.2 重量％未満で
あると接着層とバアリ層との接合強度が低下し、また3
0.0重量％を越えるとバリア層の層硬度が増加し、その
上に形成される主導体層の内部応力を緩和しにくくなっ
てバリア層と主導体層との接合強度が低下する傾向にあ
る。そのためバリア層におけるチタンの含有量は0.2 乃
至30.0重量％、特に3.0乃至20.0重量％としておくこと
が好ましい。
【００２２】更に前記バリア層の上面に被着される主導
体層は主として電気を通す通路として作用を為し、例え
ば導通抵抗が極めて低い銅(Cu)が使用され、その厚みが
0.1μm 未満であると金属配線層3bの導通抵抗が高くな
って半導体素子A の各電極をメタライズ配線層3aに電気
的に良好に接続することができなくなる傾向にあること
から0.1 μm 以上とすることが好ましく、コストの点も
考慮すると0.1 乃至15.0μm 、好適には0.5 乃至10.0μ
m の範囲とすることが好ましい。
体層は主として電気を通す通路として作用を為し、例え
ば導通抵抗が極めて低い銅(Cu)が使用され、その厚みが
0.1μm 未満であると金属配線層3bの導通抵抗が高くな
って半導体素子A の各電極をメタライズ配線層3aに電気
的に良好に接続することができなくなる傾向にあること
から0.1 μm 以上とすることが好ましく、コストの点も
考慮すると0.1 乃至15.0μm 、好適には0.5 乃至10.0μ
m の範囲とすることが好ましい。
【００２３】前記絶縁基体1 の上面にはまた半導体素子
A が一定の間隔をもって配されており、該半導体素子A
の各電極は絶縁基体1 の上面に被着させた金属配線層3b
にＴＡＢリード5 を介して接合され、これによって半導
体素子A の各電極はＴＡＢリード5 、金属配線層3b及び
メタライズ配線層3aを介して外部リード端子4 に電気的
に接続されることとなる。
A が一定の間隔をもって配されており、該半導体素子A
の各電極は絶縁基体1 の上面に被着させた金属配線層3b
にＴＡＢリード5 を介して接合され、これによって半導
体素子A の各電極はＴＡＢリード5 、金属配線層3b及び
メタライズ配線層3aを介して外部リード端子4 に電気的
に接続されることとなる。
【００２４】前記半導体素子A の各電極を金属配線層3b
に接続するＴＡＢリード5 は、例えばポリイミドフィル
ム5aに所定幅の銅箔から成る配線導体5bを多数併設させ
て成り、各配線導体5bはポリイミドフィルム5aによりそ
の位置が規制されているため隣接する配線導体5bの間隔
が極めて狭いものであっても曲がって接触短絡すること
は一切なく、その結果、半導体素子A の各電極を金属配
線層3bに正確、且つ確実に電気的接続することが可能と
なる。
に接続するＴＡＢリード5 は、例えばポリイミドフィル
ム5aに所定幅の銅箔から成る配線導体5bを多数併設させ
て成り、各配線導体5bはポリイミドフィルム5aによりそ
の位置が規制されているため隣接する配線導体5bの間隔
が極めて狭いものであっても曲がって接触短絡すること
は一切なく、その結果、半導体素子A の各電極を金属配
線層3bに正確、且つ確実に電気的接続することが可能と
なる。
【００２５】尚、前記ＴＡＢリード5 はポリイミドフィ
ルム5aの全面に銅箔をエポキシ樹脂等により接着し、し
かる後、銅箔をエッチングにより所定パターンに食刻
し、配線導体5bとなすことによって製作され、ＴＡＢリ
ード5 の配線導体5bと半導体素子A の各電極及び金属配
線層3bとの接合は半田等のロウ材によって行われる。
ルム5aの全面に銅箔をエポキシ樹脂等により接着し、し
かる後、銅箔をエッチングにより所定パターンに食刻
し、配線導体5bとなすことによって製作され、ＴＡＢリ
ード5 の配線導体5bと半導体素子A の各電極及び金属配
線層3bとの接合は半田等のロウ材によって行われる。
【００２６】また前記ＴＡＢリード5 の配線導体5bが接
合される金属配線層3bはその隣接間隙に図2 に示す如
く、電気絶縁性の材料から成るスペーサ部材6 が介在さ
れており、該スペーサ部材6 は各金属配線層3bにＴＡＢ
リード5 の各配線導体5bを当接接合させる際、案内部材
として作用し、スペーサ部材6 間にＴＡＢリード5 の配
線導体5bを挿入することによってＴＡＢリード5 の各配
線導体5bは所定の金属配線層3bに当接することとなり、
その結果、ＴＡＢリード5 の各配線導体5bと金属配線層
3bとの当接接合が極めて容易、且つ確実なものとなる。
合される金属配線層3bはその隣接間隙に図2 に示す如
く、電気絶縁性の材料から成るスペーサ部材6 が介在さ
れており、該スペーサ部材6 は各金属配線層3bにＴＡＢ
リード5 の各配線導体5bを当接接合させる際、案内部材
として作用し、スペーサ部材6 間にＴＡＢリード5 の配
線導体5bを挿入することによってＴＡＢリード5 の各配
線導体5bは所定の金属配線層3bに当接することとなり、
その結果、ＴＡＢリード5 の各配線導体5bと金属配線層
3bとの当接接合が極めて容易、且つ確実なものとなる。
【００２７】前記スペーサ部材6 は、例えばポリイミド
等の電気絶縁性の樹脂から成り、金属配線層3bが併設さ
れた絶縁基体1 の上面にポリイミド樹脂となるワニスを
スピンコート法等により被着させるとともに約400 ℃の
温度で熱硬化させてポリイミド樹脂層を被着し、しかる
後、前記ポリイミド樹脂層をフォトリソグラフィー技術
により所定パターンに食刻することによって金属配線層
3b間に形成される。
等の電気絶縁性の樹脂から成り、金属配線層3bが併設さ
れた絶縁基体1 の上面にポリイミド樹脂となるワニスを
スピンコート法等により被着させるとともに約400 ℃の
温度で熱硬化させてポリイミド樹脂層を被着し、しかる
後、前記ポリイミド樹脂層をフォトリソグラフィー技術
により所定パターンに食刻することによって金属配線層
3b間に形成される。
【００２８】かくして上面に半導体素子A がＴＡＢリー
ド5 を介して接続された絶縁基体1は更にその上面外周
部に蓋体2 の下端がガラス、樹脂、ロウ材等の封止材を
介して接合され、半導体素子A を絶縁基体1 と蓋体2 と
から成る容器内部に気密に封入することによって半導体
装置が完成する。
ド5 を介して接続された絶縁基体1は更にその上面外周
部に蓋体2 の下端がガラス、樹脂、ロウ材等の封止材を
介して接合され、半導体素子A を絶縁基体1 と蓋体2 と
から成る容器内部に気密に封入することによって半導体
装置が完成する。
【００２９】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば絶縁基体1 の上面で半導
体素子A が対向する表面に厚さ3 乃至100 μm のテフロ
ンやポリイミド樹脂から成る絶縁性保護膜を被着させて
おけば該絶縁性保護膜が絶縁基体1 から放出されるα線
を遮断し、α線による半導体素子A への悪影響を有効に
阻止することができる。従って、絶縁基体1 の上面で半
導体素子A が対向する表面には厚さ3 乃至１００μｍ
の絶縁性保護膜を被着させておくことが好ましい。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば絶縁基体1 の上面で半導
体素子A が対向する表面に厚さ3 乃至100 μm のテフロ
ンやポリイミド樹脂から成る絶縁性保護膜を被着させて
おけば該絶縁性保護膜が絶縁基体1 から放出されるα線
を遮断し、α線による半導体素子A への悪影響を有効に
阻止することができる。従って、絶縁基体1 の上面で半
導体素子A が対向する表面には厚さ3 乃至１００μｍ
の絶縁性保護膜を被着させておくことが好ましい。
【００３０】
【発明の効果】本発明の半導体装置によれば絶縁基体の
上面に併設させた金属配線層間に電気絶縁性の材料から
成るスペーサ部材を介在させたことからスペーサ部材間
にＴＡＢリードの配線導体を挿入するだけでＴＡＢリー
ドの各配線導体を所定の金属配線層に正確に当接させる
ことができ、その結果、ＴＡＢリードの各配線導体と金
属配線層との当接接合が極めて容易、且つ確実なものと
なすことができる。
上面に併設させた金属配線層間に電気絶縁性の材料から
成るスペーサ部材を介在させたことからスペーサ部材間
にＴＡＢリードの配線導体を挿入するだけでＴＡＢリー
ドの各配線導体を所定の金属配線層に正確に当接させる
ことができ、その結果、ＴＡＢリードの各配線導体と金
属配線層との当接接合が極めて容易、且つ確実なものと
なすことができる。
【図１】本発明の半導体装置の一実施例を示す平面図で
ある。
ある。
【図２】図１に示す半導体装置の要部拡大断面図であ
る。
る。
【図３】従来の半導体装置の断面図である。
１・・・・・絶縁基体 ２・・・・・蓋体 ３ａ・・・・メタライズ配線層 ３ｂ・・・・金属配線層 ５・・・・・ＴＡＢリード ５ｂ・・・・配線導体 ６・・・・・スペーサ部材 Ａ・・・・・半導体素子
Claims (1)
- 【請求項１】表面に多数の金属配線層が併設されてなる
絶縁基体の上部に半導体素子を配するとともに該半導体
素子の各電極を前記金属配線層にＴＡＢリードの配線導
体を介して接続して成る半導体装置であって、前記金属
配線層間で少なくともＴＡＢリードの配線導体が接続さ
れる領域に電気絶縁性のスペーサ部材を介在させたこと
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14718692A JPH05343470A (ja) | 1992-06-08 | 1992-06-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14718692A JPH05343470A (ja) | 1992-06-08 | 1992-06-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05343470A true JPH05343470A (ja) | 1993-12-24 |
Family
ID=15424515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14718692A Pending JPH05343470A (ja) | 1992-06-08 | 1992-06-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05343470A (ja) |
-
1992
- 1992-06-08 JP JP14718692A patent/JPH05343470A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4608592A (en) | Semiconductor device provided with a package for a semiconductor element having a plurality of electrodes to be applied with substantially same voltage | |
| US5227583A (en) | Ceramic package and method for making same | |
| JPH06302653A (ja) | 半導体装置 | |
| US5258575A (en) | Ceramic glass integrated circuit package with integral ground and power planes | |
| US10985098B2 (en) | Electronic component mounting substrate, electronic device, and electronic module | |
| JPH0454973B2 (ja) | ||
| US20050093121A1 (en) | Chip package and substrate | |
| JP2000340687A (ja) | 半導体素子収納用パッケージ | |
| US9633927B2 (en) | Chip arrangement and method for producing a chip arrangement | |
| KR20030075385A (ko) | 칩 패키지 및 그 제조방법 | |
| JPH0645504A (ja) | 半導体装置 | |
| JPH04368167A (ja) | 電子装置 | |
| JPH05343470A (ja) | 半導体装置 | |
| JPH05343476A (ja) | 半導体装置 | |
| JP7433766B2 (ja) | 回路基板、電子部品および電子モジュール | |
| JPS63111697A (ja) | 配線基板およびその製造方法 | |
| JP2001185675A (ja) | 半導体装置 | |
| JP3441199B2 (ja) | 半導体素子収納用パッケージ | |
| JP2784129B2 (ja) | 半導体素子収納用パッケージ | |
| JPH04131941U (ja) | 半導体装置 | |
| JPH08148527A (ja) | 半導体装置 | |
| JPS63111696A (ja) | 配線基板およびその製造方法 | |
| JPH05235231A (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPS63110755A (ja) | 配線基板およびその製造方法 | |
| JPH05145009A (ja) | 半導体素子収納用パツケージ |