JPH05145009A - 半導体素子収納用パツケージ - Google Patents
半導体素子収納用パツケージInfo
- Publication number
- JPH05145009A JPH05145009A JP30175991A JP30175991A JPH05145009A JP H05145009 A JPH05145009 A JP H05145009A JP 30175991 A JP30175991 A JP 30175991A JP 30175991 A JP30175991 A JP 30175991A JP H05145009 A JPH05145009 A JP H05145009A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- electric circuit
- wiring layer
- metallized
- lid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】半導体素子収納用パッケージが接続される外部
電気回路基板の面積を小さくでき、それにより情報処理
装置の小型化が可能な半導体素子収納用パッケージを提
供することにある。 【構成】蓋体２の上面に外部電気回路の一部を形成し
た。半導体素子収納用パッケージが接続される外部電気
回路基板の面積をその分小さくすることができ、情報処
理装置の小型化が可能となる。
電気回路基板の面積を小さくでき、それにより情報処理
装置の小型化が可能な半導体素子収納用パッケージを提
供することにある。 【構成】蓋体２の上面に外部電気回路の一部を形成し
た。半導体素子収納用パッケージが接続される外部電気
回路基板の面積をその分小さくすることができ、情報処
理装置の小型化が可能となる。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子を収容するた
めの半導体素子収納用パッケージに関する。
めの半導体素子収納用パッケージに関する。
【０００２】
【従来の技術】従来、半導体素子を収容するための半導
体素子収納用パッケージはアルミナセラミックス等の電
気絶縁材料より成り、上面中央部に半導体素子を搭載固
定するための半導体素子搭載部及び該半導体素子搭載部
周辺より上下面又は側面に導出する複数のメタライズ配
線層とを有する絶縁基体と、平板状又は椀状の蓋体とか
ら成り、前記絶縁基板の半導体素子搭載部に半導体素子
を接着剤を介して取着するとともに半導体素子の各電極
をボンディングワイヤーを介してメタライズ配線層に電
気的に接続し、しかる後、前記絶縁基体の上面に蓋体を
ガラス、樹脂、半田等の封止材を介して接合することに
より絶縁基体と蓋体とからなる容器内部に半導体素子を
気密に封止して最終製品としての半導体装置となる。
体素子収納用パッケージはアルミナセラミックス等の電
気絶縁材料より成り、上面中央部に半導体素子を搭載固
定するための半導体素子搭載部及び該半導体素子搭載部
周辺より上下面又は側面に導出する複数のメタライズ配
線層とを有する絶縁基体と、平板状又は椀状の蓋体とか
ら成り、前記絶縁基板の半導体素子搭載部に半導体素子
を接着剤を介して取着するとともに半導体素子の各電極
をボンディングワイヤーを介してメタライズ配線層に電
気的に接続し、しかる後、前記絶縁基体の上面に蓋体を
ガラス、樹脂、半田等の封止材を介して接合することに
より絶縁基体と蓋体とからなる容器内部に半導体素子を
気密に封止して最終製品としての半導体装置となる。
【０００３】尚、前記半導体装置は外部電気回路部品を
搭載した外部電気回路基板上に該外部電気回路基板の配
線と各メタライズ配線層とを電気的に接続させるように
して搭載され、これにより内部に収容した半導体素子が
外部電気回路に接続されることとなる。
搭載した外部電気回路基板上に該外部電気回路基板の配
線と各メタライズ配線層とを電気的に接続させるように
して搭載され、これにより内部に収容した半導体素子が
外部電気回路に接続されることとなる。
【０００４】
【発明が解決しようとする課題】しかしながら近時、情
報処理装置に使用されるＬＳＩ等の半導体素子は高集積
度化が急激に進み、その電極数も数百以上と多いものと
なってきている。
報処理装置に使用されるＬＳＩ等の半導体素子は高集積
度化が急激に進み、その電極数も数百以上と多いものと
なってきている。
【０００５】このため、このような高集積度化された半
導体素子を収容するための半導体素子収納用パッケージ
はそのメタライズ配線層の数が数百以上と多くなってき
ており、該多数のメタライズ配線層を形成させるために
その面積は大きなものとなってきている。
導体素子を収容するための半導体素子収納用パッケージ
はそのメタライズ配線層の数が数百以上と多くなってき
ており、該多数のメタライズ配線層を形成させるために
その面積は大きなものとなってきている。
【０００６】その結果、外部電気回路基板に占める半導
体素子収納用パッケージの面積の割合が大きくなり、該
半導体素子収納用パッケージを使用した情報処理装置の
小型化が困難になるという欠点を有していた。
体素子収納用パッケージの面積の割合が大きくなり、該
半導体素子収納用パッケージを使用した情報処理装置の
小型化が困難になるという欠点を有していた。
【０００７】
【課題を解決するための手段】本発明は、メタライズ配
線層を有する絶縁基体と蓋体とから成る半導体素子収納
用パッケージであって、前記蓋体はその上面に前記メタ
ライズ配線層と接続される電気回路が形成されているこ
とを特徴とする。
線層を有する絶縁基体と蓋体とから成る半導体素子収納
用パッケージであって、前記蓋体はその上面に前記メタ
ライズ配線層と接続される電気回路が形成されているこ
とを特徴とする。
【０００８】
【作用】本発明の半導体素子収納用パッケージによると
蓋体の上面に外部電気回路の一部を形成することによ
り、その分だけ外部電気回路基板を小さくすることがで
き、その結果、情報処理装置の小型化が可能となる。
蓋体の上面に外部電気回路の一部を形成することによ
り、その分だけ外部電気回路基板を小さくすることがで
き、その結果、情報処理装置の小型化が可能となる。
【０００９】
【実施例】次に本発明の半導体素子収納用パッケージを
添付の図面を基に詳細に説明する。
添付の図面を基に詳細に説明する。
【００１０】図１は本発明の半導体素子収納用パッケー
ジの一実施例を示し、１は絶縁基体、２は蓋体であり、
絶縁基体１と蓋体２とで半導体素子４を収容する容器３
が構成される。
ジの一実施例を示し、１は絶縁基体、２は蓋体であり、
絶縁基体１と蓋体２とで半導体素子４を収容する容器３
が構成される。
【００１１】前記絶縁基体１はアルミナセラミックス等
の電気絶縁材料より成り、上面略中央部に凹状の半導体
素子搭載部Ａを有し、該半導体素子搭載部Ａには半導体
素子４が樹脂、ガラス、ろう材等の接着剤を介して取着
固定される。
の電気絶縁材料より成り、上面略中央部に凹状の半導体
素子搭載部Ａを有し、該半導体素子搭載部Ａには半導体
素子４が樹脂、ガラス、ろう材等の接着剤を介して取着
固定される。
【００１２】前記絶縁基体１は例えばアルミナセラミッ
クスから成る場合は、アルミナ、シリカ、カルシア、マ
グネシア等の原料粉末に適当なバインダー、有機溶剤、
溶媒を添加混合して泥漿状となし、これを従来周知のド
クターブレード法を採用することによってシート状のセ
ラミックグリーンシートとなし、しかる後、該セラミッ
クグリーンシートに適当な打ち抜き加工を施すととも
に、これを複数枚積層してセラミックグリーンシート積
層体を得、最後に前記セラミックグリーンシート積層体
を還元雰囲気中約１６００℃の温度で焼成することによ
って製作される。
クスから成る場合は、アルミナ、シリカ、カルシア、マ
グネシア等の原料粉末に適当なバインダー、有機溶剤、
溶媒を添加混合して泥漿状となし、これを従来周知のド
クターブレード法を採用することによってシート状のセ
ラミックグリーンシートとなし、しかる後、該セラミッ
クグリーンシートに適当な打ち抜き加工を施すととも
に、これを複数枚積層してセラミックグリーンシート積
層体を得、最後に前記セラミックグリーンシート積層体
を還元雰囲気中約１６００℃の温度で焼成することによ
って製作される。
【００１３】また、前記絶縁基体１は半導体素子搭載部
Ａ周辺より底面にかけて導出するタングステン、モリブ
デン、マンガン等の高融点金属粉末より成るメタライズ
配線層５が形成されており、前記メタライズ配線層５の
半導体素子搭載部Ａ周辺部位には半導体素子の各電極が
ボンディングワイヤー６を介して接続され、メタライズ
配線層５の底面部位には外部リード端子７が銀ろう等の
ろう材を介して取着される。
Ａ周辺より底面にかけて導出するタングステン、モリブ
デン、マンガン等の高融点金属粉末より成るメタライズ
配線層５が形成されており、前記メタライズ配線層５の
半導体素子搭載部Ａ周辺部位には半導体素子の各電極が
ボンディングワイヤー６を介して接続され、メタライズ
配線層５の底面部位には外部リード端子７が銀ろう等の
ろう材を介して取着される。
【００１４】また、前記絶縁基体１はメタライズ配線層
５の一部が上面に導出されており、該メタライズ配線層
の上面に導出された部位には後述する蓋体２のメタライ
ズ導体層９が接続される。
５の一部が上面に導出されており、該メタライズ配線層
の上面に導出された部位には後述する蓋体２のメタライ
ズ導体層９が接続される。
【００１５】前記メタライズ配線層５は半導体素子４を
外部リード端子７に電気的に接続する作用を為し、例え
ばタングステンから成る場合、タングステンの粉末に適
当なバインダー、有機溶剤、溶媒を添加混合して得た金
属ペーストを絶縁基体１となるセラミックグリーンシー
トに従来周知のスクリーン印刷法等の厚膜手法を採用し
て印刷塗布しておくことによって形成される。
外部リード端子７に電気的に接続する作用を為し、例え
ばタングステンから成る場合、タングステンの粉末に適
当なバインダー、有機溶剤、溶媒を添加混合して得た金
属ペーストを絶縁基体１となるセラミックグリーンシー
トに従来周知のスクリーン印刷法等の厚膜手法を採用し
て印刷塗布しておくことによって形成される。
【００１６】尚、前記メタライズ配線層５はその露出す
る外表面にニッケル、金等の耐食性に優れ、且つ良電導
性の金属をメッキにより１乃至２０μｍの厚みに層着さ
せておくと、メタライズ配線層５が腐食されるのを有効
に防止するとともにメタライズ配線層５とボンディング
ワイヤー６、外部リード端子７及び後述する蓋体２のメ
タライズ導体層９との接合が容易なものとなる。従っ
て、前記メタライズ配線層５にはその露出する外表面に
ニッケル、金等の耐食性に優れ、且つ良電導性の金属を
メッキにより１乃至２０μｍの厚みに層着させておくこ
とが好ましい。
る外表面にニッケル、金等の耐食性に優れ、且つ良電導
性の金属をメッキにより１乃至２０μｍの厚みに層着さ
せておくと、メタライズ配線層５が腐食されるのを有効
に防止するとともにメタライズ配線層５とボンディング
ワイヤー６、外部リード端子７及び後述する蓋体２のメ
タライズ導体層９との接合が容易なものとなる。従っ
て、前記メタライズ配線層５にはその露出する外表面に
ニッケル、金等の耐食性に優れ、且つ良電導性の金属を
メッキにより１乃至２０μｍの厚みに層着させておくこ
とが好ましい。
【００１７】また、前記外部リード端子７は半導体素子
４をボンディングワイヤー６及びメタライズ配線層５を
介して外部電気回路に接続する作用を為し、外部リード
端子７を半田等の導電性接着剤を介して外部電気回路基
板の配線に接続させることにより、半導体素子４が外部
電気回路に電気的に接続されることとなる。
４をボンディングワイヤー６及びメタライズ配線層５を
介して外部電気回路に接続する作用を為し、外部リード
端子７を半田等の導電性接着剤を介して外部電気回路基
板の配線に接続させることにより、半導体素子４が外部
電気回路に電気的に接続されることとなる。
【００１８】尚、前記外部リード端子７は４２アロイ
（Ｆｅ−Ｎｉ合金）、コバール（Ｆｅ−Ｎｉ−Ｃｏ合
金）等の金属から成り、４２アロイ等のインゴットを圧
延、打ち抜き等の金属加工を施すことによって所定形状
に形成される。
（Ｆｅ−Ｎｉ合金）、コバール（Ｆｅ−Ｎｉ−Ｃｏ合
金）等の金属から成り、４２アロイ等のインゴットを圧
延、打ち抜き等の金属加工を施すことによって所定形状
に形成される。
【００１９】また、前記外部リード端子７はその露出す
る外表面にニッケル、金等の耐食性に優れ、且つ良電導
性の金属をメッキにより１乃至２０μｍの厚みに層着さ
せておくと、外部リード端子７が腐食されるのを有効に
防止するとともに外部リード端子７と外部電気回路基板
の配線との接続が容易なものとなる。従って、前記外部
リード端子７にはその露出する外表面にニッケル、金等
の耐食性に優れ、且つ良電導性の金属をメッキにより１
乃至２０μｍの厚みに層着させておくことが好ましい。
る外表面にニッケル、金等の耐食性に優れ、且つ良電導
性の金属をメッキにより１乃至２０μｍの厚みに層着さ
せておくと、外部リード端子７が腐食されるのを有効に
防止するとともに外部リード端子７と外部電気回路基板
の配線との接続が容易なものとなる。従って、前記外部
リード端子７にはその露出する外表面にニッケル、金等
の耐食性に優れ、且つ良電導性の金属をメッキにより１
乃至２０μｍの厚みに層着させておくことが好ましい。
【００２０】また、前記絶縁基体１の上面には蓋体２が
ガラス、樹脂、半田等の封止材８を介して接合される。
ガラス、樹脂、半田等の封止材８を介して接合される。
【００２１】前記蓋体２はアルミナセラミックス等の電
気絶縁材料から成り、封止材８を介し絶縁基体１の上面
に接合されることにより絶縁基体１と蓋体２とから成る
容器内部に半導体素子を気密に封止する作用を為す。
気絶縁材料から成り、封止材８を介し絶縁基体１の上面
に接合されることにより絶縁基体１と蓋体２とから成る
容器内部に半導体素子を気密に封止する作用を為す。
【００２２】尚、前記蓋体２は例えばアルミナセラミッ
クスから成る場合は、アルミナ、シリカ、カルシア、マ
グネシア等の原料粉末に適当なバインダー、有機溶剤、
溶媒を添加混合して泥漿状となし、これを従来周知のド
クターブレード法を採用することによってシート状のセ
ラミックグリーンシートとなし、しかる後、該セラミッ
クグリーンシートに適当な打ち抜き加工を施すとともに
複数枚を積層してセラミックグリーンシート積層体を
得、最後に前記セラミックグリーンシート積層体を還元
雰囲気中約１６００℃の温度で焼成することによって製
作される。
クスから成る場合は、アルミナ、シリカ、カルシア、マ
グネシア等の原料粉末に適当なバインダー、有機溶剤、
溶媒を添加混合して泥漿状となし、これを従来周知のド
クターブレード法を採用することによってシート状のセ
ラミックグリーンシートとなし、しかる後、該セラミッ
クグリーンシートに適当な打ち抜き加工を施すとともに
複数枚を積層してセラミックグリーンシート積層体を
得、最後に前記セラミックグリーンシート積層体を還元
雰囲気中約１６００℃の温度で焼成することによって製
作される。
【００２３】また、前記蓋体２はその上面から下面外周
部にかけて導出するタングステン、モリブデン、マンガ
ン等の高融点金属粉末から成るメタライズ導体層９が形
成されており、該メタライズ導体層９の上面部位には半
導体素子４に接続される抵抗、コンデンサ等の外部電気
回路部品１０が半田等の導電性接着剤を介して接合さ
れ、メタライズ導体層９の下面部位は絶縁基体１のメタ
ライズ配線層５に半田等の導電性接続材１１を介して接
続される。
部にかけて導出するタングステン、モリブデン、マンガ
ン等の高融点金属粉末から成るメタライズ導体層９が形
成されており、該メタライズ導体層９の上面部位には半
導体素子４に接続される抵抗、コンデンサ等の外部電気
回路部品１０が半田等の導電性接着剤を介して接合さ
れ、メタライズ導体層９の下面部位は絶縁基体１のメタ
ライズ配線層５に半田等の導電性接続材１１を介して接
続される。
【００２４】尚、前記蓋体２の上面には半導体素子４に
接続される外部電気回路部品１０が接合されていること
から、従来、半導体素子収納用パッケージが接続される
外部電気回路基板に搭載されていた外部電気回路部品の
一部が半導体素子収納用パッケージ上に搭載されること
となり、その分、前記外部電気回路基板の面積を小さく
することが可能となる。
接続される外部電気回路部品１０が接合されていること
から、従来、半導体素子収納用パッケージが接続される
外部電気回路基板に搭載されていた外部電気回路部品の
一部が半導体素子収納用パッケージ上に搭載されること
となり、その分、前記外部電気回路基板の面積を小さく
することが可能となる。
【００２５】尚、前記メタライズ導体層９は例えばタン
グステンから成る場合、タングステンの粉末に適当なバ
インダー、有機溶剤、溶媒を添加混合して得た金属ペー
ストを絶縁基体１となるセラミックグリーンシートに従
来周知のスクリーン印刷法等の厚膜手法を採用して印刷
塗布しておくことによって形成される。
グステンから成る場合、タングステンの粉末に適当なバ
インダー、有機溶剤、溶媒を添加混合して得た金属ペー
ストを絶縁基体１となるセラミックグリーンシートに従
来周知のスクリーン印刷法等の厚膜手法を採用して印刷
塗布しておくことによって形成される。
【００２６】また、前記メタライズ導体層９はその露出
する外表面にニッケル、金等の耐食性に優れ、且つ良電
導性の金属をメッキにより１乃至２０μｍの厚みに層着
させておくと、メタライズ導体層９が腐食されるのを有
効に防止するとともにメタライズ導体層９と電気回路部
品１０及びメタライズ配線層５との接合が容易なものと
なる。従って、前記メタライズ導体層９にはその露出す
る外表面にニッケル、金等の耐食性に優れ、且つ良電導
性の金属をメッキにより１乃至２０μｍの厚みに層着さ
せておくことが好ましい。
する外表面にニッケル、金等の耐食性に優れ、且つ良電
導性の金属をメッキにより１乃至２０μｍの厚みに層着
させておくと、メタライズ導体層９が腐食されるのを有
効に防止するとともにメタライズ導体層９と電気回路部
品１０及びメタライズ配線層５との接合が容易なものと
なる。従って、前記メタライズ導体層９にはその露出す
る外表面にニッケル、金等の耐食性に優れ、且つ良電導
性の金属をメッキにより１乃至２０μｍの厚みに層着さ
せておくことが好ましい。
【００２７】かくして、本発明の半導体素子収納用パッ
ケージによれば絶縁基体１の半導体素子搭載部Ａに半導
体素子４を接着剤を介して取着するとともに該半導体素
子４の各電極をメタライズ配線層５にボンディングワイ
ヤー６を介して接続し、しかる後、絶縁基体１の上面に
蓋体２をガラス、樹脂、半田等の封止材８を介して接合
するとともに蓋体のメタライズ導体層９と絶縁基体１の
メタライズ配線層５とを半田等の導電性接続材１１を介
して接続し、最後にメタライズ導体層９に外部電気回路
部品１０を半田等の導電性接着剤を介して接合すること
によって絶縁基体１と蓋体２とから成る容器内部に半導
体素子４が気密に封止され、且つ蓋体２の上面に外部電
気回路部品１０が搭載されることとなる。
ケージによれば絶縁基体１の半導体素子搭載部Ａに半導
体素子４を接着剤を介して取着するとともに該半導体素
子４の各電極をメタライズ配線層５にボンディングワイ
ヤー６を介して接続し、しかる後、絶縁基体１の上面に
蓋体２をガラス、樹脂、半田等の封止材８を介して接合
するとともに蓋体のメタライズ導体層９と絶縁基体１の
メタライズ配線層５とを半田等の導電性接続材１１を介
して接続し、最後にメタライズ導体層９に外部電気回路
部品１０を半田等の導電性接着剤を介して接合すること
によって絶縁基体１と蓋体２とから成る容器内部に半導
体素子４が気密に封止され、且つ蓋体２の上面に外部電
気回路部品１０が搭載されることとなる。
【００２８】尚、前記封止材８及び導電性接続材１１は
同一の導電性材料を用いると、絶縁基体１と蓋体２との
接合を行うと同時にメタライズ配線層５と蓋体２のメタ
ライズ導体層９との接続も行うことが可能となるので封
止材８及び導電性接続材１１同一の導電性材料を用いる
ことが好ましい。
同一の導電性材料を用いると、絶縁基体１と蓋体２との
接合を行うと同時にメタライズ配線層５と蓋体２のメタ
ライズ導体層９との接続も行うことが可能となるので封
止材８及び導電性接続材１１同一の導電性材料を用いる
ことが好ましい。
【００２９】また、本発明は上記の実施例に限定される
ものではなく、例えば、上記実施例では絶縁基体１及び
蓋体２はアルミナセラミックスから構成されたが、窒化
アルミニウムセラミックス、ムライトセラミックス等他
の電気絶縁材料からなってもよい。
ものではなく、例えば、上記実施例では絶縁基体１及び
蓋体２はアルミナセラミックスから構成されたが、窒化
アルミニウムセラミックス、ムライトセラミックス等他
の電気絶縁材料からなってもよい。
【００３０】また、前記実施例では絶縁基体１のメタラ
イズ配線層５及び蓋体２のメタライズ導体層９はタング
ステン等の高融点金属粉末から成っていたが、前記メタ
ライズ配線層５及びメタライズ導体層９は銀−パラジウ
ムや銅から成ってもよく、さらには他の導電性物質から
なってもよい。
イズ配線層５及び蓋体２のメタライズ導体層９はタング
ステン等の高融点金属粉末から成っていたが、前記メタ
ライズ配線層５及びメタライズ導体層９は銀−パラジウ
ムや銅から成ってもよく、さらには他の導電性物質から
なってもよい。
【００３１】また、前記実施例では絶縁基体１のメタラ
イズ配線層５及び蓋体２のメタライズ導体層９はスクリ
ーン印刷法等の厚膜手法を採用して形成されていたが、
真空蒸着法やスパッタ法等の薄膜手法を採用して形成さ
れてもよい。
イズ配線層５及び蓋体２のメタライズ導体層９はスクリ
ーン印刷法等の厚膜手法を採用して形成されていたが、
真空蒸着法やスパッタ法等の薄膜手法を採用して形成さ
れてもよい。
【００３２】さらに、本発明の要旨を逸脱しない範囲で
あれば種々の変更が可能であることはいうまでもない。
あれば種々の変更が可能であることはいうまでもない。
【００３３】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、蓋体の上面に外部電気回路が形成されているこ
とから、その分、該半導体素子収納用パッケージが接続
される外部電気回路基板の面積を小さくすることが可能
であり、その結果、情報処理装置を小型化できる。
よれば、蓋体の上面に外部電気回路が形成されているこ
とから、その分、該半導体素子収納用パッケージが接続
される外部電気回路基板の面積を小さくすることが可能
であり、その結果、情報処理装置を小型化できる。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
１・・・絶縁基体 ２・・・蓋体 ４・・・半導体素子 ５・・・メタライズ配線層 ９・・・メタライズ導体層 １０・・外部電気回路部品
Claims (1)
- 【請求項１】メタライズ配線層を有する絶縁基体と蓋体
とから成る半導体素子収納用パッケージであって、前記
蓋体はその上面に前記メタライズ配線層と接続される電
気回路が形成されていることを特徴とする半導体素子収
納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30175991A JPH05145009A (ja) | 1991-11-18 | 1991-11-18 | 半導体素子収納用パツケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30175991A JPH05145009A (ja) | 1991-11-18 | 1991-11-18 | 半導体素子収納用パツケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05145009A true JPH05145009A (ja) | 1993-06-11 |
Family
ID=17900831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30175991A Pending JPH05145009A (ja) | 1991-11-18 | 1991-11-18 | 半導体素子収納用パツケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05145009A (ja) |
-
1991
- 1991-11-18 JP JP30175991A patent/JPH05145009A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001356064A (ja) | 圧力検出装置用パッケージ | |
| JP2000340687A (ja) | 半導体素子収納用パッケージ | |
| JP2002107254A (ja) | 圧力検出装置用パッケージ | |
| JP2735708B2 (ja) | セラミック配線基板 | |
| JPH05145009A (ja) | 半導体素子収納用パツケージ | |
| JP2514094Y2 (ja) | 半導体素子収納用パッケ―ジ | |
| JP2003042873A (ja) | 圧力検出装置用パッケージ | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP2784129B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0888449A (ja) | セラミック配線基板 | |
| JP3406710B2 (ja) | 半導体素子収納用パッケージ | |
| JP3187239B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0538897U (ja) | 電子部品収納用パツケージ | |
| JPH05326748A (ja) | 半導体素子収納用パッケージ | |
| JPH05275608A (ja) | 半導体素子収納用パッケージ | |
| JP2746802B2 (ja) | 半導体装置 | |
| JP2001035959A (ja) | 半導体素子収納用パッケージ | |
| JP3464143B2 (ja) | 電子部品収納用パッケージ | |
| JP3181011B2 (ja) | 半導体素子収納用パッケージ | |
| JPH11238820A (ja) | 電子部品収納用パッケージ | |
| JP2002009194A (ja) | 半導体素子搭載用基板 | |
| JP2002350265A (ja) | 圧力検出装置用パッケージ | |
| JPH0521495A (ja) | 半導体装置 | |
| JPH11238819A (ja) | 電子部品収納用パッケージ | |
| JP2003068932A (ja) | 配線基板 |