JP2002009194A - 半導体素子搭載用基板 - Google Patents
半導体素子搭載用基板Info
- Publication number
- JP2002009194A JP2002009194A JP2000191237A JP2000191237A JP2002009194A JP 2002009194 A JP2002009194 A JP 2002009194A JP 2000191237 A JP2000191237 A JP 2000191237A JP 2000191237 A JP2000191237 A JP 2000191237A JP 2002009194 A JP2002009194 A JP 2002009194A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- semiconductor element
- signal
- insulating base
- external connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 高速で作動する半導体素子を正常かつ効率良
く作動させるとともに小型の半導体装置を提供するこ
と。 【解決手段】 絶縁基体１の上面に設けた信号用導体２
と絶縁基体１の下面に設けた信号用外部接続導体４とを
絶縁基体１を貫通する貫通導体８のみで接続するととも
に絶縁基体１の上面に設けた接地用導体３と絶縁基体１
の下面に設けた接地用外部接続導体５とを絶縁基体１の
側面に設けた側面導体９で接続した半導体素子搭載用基
板である。
く作動させるとともに小型の半導体装置を提供するこ
と。 【解決手段】 絶縁基体１の上面に設けた信号用導体２
と絶縁基体１の下面に設けた信号用外部接続導体４とを
絶縁基体１を貫通する貫通導体８のみで接続するととも
に絶縁基体１の上面に設けた接地用導体３と絶縁基体１
の下面に設けた接地用外部接続導体５とを絶縁基体１の
側面に設けた側面導体９で接続した半導体素子搭載用基
板である。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子を搭載
するための半導体素子搭載用基板に関するものである。
するための半導体素子搭載用基板に関するものである。
【０００２】
【従来の技術】従来、半導体素子を搭載するための半導
体素子搭載用基板として、例えば図８に断面図で示すよ
うに、酸化アルミニウム質焼結体等のセラミックス材料
から成り、半導体素子26が搭載される絶縁基体21の上面
に、半導体素子26に信号の入出力をするための信号用導
体22および半導体素子26に接地電位を提供するための接
地用導体23を被着させるとともに、絶縁基体21の下面外
周部に外部電気回路に接続される信号用外部接続導体24
および接地用外部接続導体25を被着させ、これらの信号
用導体22と信号用外部接続導体24とを、接地用導体23と
接地用外部接続導体25とを絶縁基体21の側面に被着させ
た側面導体28，29を介して接続して成る半導体素子搭載
用基板が知られている。
体素子搭載用基板として、例えば図８に断面図で示すよ
うに、酸化アルミニウム質焼結体等のセラミックス材料
から成り、半導体素子26が搭載される絶縁基体21の上面
に、半導体素子26に信号の入出力をするための信号用導
体22および半導体素子26に接地電位を提供するための接
地用導体23を被着させるとともに、絶縁基体21の下面外
周部に外部電気回路に接続される信号用外部接続導体24
および接地用外部接続導体25を被着させ、これらの信号
用導体22と信号用外部接続導体24とを、接地用導体23と
接地用外部接続導体25とを絶縁基体21の側面に被着させ
た側面導体28，29を介して接続して成る半導体素子搭載
用基板が知られている。
【０００３】この従来の半導体素子搭載用基板において
は、絶縁基体21の上面に半導体素子26を搭載するととも
に、信号用導体22と半導体素子26の信号用電極とを、接
地用導体23と半導体素子26の接地用電極とをそれぞれボ
ンディングワイヤ27等の電気的接続手段を介して電気的
に接続し、しかる後、絶縁基体21の上面に半導体素子26
を覆うようにして図示しない椀状の蓋体を取着して半導
体素子26を気密に封止することにより半導体装置とな
る。そして、この半導体装置は、絶縁基体21の下面に被
着させた信号用外部接続導体24・接地用外部接続導体25
およびこれらに接続された側面導体28，29を図示しない
外部電気回路基板の配線導体に半田等の導電性接合部材
を介して電気的に接続することにより外部電気回路基板
に実装され、同時に絶縁基体21に搭載する半導体素子26
の信号用電極および接地用電極が外部電気回路に電気的
に接続されることとなる。
は、絶縁基体21の上面に半導体素子26を搭載するととも
に、信号用導体22と半導体素子26の信号用電極とを、接
地用導体23と半導体素子26の接地用電極とをそれぞれボ
ンディングワイヤ27等の電気的接続手段を介して電気的
に接続し、しかる後、絶縁基体21の上面に半導体素子26
を覆うようにして図示しない椀状の蓋体を取着して半導
体素子26を気密に封止することにより半導体装置とな
る。そして、この半導体装置は、絶縁基体21の下面に被
着させた信号用外部接続導体24・接地用外部接続導体25
およびこれらに接続された側面導体28，29を図示しない
外部電気回路基板の配線導体に半田等の導電性接合部材
を介して電気的に接続することにより外部電気回路基板
に実装され、同時に絶縁基体21に搭載する半導体素子26
の信号用電極および接地用電極が外部電気回路に電気的
に接続されることとなる。
【０００４】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子搭載用基板によれば、半導体素子26に信
号の出し入れをするための信号用導体22およびこれに接
続された側面導体28および信号用外部接続導体24から成
る信号伝達経路が絶縁基体21の上面から側面を介して下
面にかけて大きく屈曲しながら回り込むようにして導出
しており、そのため、この半導体素子搭載用基板に例え
ば１ＧＨｚ以上の高速の信号で作動する半導体素子26を
搭載して、信号用導体22およびこれに接続された側面導
体28および信号用外部接続導体24から成る信号伝達経路
に高速信号を伝達させると、この経路のうち、絶縁基体
21の上面と側面との角部および絶縁基体21の側面と下面
との角部で信号が大きく反射したり減衰したりして、そ
の結果、このような高速で作動する半導体素子26を正常
かつ効率良く作動させることができなくなってしまうと
いう問題点を有していた。また、例えばグランドを強化
するために多数の接地用の側面導体29およびこれに接続
された接地用外部接続導体25を設けようとすると、絶縁
基体21の各辺の長さをその分、長くする必要があり、そ
の結果、絶縁基体21が大きなものとなってしまい、半導
体装置の小型化が困難であるという問題点を有してい
た。
来の半導体素子搭載用基板によれば、半導体素子26に信
号の出し入れをするための信号用導体22およびこれに接
続された側面導体28および信号用外部接続導体24から成
る信号伝達経路が絶縁基体21の上面から側面を介して下
面にかけて大きく屈曲しながら回り込むようにして導出
しており、そのため、この半導体素子搭載用基板に例え
ば１ＧＨｚ以上の高速の信号で作動する半導体素子26を
搭載して、信号用導体22およびこれに接続された側面導
体28および信号用外部接続導体24から成る信号伝達経路
に高速信号を伝達させると、この経路のうち、絶縁基体
21の上面と側面との角部および絶縁基体21の側面と下面
との角部で信号が大きく反射したり減衰したりして、そ
の結果、このような高速で作動する半導体素子26を正常
かつ効率良く作動させることができなくなってしまうと
いう問題点を有していた。また、例えばグランドを強化
するために多数の接地用の側面導体29およびこれに接続
された接地用外部接続導体25を設けようとすると、絶縁
基体21の各辺の長さをその分、長くする必要があり、そ
の結果、絶縁基体21が大きなものとなってしまい、半導
体装置の小型化が困難であるという問題点を有してい
た。
【０００５】本発明は、かかる従来の問題点に鑑み案出
されたものであり、その目的は、例えば１ＧＨｚ以上の
高速で作動する半導体素子を正常かつ効率良く作動させ
ることが可能な小型の半導体素子搭載用基板を提供する
ことにある。
されたものであり、その目的は、例えば１ＧＨｚ以上の
高速で作動する半導体素子を正常かつ効率良く作動させ
ることが可能な小型の半導体素子搭載用基板を提供する
ことにある。
【０００６】
【課題を解決するための手段】本発明の半導体素子搭載
用基板は、半導体素子が搭載される略平板状の絶縁基体
の上面に、半導体素子に信号の出し入れをするための信
号用導体および半導体素子に接地電位を提供するための
接地用導体を、絶縁基体の下面に、外部電気回路に接続
される信号用外部接続導体および接地用外部接続導体を
配設するとともに、信号用導体と信号用外部接続導体と
を絶縁基体を上下に貫通する貫通導体のみを介して接続
し、接地用導体と接地用外部接続導体とを絶縁基体の側
面に被着させた側面導体を介して接続して成ることを特
徴とするものである。
用基板は、半導体素子が搭載される略平板状の絶縁基体
の上面に、半導体素子に信号の出し入れをするための信
号用導体および半導体素子に接地電位を提供するための
接地用導体を、絶縁基体の下面に、外部電気回路に接続
される信号用外部接続導体および接地用外部接続導体を
配設するとともに、信号用導体と信号用外部接続導体と
を絶縁基体を上下に貫通する貫通導体のみを介して接続
し、接地用導体と接地用外部接続導体とを絶縁基体の側
面に被着させた側面導体を介して接続して成ることを特
徴とするものである。
【０００７】本発明の半導体素子搭載用基板によれば、
絶縁基体の上面に設けた信号用導体と絶縁基体の下面に
設けた信号用外部接続導体とを絶縁基体を上下に貫通す
る貫通導体のみを介して接続したことから、絶縁基体の
上面に設けた信号用導体から絶縁基体の下面に設けた信
号用外部接続導体までの信号伝達経路が絶縁基体の上面
から下面にかけて大きく迂回することなく略まっすぐな
経路で導出され、そのため、この経路を伝達する高速信
号に大きな反射や減衰が起こることを有効に防止するこ
とができる。また、同時に絶縁基体の側面には信号用の
側面導体を設けないので、その分、絶縁基体の大きさを
小さなものとすることができる。
絶縁基体の上面に設けた信号用導体と絶縁基体の下面に
設けた信号用外部接続導体とを絶縁基体を上下に貫通す
る貫通導体のみを介して接続したことから、絶縁基体の
上面に設けた信号用導体から絶縁基体の下面に設けた信
号用外部接続導体までの信号伝達経路が絶縁基体の上面
から下面にかけて大きく迂回することなく略まっすぐな
経路で導出され、そのため、この経路を伝達する高速信
号に大きな反射や減衰が起こることを有効に防止するこ
とができる。また、同時に絶縁基体の側面には信号用の
側面導体を設けないので、その分、絶縁基体の大きさを
小さなものとすることができる。
【０００８】
【発明の実施の形態】次に、本発明を添付の図面を基に
詳細に説明する。
詳細に説明する。
【０００９】図１・図２・図３は、それぞれ本発明の半
導体素子搭載用基板の実施の形態の一例を示す断面図・
上面図・下面図であり、これらの図中、１は絶縁基体、
２は信号用導体、３は接地用導体、４は信号用外部接続
導体，５は接地用外部接続導体である。
導体素子搭載用基板の実施の形態の一例を示す断面図・
上面図・下面図であり、これらの図中、１は絶縁基体、
２は信号用導体、３は接地用導体、４は信号用外部接続
導体，５は接地用外部接続導体である。
【００１０】絶縁基体１は、酸化アルミニウム質焼結体
・窒化アルミニウム質焼結体・ムライト質焼結体・炭化
珪素質焼結体・窒化珪素質焼結体・ガラス−セラミック
ス等のセラミックス材料から成る略四角形の平板であ
り、半導体素子６を支持するための支持部材として機能
し、その上面中央部には半導体素子６が搭載される。
・窒化アルミニウム質焼結体・ムライト質焼結体・炭化
珪素質焼結体・窒化珪素質焼結体・ガラス−セラミック
ス等のセラミックス材料から成る略四角形の平板であ
り、半導体素子６を支持するための支持部材として機能
し、その上面中央部には半導体素子６が搭載される。
【００１１】このような絶縁基体１は、例えば酸化アル
ミニウム質焼結体から成る場合であれば、酸化アルミニ
ウム・酸化珪素・酸化マグネシウム・酸化カルシウム等
の原料粉末に適当な有機バインダ・溶剤を添加混合して
泥漿状となすとともにこれを従来周知のドクタブレード
法を採用することによってシート状となすことによりセ
ラミックグリーンシートを得、このセラミックグリーン
シートに適当な打ち抜き加工を施すとともに必要に応じ
て複数枚を積層して生セラミック成形体となし、最後に
この生セラミック成形体を還元雰囲気中、約1600℃の温
度で焼成することによって製作される。
ミニウム質焼結体から成る場合であれば、酸化アルミニ
ウム・酸化珪素・酸化マグネシウム・酸化カルシウム等
の原料粉末に適当な有機バインダ・溶剤を添加混合して
泥漿状となすとともにこれを従来周知のドクタブレード
法を採用することによってシート状となすことによりセ
ラミックグリーンシートを得、このセラミックグリーン
シートに適当な打ち抜き加工を施すとともに必要に応じ
て複数枚を積層して生セラミック成形体となし、最後に
この生セラミック成形体を還元雰囲気中、約1600℃の温
度で焼成することによって製作される。
【００１２】絶縁基体１の上面には半導体素子６が搭載
される部位の周りに複数の信号用導体２が被着されてい
るとともに半導体素子６が搭載される部位から外周部に
かけて接地用導体３が被着されている。信号用導体２
は、半導体素子６に信号の出し入れをするための接続端
子として機能する。また接地用導体３は、半導体素子６
に接地電位を供給する端子として機能するとともに半導
体素子６を固定するための下地金属として機能する。そ
して、接地用導体３上に半導体素子６を金−シリコン合
金や銀−エポキシ樹脂等の導電性接合材を介して接合し
て固定するとともに信号用導体２および接地用導体３
と、これに対応する半導体素子６の信号用電極・接地用
電極とをボンディングワイヤ７を介して接続することに
よりこれらの間が電気的に接続される。
される部位の周りに複数の信号用導体２が被着されてい
るとともに半導体素子６が搭載される部位から外周部に
かけて接地用導体３が被着されている。信号用導体２
は、半導体素子６に信号の出し入れをするための接続端
子として機能する。また接地用導体３は、半導体素子６
に接地電位を供給する端子として機能するとともに半導
体素子６を固定するための下地金属として機能する。そ
して、接地用導体３上に半導体素子６を金−シリコン合
金や銀−エポキシ樹脂等の導電性接合材を介して接合し
て固定するとともに信号用導体２および接地用導体３
と、これに対応する半導体素子６の信号用電極・接地用
電極とをボンディングワイヤ７を介して接続することに
よりこれらの間が電気的に接続される。
【００１３】また、絶縁基体１の下面には、絶縁基体1
を上下に貫通する貫通導体８を介して信号用導体２に接
続された信号用外部接続導体４と、絶縁基体１側面に被
着させた側面導体９を介して接地用導体３に接続された
接地用外部接続導体５とが被着されている。これらの外
部接続導体４，５は、信号用導体２・接地用導体３をそ
れぞれ外部の電気回路に接続するための端子として機能
し、これらの外部接続導体４，５を外部電気回路基板の
配線導体に半田等の導電性接合材を介して接合すること
により、信号用導体２および接地用導体３が外部電気回
路に接続される。
を上下に貫通する貫通導体８を介して信号用導体２に接
続された信号用外部接続導体４と、絶縁基体１側面に被
着させた側面導体９を介して接地用導体３に接続された
接地用外部接続導体５とが被着されている。これらの外
部接続導体４，５は、信号用導体２・接地用導体３をそ
れぞれ外部の電気回路に接続するための端子として機能
し、これらの外部接続導体４，５を外部電気回路基板の
配線導体に半田等の導電性接合材を介して接合すること
により、信号用導体２および接地用導体３が外部電気回
路に接続される。
【００１４】このような信号用導体２・接地用導体３・
信号用外部接続導体４・接地用外部接続導体５・貫通導
体８および側面導体９は、いずれもタングステンやモリ
ブデン・銅・銀・銀−パラジウム・モリブデン−マンガ
ン等の金属粉末メタライズから成り、例えばタングステ
ンメタライズから成る場合であれば、タングステン粉末
に適当な有機バインダ・溶剤を添加混合して得た金属ペ
ーストを絶縁基体１となるセラミックグリーンシートに
従来周知のスクリーン印刷法を採用して所定のパターン
に印刷塗布し、これをセラミックグリーンシートととも
に焼成することによって、絶縁基体１の所定位置に所定
のパターンに被着形成される。
信号用外部接続導体４・接地用外部接続導体５・貫通導
体８および側面導体９は、いずれもタングステンやモリ
ブデン・銅・銀・銀−パラジウム・モリブデン−マンガ
ン等の金属粉末メタライズから成り、例えばタングステ
ンメタライズから成る場合であれば、タングステン粉末
に適当な有機バインダ・溶剤を添加混合して得た金属ペ
ーストを絶縁基体１となるセラミックグリーンシートに
従来周知のスクリーン印刷法を採用して所定のパターン
に印刷塗布し、これをセラミックグリーンシートととも
に焼成することによって、絶縁基体１の所定位置に所定
のパターンに被着形成される。
【００１５】なお、信号用導体２・接地用導体３・信号
用外部接続導体４・接地用外部接続導体５および側面導
体９の露出表面には、これらの導体が酸化腐食するのを
防止するとともに信号用導体２および接地用導体３とボ
ンディングワイヤ７との接合ならびに接地用導体３・信
号用外部接続導体４・接地用外部接続導体５および側面
導体９と半田等の導電性接合材との接合を良好なものと
するために、通常であれば、１〜10μｍ程度の厚みのニ
ッケルめっき層および0.1〜３μｍ程度の金めっき層が
順次被着されている。
用外部接続導体４・接地用外部接続導体５および側面導
体９の露出表面には、これらの導体が酸化腐食するのを
防止するとともに信号用導体２および接地用導体３とボ
ンディングワイヤ７との接合ならびに接地用導体３・信
号用外部接続導体４・接地用外部接続導体５および側面
導体９と半田等の導電性接合材との接合を良好なものと
するために、通常であれば、１〜10μｍ程度の厚みのニ
ッケルめっき層および0.1〜３μｍ程度の金めっき層が
順次被着されている。
【００１６】そして、本発明においては、信号用導体２
と信号用外部接続導体４とが絶縁基体１を上下に貫通す
る貫通導体８のみを介して接続されているとともに、接
地用導体３と接地用外部接続導体５とが側面導体９を介
して接続されていることが重要である。このように、信
号用導体２と信号用外部接続導体４とが絶縁基体１を上
下に貫通する貫通導体８のみを介して接続されているこ
とから、半導体素子６に信号の出し入れをする信号伝達
経路が絶縁基体１の上面から下面にかけて大きく迂回す
ることなく略まっすぐな経路で導出され、そのため、こ
の経路に例えば１ＧＨｚを超える高速の信号を伝達させ
たとしても、信号に大きな反射や減衰を起こすことなく
良好に伝達させることができる。したがって本発明の半
導体素子搭載用基板によれば、絶縁基体１に搭載された
高速で作動する半導体素子６を正常かつ効率よく作動さ
せることができる。また、同時に絶縁基体１の側面に信
号用導体２に接続された側面導体を設けないので、その
分、絶縁基体の側面に接地用導体３に接続された側面導
体９を絶縁基体１を大きくすることなく数多く設けるこ
とができ、それによりグランドが強化された小型の半導
体装置を提供することができる。
と信号用外部接続導体４とが絶縁基体１を上下に貫通す
る貫通導体８のみを介して接続されているとともに、接
地用導体３と接地用外部接続導体５とが側面導体９を介
して接続されていることが重要である。このように、信
号用導体２と信号用外部接続導体４とが絶縁基体１を上
下に貫通する貫通導体８のみを介して接続されているこ
とから、半導体素子６に信号の出し入れをする信号伝達
経路が絶縁基体１の上面から下面にかけて大きく迂回す
ることなく略まっすぐな経路で導出され、そのため、こ
の経路に例えば１ＧＨｚを超える高速の信号を伝達させ
たとしても、信号に大きな反射や減衰を起こすことなく
良好に伝達させることができる。したがって本発明の半
導体素子搭載用基板によれば、絶縁基体１に搭載された
高速で作動する半導体素子６を正常かつ効率よく作動さ
せることができる。また、同時に絶縁基体１の側面に信
号用導体２に接続された側面導体を設けないので、その
分、絶縁基体の側面に接地用導体３に接続された側面導
体９を絶縁基体１を大きくすることなく数多く設けるこ
とができ、それによりグランドが強化された小型の半導
体装置を提供することができる。
【００１７】かくして、本発明の半導体素子搭載用基板
によれば、絶縁基体１の上面中央部に被着させた接地用
導体３に半導体素子６を接着固定するとともに半導体素
子３の各信号用電極および接地用電極をそれぞれ対応す
る信号用導体２や接地用導体３にボンディングワイヤ７
等の電気的接続手段を介して電気的に接続し、最後に絶
縁基体１の上面に図示しない椀状の蓋体を半導体素子６
を覆うようにして取着することにより製品としての半導
体装置となる。
によれば、絶縁基体１の上面中央部に被着させた接地用
導体３に半導体素子６を接着固定するとともに半導体素
子３の各信号用電極および接地用電極をそれぞれ対応す
る信号用導体２や接地用導体３にボンディングワイヤ７
等の電気的接続手段を介して電気的に接続し、最後に絶
縁基体１の上面に図示しない椀状の蓋体を半導体素子６
を覆うようにして取着することにより製品としての半導
体装置となる。
【００１８】なお、本発明は、上述の実施の形態の一例
に限定されるものではなく、本発明の要旨を逸脱しない
範囲であれば、種々の変更は可能であり、例えば上述の
実施の形態の一例では、絶縁基体１の下面中央部には接
地用の導体は設けられていなかったが、図４に断面図
で、図５に下面図で示すように、絶縁基体１の下面中央
部に接地用導体３や接地用外部接続導体５に接続された
広面積の接地用導体10を設けてもよい。この場合、下面
の接地用導体10によりグランドがさらに強化される。な
お、接地用導体10と接地用導体３とは絶縁基体１を上下
に貫通する複数の貫通導体11により接続させておけばよ
く、接地用導体10と外部接続用導体５とは絶縁基体１の
下面において一体のパターンとすることにより接続させ
ておけばよい。さらに、図６に要部拡大横断面図で示す
ように、信号用の貫通導体８の周囲にこれを取り囲むよ
うに接地用の貫通導体11を配置することによって信号用
の貫通導体８の特性インピーダンスを例えば50Ωに整合
させるようにしてもよい。またさらに、図７に断面図で
示すように、接地用導体３でボンディングワイヤ７が接
続される部位や接地用導体10に半田等の導電性接合材が
不要に濡れ広がるのを防止するために絶縁基体１の上下
面に絶縁基体１と実質的に同一材料から成る絶縁コーテ
ィング層12や13を設けてもよい。
に限定されるものではなく、本発明の要旨を逸脱しない
範囲であれば、種々の変更は可能であり、例えば上述の
実施の形態の一例では、絶縁基体１の下面中央部には接
地用の導体は設けられていなかったが、図４に断面図
で、図５に下面図で示すように、絶縁基体１の下面中央
部に接地用導体３や接地用外部接続導体５に接続された
広面積の接地用導体10を設けてもよい。この場合、下面
の接地用導体10によりグランドがさらに強化される。な
お、接地用導体10と接地用導体３とは絶縁基体１を上下
に貫通する複数の貫通導体11により接続させておけばよ
く、接地用導体10と外部接続用導体５とは絶縁基体１の
下面において一体のパターンとすることにより接続させ
ておけばよい。さらに、図６に要部拡大横断面図で示す
ように、信号用の貫通導体８の周囲にこれを取り囲むよ
うに接地用の貫通導体11を配置することによって信号用
の貫通導体８の特性インピーダンスを例えば50Ωに整合
させるようにしてもよい。またさらに、図７に断面図で
示すように、接地用導体３でボンディングワイヤ７が接
続される部位や接地用導体10に半田等の導電性接合材が
不要に濡れ広がるのを防止するために絶縁基体１の上下
面に絶縁基体１と実質的に同一材料から成る絶縁コーテ
ィング層12や13を設けてもよい。
【００１９】またさらに、上述の実施の形態の一例で
は、本発明を半導体素子の各電極と信号用導体２および
接地用導体３とをボンディングワイヤ７を介して接続す
るタイプの半導体素子搭載用基板に適用したが、本発明
は、半導体素子の各電極と信号用電極および接地用電極
とをフリップチップで接続するタイプの半導体素子搭載
用基板に適用してもよい。
は、本発明を半導体素子の各電極と信号用導体２および
接地用導体３とをボンディングワイヤ７を介して接続す
るタイプの半導体素子搭載用基板に適用したが、本発明
は、半導体素子の各電極と信号用電極および接地用電極
とをフリップチップで接続するタイプの半導体素子搭載
用基板に適用してもよい。
【００２０】
【発明の効果】本発明の半導体素子搭載用基板によれ
ば、絶縁基体の上面に設けた信号用導体と絶縁基体の下
面に設けた信号用外部接続導体とを絶縁基体を上下に貫
通する貫通導体のみを介して接続したことから、絶縁基
体の上面に設けた信号用導体から絶縁基体の下面に設け
た信号用外部接続導体までの信号伝達経路が絶縁基体の
上面から下面にかけて大きく迂回することなく略まっす
ぐな経路で導出され、そのため、この経路を伝達する高
速信号に大きな反射や減衰が起こることを有効に防止す
ることができ、搭載される高速作動の半導体素子を正常
かつ効率良く作動させることができる。また、同時に絶
縁基体の側面には信号用の側面導体を設けないので、そ
の分、絶縁基体の大きさを小さなものとすることがで
き、小型の半導体装置を提供することができる。
ば、絶縁基体の上面に設けた信号用導体と絶縁基体の下
面に設けた信号用外部接続導体とを絶縁基体を上下に貫
通する貫通導体のみを介して接続したことから、絶縁基
体の上面に設けた信号用導体から絶縁基体の下面に設け
た信号用外部接続導体までの信号伝達経路が絶縁基体の
上面から下面にかけて大きく迂回することなく略まっす
ぐな経路で導出され、そのため、この経路を伝達する高
速信号に大きな反射や減衰が起こることを有効に防止す
ることができ、搭載される高速作動の半導体素子を正常
かつ効率良く作動させることができる。また、同時に絶
縁基体の側面には信号用の側面導体を設けないので、そ
の分、絶縁基体の大きさを小さなものとすることがで
き、小型の半導体装置を提供することができる。
【図１】本発明の半導体素子搭載用基板の実施の形態の
一例を示す断面図である。
一例を示す断面図である。
【図２】図１に示す半導体素子搭載用基板の上面図であ
る。
る。
【図３】図１および図２に示す半導体素子搭載用基板の
下面図である。
下面図である。
【図４】本発明の半導体素子搭載用基板の実施の形態の
他の例を示す断面図である。
他の例を示す断面図である。
【図５】図４に示す半導体素子搭載用基板の下面図であ
る。
る。
【図６】本発明の半導体素子搭載用基板の実施の形態の
他の例を示す要部拡大横断面図である。
他の例を示す要部拡大横断面図である。
【図７】本発明の半導体素子搭載用基板の実施の形態の
他の例を示す断面図である。
他の例を示す断面図である。
【図８】従来の半導体素子搭載用基板の断面図である。
１・・・・・・絶縁基体 ２・・・・・・信号用導体 ３・・・・・・接地用導体 ４・・・・・・信号用外部接続導体 ５・・・・・・接地用外部接続導体 ６・・・・・・半導体素子 ８・・・・・・貫通導体 ９・・・・・・側面導体
Claims (1)
- 【請求項１】 半導体素子が搭載される略平板状の絶縁
基体の上面に、前記半導体素子に信号の出し入れをする
ための信号用導体および前記半導体素子に接地電位を提
供するための接地用導体を、前記絶縁基体の下面に、外
部電気回路に接続される信号用外部接続導体および接地
用外部接続導体を配設するとともに、前記信号用導体と
前記信号用外部接続導体とを前記絶縁基体を上下に貫通
する貫通導体のみを介して接続し、前記接地用導体と前
記接地用外部接続導体とを前記絶縁基体の側面に被着さ
せた側面導体を介して接続して成ることを特徴とする半
導体素子搭載用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000191237A JP2002009194A (ja) | 2000-06-26 | 2000-06-26 | 半導体素子搭載用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000191237A JP2002009194A (ja) | 2000-06-26 | 2000-06-26 | 半導体素子搭載用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002009194A true JP2002009194A (ja) | 2002-01-11 |
Family
ID=18690568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000191237A Pending JP2002009194A (ja) | 2000-06-26 | 2000-06-26 | 半導体素子搭載用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002009194A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006196885A (ja) * | 2005-01-14 | 2006-07-27 | Internatl Business Mach Corp <Ibm> | 半導体モジュールにおける熱放散のための方法および装置 |
| JP2007201175A (ja) * | 2006-01-26 | 2007-08-09 | Matsushita Electric Ind Co Ltd | 半導体装置およびそれを備えた電子機器、およびそれに用いる半導体装置用基板の製造方法 |
-
2000
- 2000-06-26 JP JP2000191237A patent/JP2002009194A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006196885A (ja) * | 2005-01-14 | 2006-07-27 | Internatl Business Mach Corp <Ibm> | 半導体モジュールにおける熱放散のための方法および装置 |
| JP2007201175A (ja) * | 2006-01-26 | 2007-08-09 | Matsushita Electric Ind Co Ltd | 半導体装置およびそれを備えた電子機器、およびそれに用いる半導体装置用基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4295519B2 (ja) | 発光素子収納用パッケージおよび発光装置 | |
| JP2001356064A (ja) | 圧力検出装置用パッケージ | |
| JP2000340687A (ja) | 半導体素子収納用パッケージ | |
| JP2002009194A (ja) | 半導体素子搭載用基板 | |
| JP3771853B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
| JP7433766B2 (ja) | 回路基板、電子部品および電子モジュール | |
| JP3847247B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3866128B2 (ja) | 配線基板 | |
| JP2001185675A (ja) | 半導体装置 | |
| JP2005019729A (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3780514B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP4303564B2 (ja) | 半導体装置 | |
| JP4291113B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3722793B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3847248B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3722796B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3847250B2 (ja) | 半導体装置の実装構造 | |
| JP3847239B2 (ja) | 半導体装置 | |
| JPH0888449A (ja) | セラミック配線基板 | |
| JP2000260896A (ja) | 半導体素子収納用パッケージ | |
| JP4002540B2 (ja) | 半導体装置 | |
| JP3318456B2 (ja) | 半導体素子収納用パッケージ | |
| JP3631664B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2020136310A (ja) | 回路基板、電子部品および電子モジュール | |
| JPH11238820A (ja) | 電子部品収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051227 |
|
| A02 | Decision of refusal |
Effective date: 20060508 Free format text: JAPANESE INTERMEDIATE CODE: A02 |