JP3318456B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP3318456B2 JP3318456B2 JP31815294A JP31815294A JP3318456B2 JP 3318456 B2 JP3318456 B2 JP 3318456B2 JP 31815294 A JP31815294 A JP 31815294A JP 31815294 A JP31815294 A JP 31815294A JP 3318456 B2 JP3318456 B2 JP 3318456B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- wiring layer
- metallized wiring
- electrode
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Description
【０００１】
【産業上の利用分野】本発明は半導体素子を収容するた
めの半導体素子収納用パッケージに関するものである。
めの半導体素子収納用パッケージに関するものである。
【０００２】
【従来の技術】従来、半導体素子、特に半導体集積回路
素子を収容するための半導体素子収納用パッケージは一
般に、酸化アルミニウム質焼結体等の電気絶縁材料から
成り、上面に半導体素子を収容するための凹部と、該凹
部周辺から外周縁にかけて導出され、半導体素子の各電
極( 電源電極、接地電極、信号電極) が接続されるタン
グステン、モリブデン、マンガン等の高融点金属粉末か
ら成る複数個のメタライズ配線層を有する絶縁基体と、
半導体素子の各電極を外部電気回路に接続するために前
記メタライズ配線層に銀ロウ等のロウ材を介して取着さ
れた複数個の外部リード端子と、蓋体とから構成されて
おり、絶縁基体の凹部底面に半導体素子をガラス、樹
脂、ロウ材等の接着剤を介して接着固定するとともに半
導体素子の各電極をボンディングワイヤを介してメタラ
イズ配線層に接続し、しかる後、絶縁基体の上面に蓋体
をガラス、樹脂、ロウ材等から成る封止材を介して接合
させ、絶縁基体と蓋体とから成る容器内部に半導体素子
を気密に収容することによって製品としての半導体装置
が完成する。
素子を収容するための半導体素子収納用パッケージは一
般に、酸化アルミニウム質焼結体等の電気絶縁材料から
成り、上面に半導体素子を収容するための凹部と、該凹
部周辺から外周縁にかけて導出され、半導体素子の各電
極( 電源電極、接地電極、信号電極) が接続されるタン
グステン、モリブデン、マンガン等の高融点金属粉末か
ら成る複数個のメタライズ配線層を有する絶縁基体と、
半導体素子の各電極を外部電気回路に接続するために前
記メタライズ配線層に銀ロウ等のロウ材を介して取着さ
れた複数個の外部リード端子と、蓋体とから構成されて
おり、絶縁基体の凹部底面に半導体素子をガラス、樹
脂、ロウ材等の接着剤を介して接着固定するとともに半
導体素子の各電極をボンディングワイヤを介してメタラ
イズ配線層に接続し、しかる後、絶縁基体の上面に蓋体
をガラス、樹脂、ロウ材等から成る封止材を介して接合
させ、絶縁基体と蓋体とから成る容器内部に半導体素子
を気密に収容することによって製品としての半導体装置
が完成する。
【０００３】かかる従来の半導体素子収納用パッケージ
では半導体素子の各電極（電源電極、接地電極、信号電
極) をメタライズ配線層に接続する際、その作業性を向
上させるために自動ボンダーを使用しており、該自動ボ
ンダーで半導体素子の各電極とメタライズ配線層を接続
するためには自動ボンダーにメタライズ配線層の位置を
認識させねばならず、そのためメタライズ配線層の近傍
にはタングステン、モリブデン等の金属から成る十字型
等の位置認識用の標識が被着形成されている。
では半導体素子の各電極（電源電極、接地電極、信号電
極) をメタライズ配線層に接続する際、その作業性を向
上させるために自動ボンダーを使用しており、該自動ボ
ンダーで半導体素子の各電極とメタライズ配線層を接続
するためには自動ボンダーにメタライズ配線層の位置を
認識させねばならず、そのためメタライズ配線層の近傍
にはタングステン、モリブデン等の金属から成る十字型
等の位置認識用の標識が被着形成されている。
【０００４】またこの位置認識用の標識はその位置を自
動ボンダーにより明確に認識させるために通常、その表
面に金メッキ層が被着されており、標識への金メッキ層
の被着は標識を予め信号用メタライズ配線層の一部に予
め接続させておき、メタライズ配線層の露出表面にボン
ディングワイヤの接合を強固とするための金メッキ層を
電解メッキ法により被着させる際に同時に被着形成され
るようになっている。
動ボンダーにより明確に認識させるために通常、その表
面に金メッキ層が被着されており、標識への金メッキ層
の被着は標識を予め信号用メタライズ配線層の一部に予
め接続させておき、メタライズ配線層の露出表面にボン
ディングワイヤの接合を強固とするための金メッキ層を
電解メッキ法により被着させる際に同時に被着形成され
るようになっている。
【０００５】
【発明が解決しようとする課題】しかしながら、近時、
半導体素子は高性能化、高速度化が急激に進んでおり、
メタライズ配線層を介して半導体素子に電気信号を高速
で出入力させた場合、電気信号の一部がメタライズ配線
層に接続されている標識に流れて反射し、これがメタラ
イズ配線層を流れる信号に干渉してリンギングノイズを
発生させるとともに半導体素子に入力され、その結果、
半導体素子に誤動作を招来し、半導体素子を正常に作動
させることができないという欠点を有していた。
半導体素子は高性能化、高速度化が急激に進んでおり、
メタライズ配線層を介して半導体素子に電気信号を高速
で出入力させた場合、電気信号の一部がメタライズ配線
層に接続されている標識に流れて反射し、これがメタラ
イズ配線層を流れる信号に干渉してリンギングノイズを
発生させるとともに半導体素子に入力され、その結果、
半導体素子に誤動作を招来し、半導体素子を正常に作動
させることができないという欠点を有していた。
【０００６】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は内部に収容する半導体素子を長期間にわ
たり正常、且つ安定に作動させることができる半導体素
子収納用パッケージを提供することにある。
で、その目的は内部に収容する半導体素子を長期間にわ
たり正常、且つ安定に作動させることができる半導体素
子収納用パッケージを提供することにある。
【０００７】
【課題を解決するための手段】本発明は絶縁基体と蓋体
とから成り、内部に半導体素子を気密に収容する半導体
素子収納用パッケージであって、前記絶縁基体に半導体
素子の電源電極、接地電極及び信号電極が接続される複
数個のメタライズ配線層を形成するとともに半導体素子
の電源電極及び／又は接地電極が接続されるメタライズ
配線層に、該メタライズ配線層の位置を認識する位置認
識用の標識を接続させたことを特徴とするものである。
とから成り、内部に半導体素子を気密に収容する半導体
素子収納用パッケージであって、前記絶縁基体に半導体
素子の電源電極、接地電極及び信号電極が接続される複
数個のメタライズ配線層を形成するとともに半導体素子
の電源電極及び／又は接地電極が接続されるメタライズ
配線層に、該メタライズ配線層の位置を認識する位置認
識用の標識を接続させたことを特徴とするものである。
【０００８】
【作用】本発明の半導体素子収納用パッケージによれ
ば、半導体素子の電源電極及び／又は接地電極が接続さ
れるメタライズ配線層に標識を接続させ、信号電極が接
続されるメタライズ配線層には標識は電気的接続されな
いことから半導体素子の信号電極に、該信号電極に接続
されるメタライズ配線層を介して電気信号を高速で出入
力させても電気信号に標識での反射に伴うリンギングノ
イズが発生することはなく、その結果、半導体素子を常
に正常、且つ安定に作動させることが可能となる。
ば、半導体素子の電源電極及び／又は接地電極が接続さ
れるメタライズ配線層に標識を接続させ、信号電極が接
続されるメタライズ配線層には標識は電気的接続されな
いことから半導体素子の信号電極に、該信号電極に接続
されるメタライズ配線層を介して電気信号を高速で出入
力させても電気信号に標識での反射に伴うリンギングノ
イズが発生することはなく、その結果、半導体素子を常
に正常、且つ安定に作動させることが可能となる。
【０００９】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図１及び図２は本発明の半導体素子収納用パッケー
ジの一実施例を示し、１は絶縁基体、２は蓋体である。
この絶縁基体１と蓋体２とで半導体素子３を収容する容
器４が構成される。
る。図１及び図２は本発明の半導体素子収納用パッケー
ジの一実施例を示し、１は絶縁基体、２は蓋体である。
この絶縁基体１と蓋体２とで半導体素子３を収容する容
器４が構成される。
【００１０】前記絶縁基体１は酸化アルミニウム質焼結
体、ムライト質焼結体、窒化アルミニウム質焼結体、炭
化珪素質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、その上面中央部に半導体素子３を収容
するための空所を形成する凹部１ａが設けてあり、該凹
部１ａ底面には半導体素子３がロウ材、ガラス、樹脂等
の接着剤を介して接着固定される。
体、ムライト質焼結体、窒化アルミニウム質焼結体、炭
化珪素質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、その上面中央部に半導体素子３を収容
するための空所を形成する凹部１ａが設けてあり、該凹
部１ａ底面には半導体素子３がロウ材、ガラス、樹脂等
の接着剤を介して接着固定される。
【００１１】前記絶縁基体１は例えば、酸化アルミニウ
ム質焼結体から成る場合、アルミナ(Al 2 O 3 ) 、シリ
カ(SiO2 ) 、カルシア(CaO) 、マグネシア(MgO) 等の原
料粉末に適当な有機溶剤、溶媒を添加混合して泥漿状と
なすとともにこれを従来周知のドクターブレード法やカ
レンダーロール法等を採用し、シート状に成形すること
によってセラミックグリーンシート( セラミック生シー
ト) を得、しかる後、前記セラミックグリーンシートを
所定形状に打ち抜き加工するとともに複数枚積層し、約
1600℃で焼成することによって製作される。
ム質焼結体から成る場合、アルミナ(Al 2 O 3 ) 、シリ
カ(SiO2 ) 、カルシア(CaO) 、マグネシア(MgO) 等の原
料粉末に適当な有機溶剤、溶媒を添加混合して泥漿状と
なすとともにこれを従来周知のドクターブレード法やカ
レンダーロール法等を採用し、シート状に成形すること
によってセラミックグリーンシート( セラミック生シー
ト) を得、しかる後、前記セラミックグリーンシートを
所定形状に打ち抜き加工するとともに複数枚積層し、約
1600℃で焼成することによって製作される。
【００１２】また前記絶縁基体１には凹部１ａ周辺から
内部を通って下面に導出する複数個のメタライズ配線層
５が埋設形成されており、該メタライズ配線層５の凹部
１ａ周辺部には半導体素子３の電極（電源電極、接地電
極、信号電極）がボンディングワイヤ６を介して電気的
に接続され、また絶縁基体１の下面に導出する部位には
外部リード端子７がロウ材を介してロウ付けされる。
内部を通って下面に導出する複数個のメタライズ配線層
５が埋設形成されており、該メタライズ配線層５の凹部
１ａ周辺部には半導体素子３の電極（電源電極、接地電
極、信号電極）がボンディングワイヤ６を介して電気的
に接続され、また絶縁基体１の下面に導出する部位には
外部リード端子７がロウ材を介してロウ付けされる。
【００１３】前記絶縁基体１に設けたメタライズ配線層
５はタングステン、モリブデン、マンガン等の高融点金
属粉末から成り、該メタライズ配線層５は外部電気回路
に接続される外部リード端子７を半導体素子３の各電極
に電気的に接続させる作用を為す。
５はタングステン、モリブデン、マンガン等の高融点金
属粉末から成り、該メタライズ配線層５は外部電気回路
に接続される外部リード端子７を半導体素子３の各電極
に電気的に接続させる作用を為す。
【００１４】前記メタライズ配線層５は例えば、タング
ステン、モリブデン、マンガン等の高融点金属粉末に有
機溶剤、溶媒を添加混合して得た金属ペーストを絶縁基
体１となるセラミックグリーンシートに予め従来周知の
スクリーン印刷法により所定パターンに印刷塗布してお
くことによって絶縁基体１の所定位置に形成される。
ステン、モリブデン、マンガン等の高融点金属粉末に有
機溶剤、溶媒を添加混合して得た金属ペーストを絶縁基
体１となるセラミックグリーンシートに予め従来周知の
スクリーン印刷法により所定パターンに印刷塗布してお
くことによって絶縁基体１の所定位置に形成される。
【００１５】また前記メタライズ配線層５はその露出す
る外表面にニッケル及び金が電解メッキ法により順次被
着されており、ニッケル及び金のメッキ層によってメタ
ライズ配線層５の耐蝕性が大幅に向上されているととも
にメタライズ配線層５とボンディングワイヤ６との接合
及びメタライズ配線層５と外部リード端子７のロウ付け
が強固なものとなっている。
る外表面にニッケル及び金が電解メッキ法により順次被
着されており、ニッケル及び金のメッキ層によってメタ
ライズ配線層５の耐蝕性が大幅に向上されているととも
にメタライズ配線層５とボンディングワイヤ６との接合
及びメタライズ配線層５と外部リード端子７のロウ付け
が強固なものとなっている。
【００１６】更に前記メタライズ配線層５が形成された
絶縁基体１は、凹部１ａ周辺に十字型の標識８が形成さ
れている。
絶縁基体１は、凹部１ａ周辺に十字型の標識８が形成さ
れている。
【００１７】前記標識８はメタライズ配線層５に半導体
素子３の各電極を自動ボンダーを使用して接続する際、
自動ボンダーにメタライズ配線層５の位置を認識させる
作用を為し、自動ボンダーは標識８によってメタライズ
配線層５の位置を正確に認識し、所定のメタライズ配線
層５に半導体素子３の各電極をボンディングワイヤ６を
介して確実に接続する。
素子３の各電極を自動ボンダーを使用して接続する際、
自動ボンダーにメタライズ配線層５の位置を認識させる
作用を為し、自動ボンダーは標識８によってメタライズ
配線層５の位置を正確に認識し、所定のメタライズ配線
層５に半導体素子３の各電極をボンディングワイヤ６を
介して確実に接続する。
【００１８】前記標識８はタングステン、モリブデン、
マンガン等の高融点金属粉末から成り、メタライズ配線
層５と同様の方法、具体的にはタングステン等の高融点
金属粉末に有機溶剤、溶媒を添加混合して得た金属ペー
ストを絶縁基体１となるセラミックグリーンシートに予
め従来周知のスクリーン印刷法により十字状に印刷塗布
しておくことによって絶縁基体１の凹部１ａ周辺に形成
される。
マンガン等の高融点金属粉末から成り、メタライズ配線
層５と同様の方法、具体的にはタングステン等の高融点
金属粉末に有機溶剤、溶媒を添加混合して得た金属ペー
ストを絶縁基体１となるセラミックグリーンシートに予
め従来周知のスクリーン印刷法により十字状に印刷塗布
しておくことによって絶縁基体１の凹部１ａ周辺に形成
される。
【００１９】また前記標識８はその表面に金メッキ層が
被着されており、該金メッキ層によって自動ボンダーに
よる標識８の識別がより一層確実、容易となっている。
被着されており、該金メッキ層によって自動ボンダーに
よる標識８の識別がより一層確実、容易となっている。
【００２０】前記標識８表面への金メッキ層の被着は、
標識の一部を半導体素子３の電源電極や接地電極が接続
されるメタライズ配線層５に予め電気的に接続させてお
き、メタライズ配線層５の露出表面に金メッキ層を電解
メッキ法により被着させる際に同時に所定厚み（0.01μ
以上）に被着される。
標識の一部を半導体素子３の電源電極や接地電極が接続
されるメタライズ配線層５に予め電気的に接続させてお
き、メタライズ配線層５の露出表面に金メッキ層を電解
メッキ法により被着させる際に同時に所定厚み（0.01μ
以上）に被着される。
【００２１】尚、前記標識８は半導体素子３の電源電極
や接地電極が接続されるメタライズ配線層５に電気的に
接続されており、信号電極が接続されるメタライズ配線
層５には標識８は電気的に接続されていないことから半
導体素子３の信号電極に、該信号電極に接続されるメタ
ライズ配線層５を介して電気信号を高速で出入力させて
も電気信号に標識での反射に伴うリンギングノイズを発
生することはなく、その結果、半導体素子を常に正常、
且つ安定に作動させることが可能となる。
や接地電極が接続されるメタライズ配線層５に電気的に
接続されており、信号電極が接続されるメタライズ配線
層５には標識８は電気的に接続されていないことから半
導体素子３の信号電極に、該信号電極に接続されるメタ
ライズ配線層５を介して電気信号を高速で出入力させて
も電気信号に標識での反射に伴うリンギングノイズを発
生することはなく、その結果、半導体素子を常に正常、
且つ安定に作動させることが可能となる。
【００２２】また一方、前記絶縁基体１の下面には外部
リード端子７がメタライズ配線層５と電気的接続をもっ
て取着されている。
リード端子７がメタライズ配線層５と電気的接続をもっ
て取着されている。
【００２３】前記外部リード端子７は半導体素子３の各
電極を外部電気回路に電気的に接続する作用を為し、鉄
−ニッケル−コバルト合金や鉄−ニッケル合金等の金属
材料で形成されている。
電極を外部電気回路に電気的に接続する作用を為し、鉄
−ニッケル−コバルト合金や鉄−ニッケル合金等の金属
材料で形成されている。
【００２４】前記外部リード端子７は例えば、鉄−ニッ
ケル−コバルト合金等のインゴット（塊）を圧延加工法
や打ち抜き加工法等、従来周知の金属加工法を採用する
ことによって所定の形状に形成され、銀ロウ等のロウ材
を介して絶縁基体１の下面に取着される。
ケル−コバルト合金等のインゴット（塊）を圧延加工法
や打ち抜き加工法等、従来周知の金属加工法を採用する
ことによって所定の形状に形成され、銀ロウ等のロウ材
を介して絶縁基体１の下面に取着される。
【００２５】かくして本発明の半導体素子収納用パッケ
ージによれば、絶縁基体１の凹部１ａ底面に半導体素子
３をガラス、樹脂、ロウ材等の接着剤を介して接着固定
し、次に前記半導体素子３の各電極（電源電極、接地電
極、信号電極）を所定のメタライズ配線層５に自動ボン
ダーを使用してワイヤボンド接続し、しかる後、絶縁基
体１上部に蓋体２をガラス、樹脂、ロウ材等の封止材を
介して接合させ、絶縁基体１と蓋体２とから成る容器４
内部に半導体素子３を気密に収容することによって製品
としての半導体装置が完成する。
ージによれば、絶縁基体１の凹部１ａ底面に半導体素子
３をガラス、樹脂、ロウ材等の接着剤を介して接着固定
し、次に前記半導体素子３の各電極（電源電極、接地電
極、信号電極）を所定のメタライズ配線層５に自動ボン
ダーを使用してワイヤボンド接続し、しかる後、絶縁基
体１上部に蓋体２をガラス、樹脂、ロウ材等の封止材を
介して接合させ、絶縁基体１と蓋体２とから成る容器４
内部に半導体素子３を気密に収容することによって製品
としての半導体装置が完成する。
【００２６】尚、本発明は上述の実施例に限定されるも
ではなく、本発明の要旨を逸脱しない範囲であれば種々
の変更は可能である。
ではなく、本発明の要旨を逸脱しない範囲であれば種々
の変更は可能である。
【００２７】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、半導体素子の電源電極及び／又は接地電極が接
続されるメタライズ配線層に標識を接続させ、信号電極
が接続されるメタライズ配線層には標識は電気的接続さ
れないことから半導体素子の信号電極に、該信号電極に
接続されるメタライズ配線層を介して電気信号を高速で
出入力させても電気信号に標識での反射に伴うリンギン
グノイズが発生することはなく、その結果、半導体素子
を常に正常、且つ安定に作動させることが可能となる。
よれば、半導体素子の電源電極及び／又は接地電極が接
続されるメタライズ配線層に標識を接続させ、信号電極
が接続されるメタライズ配線層には標識は電気的接続さ
れないことから半導体素子の信号電極に、該信号電極に
接続されるメタライズ配線層を介して電気信号を高速で
出入力させても電気信号に標識での反射に伴うリンギン
グノイズが発生することはなく、その結果、半導体素子
を常に正常、且つ安定に作動させることが可能となる。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
【図２】図１に示す半導体素子収納用パッケージの絶縁
基体の平面図である。
基体の平面図である。
１・・・・絶縁基体 ２・・・・蓋体 ３・・・・半導体素子 ４・・・・容器 ５・・・・メタライズ配線層 ７・・・・外部リード端子 ８・・・・標識
Claims (1)
- 【請求項１】絶縁基体と蓋体とから成り、内部に半導体
素子を気密に収容する半導体素子収納用パッケージであ
って、前記絶縁基体に半導体素子の電源電極、接地電極
及び信号電極が接続される複数個のメタライズ配線層を
形成するとともに半導体素子の電源電極及び／又は接地
電極が接続されるメタライズ配線層に、該メタライズ配
線層の位置を認識する位置認識用の標識を接続させたこ
とを特徴とする半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31815294A JP3318456B2 (ja) | 1994-12-21 | 1994-12-21 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31815294A JP3318456B2 (ja) | 1994-12-21 | 1994-12-21 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08181234A JPH08181234A (ja) | 1996-07-12 |
| JP3318456B2 true JP3318456B2 (ja) | 2002-08-26 |
Family
ID=18096072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31815294A Expired - Lifetime JP3318456B2 (ja) | 1994-12-21 | 1994-12-21 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3318456B2 (ja) |
-
1994
- 1994-12-21 JP JP31815294A patent/JP3318456B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08181234A (ja) | 1996-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001356064A (ja) | 圧力検出装置用パッケージ | |
| JP3318456B2 (ja) | 半導体素子収納用パッケージ | |
| JP2002107254A (ja) | 圧力検出装置用パッケージ | |
| JP3340035B2 (ja) | イメージセンサー装置 | |
| CN110326101A (zh) | 布线基板、电子装置及电子模块 | |
| JP2735759B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003042873A (ja) | 圧力検出装置用パッケージ | |
| JP3441199B2 (ja) | 半導体素子収納用パッケージ | |
| JP3176246B2 (ja) | 半導体素子収納用パッケージ | |
| JP2710893B2 (ja) | リード付き電子部品 | |
| JP3210838B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2002323394A (ja) | 圧力検出装置用パッケージ | |
| JP2001185675A (ja) | 半導体装置 | |
| JP2728593B2 (ja) | 半導体素子収納用パッケージ | |
| JP2002039893A (ja) | 圧力検出装置用パッケージ | |
| JP2670208B2 (ja) | 半導体素子収納用パッケージ | |
| JPH08125049A (ja) | 半導体素子収納用パッケージ | |
| JPH10107240A (ja) | イメージセンサー素子収納用パッケージ | |
| JP2792636B2 (ja) | 半導体素子収納用パッケージ | |
| JPH08148591A (ja) | 半導体素子収納用パッケージ | |
| JPH08115990A (ja) | 半導体素子収納用パッケージ | |
| JP2002131163A (ja) | 圧力検出装置用パッケージ | |
| JP2002350264A (ja) | 圧力検出装置用パッケージ | |
| JP2003065874A (ja) | 圧力検出装置用パッケージ | |
| JPH0521495A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100614 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110614 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120614 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120614 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130614 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |