JPH08148591A - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JPH08148591A JPH08148591A JP6291141A JP29114194A JPH08148591A JP H08148591 A JPH08148591 A JP H08148591A JP 6291141 A JP6291141 A JP 6291141A JP 29114194 A JP29114194 A JP 29114194A JP H08148591 A JPH08148591 A JP H08148591A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- electrode
- metallized wiring
- wiring layer
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】半導体素子への供給電源電圧及び接地電圧の変
動に伴うノイズ発生を有効に阻止し、半導体素子を長期
間にわたり正常、且つ安定に作動させることができる半
導体素子収納用パッケージを提供することにある。 【構成】上面に半導体素子３を収容するための凹部１ａ
を有する絶縁基体１と、半導体素子３の電源電極、接地
電極、信号電極が接続され、一端が前記絶縁基体１の上
面で前記凹部１ａを取り囲むように周列状に導出された
複数個のメタライズ配線層５と、前記メタライズ配線層
５の各々と接触し、絶縁基体１の上面に周列状に配置さ
れた複数個の接続パッド７と、前記各接続パッド７に取
着される複数個の外部リードピン８とから成る半導体素
子収納用パッケージであって、前記半導体素子３の電源
電極及び接地電極が接続されるメタライズ配線層５と接
触する接続パッド７を最外周に配置させるとともにその
一部を絶縁基体１側面に延出させたことを特徴とする。
動に伴うノイズ発生を有効に阻止し、半導体素子を長期
間にわたり正常、且つ安定に作動させることができる半
導体素子収納用パッケージを提供することにある。 【構成】上面に半導体素子３を収容するための凹部１ａ
を有する絶縁基体１と、半導体素子３の電源電極、接地
電極、信号電極が接続され、一端が前記絶縁基体１の上
面で前記凹部１ａを取り囲むように周列状に導出された
複数個のメタライズ配線層５と、前記メタライズ配線層
５の各々と接触し、絶縁基体１の上面に周列状に配置さ
れた複数個の接続パッド７と、前記各接続パッド７に取
着される複数個の外部リードピン８とから成る半導体素
子収納用パッケージであって、前記半導体素子３の電源
電極及び接地電極が接続されるメタライズ配線層５と接
触する接続パッド７を最外周に配置させるとともにその
一部を絶縁基体１側面に延出させたことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子を収容するた
めの半導体素子収納用パッケージに関するものである。
めの半導体素子収納用パッケージに関するものである。
【０００２】
【従来の技術】従来、ＬＳＩ（大規模集積回路素子）等
の半導体素子を収容する半導体素子収納用パッケージは
一般に、図３及び図４に示すように酸化アルミニウム質
焼結体等の電気絶縁材料から成り、上面に半導体素子Ｓ
を収容するための凹部と、該凹部周辺から上面にかけて
導出され、半導体素子Ｓの電源電極、接地電極、信号電
極が接続されるタングステン、モリブデン、マンガン等
の高融点金属粉末から成る複数個のメタライズ配線層12
を有する絶縁基体11と、前記絶縁基体11の表面に被着さ
れ、各メタライズ配線層12の各々と接触するタングステ
ン、モリブデン、マンガン等の高融点金属粉末から成る
複数個の接続パッド13と、前記各接続パッド13に取着さ
れる鉄ーニッケルーコバルト合金や鉄ーニッケル合金等
から成る複数個の外部リードピン14と、蓋体15とから構
成されており、絶縁基体11の凹部底面に半導体素子Ｓを
ガラス、樹脂、ロウ材等の接着剤を介して接着固定する
とともに半導体素子Ｓの各電極( 電源電極、接地電極、
信号電極) をメタライズ配線層12にボンディングワイヤ
16等を介して電気的に接続し、しかる後、絶縁基体11の
上部に蓋体15をガラス、樹脂、ロウ材等の封止材を介し
て接合させ、絶縁基体11と蓋体15とから成る容器内部に
半導体素子Ｓを気密に収容することによって最終製品と
しての半導体装置となる。
の半導体素子を収容する半導体素子収納用パッケージは
一般に、図３及び図４に示すように酸化アルミニウム質
焼結体等の電気絶縁材料から成り、上面に半導体素子Ｓ
を収容するための凹部と、該凹部周辺から上面にかけて
導出され、半導体素子Ｓの電源電極、接地電極、信号電
極が接続されるタングステン、モリブデン、マンガン等
の高融点金属粉末から成る複数個のメタライズ配線層12
を有する絶縁基体11と、前記絶縁基体11の表面に被着さ
れ、各メタライズ配線層12の各々と接触するタングステ
ン、モリブデン、マンガン等の高融点金属粉末から成る
複数個の接続パッド13と、前記各接続パッド13に取着さ
れる鉄ーニッケルーコバルト合金や鉄ーニッケル合金等
から成る複数個の外部リードピン14と、蓋体15とから構
成されており、絶縁基体11の凹部底面に半導体素子Ｓを
ガラス、樹脂、ロウ材等の接着剤を介して接着固定する
とともに半導体素子Ｓの各電極( 電源電極、接地電極、
信号電極) をメタライズ配線層12にボンディングワイヤ
16等を介して電気的に接続し、しかる後、絶縁基体11の
上部に蓋体15をガラス、樹脂、ロウ材等の封止材を介し
て接合させ、絶縁基体11と蓋体15とから成る容器内部に
半導体素子Ｓを気密に収容することによって最終製品と
しての半導体装置となる。
【０００３】かかる半導体装置は外部リードピン14を外
部電気回路に接続させると半導体素子Ｓの電源電極、接
地電極、信号電極がメタライズ配線層12、接続パッド13
及び外部リードピン14を介して外部電気回路に電気的に
接続され、外部リードピン14等を介して外部電気回路よ
り半導体素子Ｓの電源電極と接地電極との間に所定の電
力を、信号電極に電気信号を印加すれば半導体素子Ｓは
外部電気回路から供給される電気信号に対応する所定の
駆動を行う。
部電気回路に接続させると半導体素子Ｓの電源電極、接
地電極、信号電極がメタライズ配線層12、接続パッド13
及び外部リードピン14を介して外部電気回路に電気的に
接続され、外部リードピン14等を介して外部電気回路よ
り半導体素子Ｓの電源電極と接地電極との間に所定の電
力を、信号電極に電気信号を印加すれば半導体素子Ｓは
外部電気回路から供給される電気信号に対応する所定の
駆動を行う。
【０００４】尚、前記半導体素子収納用パッケージにお
いて絶縁基体11の外表面に被着される複数個の接続パッ
ド13は外部リードピン14の各々を絶縁基体11に取着する
際の下地部材として作用し、全て同じ円形状に形成され
ている。
いて絶縁基体11の外表面に被着される複数個の接続パッ
ド13は外部リードピン14の各々を絶縁基体11に取着する
際の下地部材として作用し、全て同じ円形状に形成され
ている。
【０００５】
【発明が解決しようとする課題】しかしながら、近時、
半導体素子は高密度化、高集積化が急激に進み、電源電
極、接地電極、信号電極の数が大幅に増大してきてお
り、半導体素子の各電極を外部電気回路に接続する外部
リードピンの数も急激に増大するとともに該外部リード
ピンを絶縁基体表面に取着させるための接続パッドもそ
の数が急増し、各々の面積を狭いものとしてインダクタ
ンスが高いものとなってきた。そのため外部リードピン
を外部電気回路に接続し、外部リードピン、接続パッド
及びメタライズ配線層を介して半導体素子の各電極に駆
動のための電力及び電気信号を供給した場合、接続パッ
ドのインダクタンスが高いことに起因して半導体素子へ
の供給電源電圧及び接地電圧に変動が生じると大きなノ
イズが発生し、これが電気信号とともに半導体素子に供
給されて半導体素子に誤動作を起こさせるという重大な
欠点を招来した。
半導体素子は高密度化、高集積化が急激に進み、電源電
極、接地電極、信号電極の数が大幅に増大してきてお
り、半導体素子の各電極を外部電気回路に接続する外部
リードピンの数も急激に増大するとともに該外部リード
ピンを絶縁基体表面に取着させるための接続パッドもそ
の数が急増し、各々の面積を狭いものとしてインダクタ
ンスが高いものとなってきた。そのため外部リードピン
を外部電気回路に接続し、外部リードピン、接続パッド
及びメタライズ配線層を介して半導体素子の各電極に駆
動のための電力及び電気信号を供給した場合、接続パッ
ドのインダクタンスが高いことに起因して半導体素子へ
の供給電源電圧及び接地電圧に変動が生じると大きなノ
イズが発生し、これが電気信号とともに半導体素子に供
給されて半導体素子に誤動作を起こさせるという重大な
欠点を招来した。
【０００６】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は半導体素子への供給電源電圧及び接地電
圧の変動に伴うノイズ発生を有効に阻止し、半導体素子
を長期間にわたり正常、且つ安定に作動させることがで
きる半導体素子収納用パッケージを提供することにあ
る。
で、その目的は半導体素子への供給電源電圧及び接地電
圧の変動に伴うノイズ発生を有効に阻止し、半導体素子
を長期間にわたり正常、且つ安定に作動させることがで
きる半導体素子収納用パッケージを提供することにあ
る。
【０００７】
【課題を解決するための手段】本発明は上面に半導体素
子を収容するための凹部を有する絶縁基体と、半導体素
子の電源電極、接地電極、信号電極が接続され、一端が
前記絶縁基体の上面で前記凹部を取り囲むように周列状
に導出された複数個のメタライズ配線層と、前記メタラ
イズ配線層の各々と接触し、絶縁基体の上面に周列状に
配置された複数個の接続パッドと、前記各接続パッドに
取着される複数個の外部リードピンとから成る半導体素
子収納用パッケージであって、前記半導体素子の電源電
極及び接地電極が接続されるメタライズ配線層と接触す
る接続パッドを最外周に配置させるとともにその一部を
絶縁基体側面に延出させたことを特徴とするものであ
る。
子を収容するための凹部を有する絶縁基体と、半導体素
子の電源電極、接地電極、信号電極が接続され、一端が
前記絶縁基体の上面で前記凹部を取り囲むように周列状
に導出された複数個のメタライズ配線層と、前記メタラ
イズ配線層の各々と接触し、絶縁基体の上面に周列状に
配置された複数個の接続パッドと、前記各接続パッドに
取着される複数個の外部リードピンとから成る半導体素
子収納用パッケージであって、前記半導体素子の電源電
極及び接地電極が接続されるメタライズ配線層と接触す
る接続パッドを最外周に配置させるとともにその一部を
絶縁基体側面に延出させたことを特徴とするものであ
る。
【０００８】
【作用】本発明の半導体素子収納用パッケージによれ
ば、半導体素子の電源電極、接地電極、信号電極が接続
されるメタライズ配線層と接触する接続パッドを絶縁基
体の上面に周列状に配置させるとともに半導体素子の電
源電極及び接地電極が接続されるメタライズ配線層と接
触する接続パッドを最外周に位置させ、同時にその接続
パッドの一部を絶縁基体側面に延出させたことから半導
体素子の電源電極及び接地電極が接続されるメタライズ
配線層と接触する接続パッドは面積が広く、インダクタ
ンスの低いものとなり、その結果、外部電気回路から半
導体素子に供給される供給電源電圧及び接地電圧に変動
が生じたとしても大きなノイズが発生することはなく、
該ノイズが電気信号とともに半導体素子に供給されて半
導体素子に誤動作を起こさせることもない。
ば、半導体素子の電源電極、接地電極、信号電極が接続
されるメタライズ配線層と接触する接続パッドを絶縁基
体の上面に周列状に配置させるとともに半導体素子の電
源電極及び接地電極が接続されるメタライズ配線層と接
触する接続パッドを最外周に位置させ、同時にその接続
パッドの一部を絶縁基体側面に延出させたことから半導
体素子の電源電極及び接地電極が接続されるメタライズ
配線層と接触する接続パッドは面積が広く、インダクタ
ンスの低いものとなり、その結果、外部電気回路から半
導体素子に供給される供給電源電圧及び接地電圧に変動
が生じたとしても大きなノイズが発生することはなく、
該ノイズが電気信号とともに半導体素子に供給されて半
導体素子に誤動作を起こさせることもない。
【０００９】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図１及び図２は本発明の半導体素子収納用パッケー
ジの一実施例を示し、1 は絶縁基体、2 は蓋体である。
この絶縁基体1 と蓋体2 とで半導体素子3 を収容するた
めの容器4 が構成される。
る。図１及び図２は本発明の半導体素子収納用パッケー
ジの一実施例を示し、1 は絶縁基体、2 は蓋体である。
この絶縁基体1 と蓋体2 とで半導体素子3 を収容するた
めの容器4 が構成される。
【００１０】前記絶縁基体1 は酸化アルミニウム質焼結
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体等の電気絶縁材料から成り、その上面に
凹部1aを有し、該凹部1a底面には半導体素子3 がガラ
ス、樹脂、ロウ材等の接着剤を介して接着固定される。
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体等の電気絶縁材料から成り、その上面に
凹部1aを有し、該凹部1a底面には半導体素子3 がガラ
ス、樹脂、ロウ材等の接着剤を介して接着固定される。
【００１１】前記酸化アルミニウム質焼結体から成る絶
縁基体1 は例えば、アルミナ(Al 2O 3 ) 、シリカ(SiO
2 ) 、カルシア(CaO) 、マグネシア(MgO) 等の原料粉末
に適当な有機溶剤、溶媒を添加混合して泥漿状となすと
ともにこれを従来周知のドクターブレード法やカレンダ
ーロール法等を採用することによってセラミックグリー
ンシート( セラミック生シート) を得、しかる後、前記
セラミックグリーンシートに適当な打ち抜き加工を施す
とともに複数枚積層し、高温( 約1600℃) で焼成するこ
とによって製作される。
縁基体1 は例えば、アルミナ(Al 2O 3 ) 、シリカ(SiO
2 ) 、カルシア(CaO) 、マグネシア(MgO) 等の原料粉末
に適当な有機溶剤、溶媒を添加混合して泥漿状となすと
ともにこれを従来周知のドクターブレード法やカレンダ
ーロール法等を採用することによってセラミックグリー
ンシート( セラミック生シート) を得、しかる後、前記
セラミックグリーンシートに適当な打ち抜き加工を施す
とともに複数枚積層し、高温( 約1600℃) で焼成するこ
とによって製作される。
【００１２】また前記絶縁基体1 は凹部1a周辺から上面
にかけて複数個のメタライズ配線層5 が被着形成されて
おり、該メタライズ配線層5 の凹部1a周辺部には半導体
素子3 の各電極（電源電極、接地電極、信号電極）がボ
ンディングワイヤ6 等を介して電気的に接続され、また
絶縁基体1 の上面に導出された部位には絶縁基体１の上
面に周列状に被着させた複数個の接続パッド7 が個々に
接触している。
にかけて複数個のメタライズ配線層5 が被着形成されて
おり、該メタライズ配線層5 の凹部1a周辺部には半導体
素子3 の各電極（電源電極、接地電極、信号電極）がボ
ンディングワイヤ6 等を介して電気的に接続され、また
絶縁基体1 の上面に導出された部位には絶縁基体１の上
面に周列状に被着させた複数個の接続パッド7 が個々に
接触している。
【００１３】前記メタライズ配線層5 はタングステン、
モリブデン、マンガン等の高融点金属粉末から成り、該
タングステン等の高融点金属粉末に適当な有機溶剤、溶
媒を添加混合して得た金属ペーストを絶縁基体1 となる
セラミックグリーンシートに予め従来周知のスクリーン
印刷法により所定パターンに印刷塗布しておくことによ
って絶縁基体1 の凹部1a周辺から上面にかけて被着形成
される。
モリブデン、マンガン等の高融点金属粉末から成り、該
タングステン等の高融点金属粉末に適当な有機溶剤、溶
媒を添加混合して得た金属ペーストを絶縁基体1 となる
セラミックグリーンシートに予め従来周知のスクリーン
印刷法により所定パターンに印刷塗布しておくことによ
って絶縁基体1 の凹部1a周辺から上面にかけて被着形成
される。
【００１４】尚、前記メタライズ配線層5 はその露出表
面にニッケル、金等の耐蝕性に優れ、且つロウ材と濡れ
性の良い金属をメッキ法により1.0 乃至20.0μm の厚み
に層着させておくとメタライズ配線層5 の酸化腐食を有
効に防止することができるとともにメタライズ配線層5
とボンディングワイヤ6 等との接続を強固となすことが
できる。従って、前記メタライズ配線層5 の酸化腐食を
防止し、メタライズ配線層5 とボンディングワイヤ6 等
との接続を強固とするにはメタライズ配線層5の露出表
面にニッケル、金等を1.0 乃至20.0μm の厚みに層着さ
せておくことが好ましい。
面にニッケル、金等の耐蝕性に優れ、且つロウ材と濡れ
性の良い金属をメッキ法により1.0 乃至20.0μm の厚み
に層着させておくとメタライズ配線層5 の酸化腐食を有
効に防止することができるとともにメタライズ配線層5
とボンディングワイヤ6 等との接続を強固となすことが
できる。従って、前記メタライズ配線層5 の酸化腐食を
防止し、メタライズ配線層5 とボンディングワイヤ6 等
との接続を強固とするにはメタライズ配線層5の露出表
面にニッケル、金等を1.0 乃至20.0μm の厚みに層着さ
せておくことが好ましい。
【００１５】また前記メタライズ配線層5 に接触する複
数個の接続パッド7 は外部リードピン8 を絶縁基体1 の
上面に取着する際の下地部材として作用し、その表面に
外部リードピン8 が銀ロウ等のロウ材を介してロウ付け
取着される。
数個の接続パッド7 は外部リードピン8 を絶縁基体1 の
上面に取着する際の下地部材として作用し、その表面に
外部リードピン8 が銀ロウ等のロウ材を介してロウ付け
取着される。
【００１６】前記各接続パッド7 はメタライズ配線層5
と同様、タングステン、モリブデン、マンガン等の高融
点金属粉末から成り、該タングステン等の高融点金属粉
末に適当な有機溶剤、溶媒を添加混合して得た金属ペー
ストを絶縁基体1 となるセラミックグリーンシートに予
め従来周知のスクリーン印刷法により所定パターンに印
刷塗布しておくことによって絶縁基体1 の上面に周列状
に被着される。
と同様、タングステン、モリブデン、マンガン等の高融
点金属粉末から成り、該タングステン等の高融点金属粉
末に適当な有機溶剤、溶媒を添加混合して得た金属ペー
ストを絶縁基体1 となるセラミックグリーンシートに予
め従来周知のスクリーン印刷法により所定パターンに印
刷塗布しておくことによって絶縁基体1 の上面に周列状
に被着される。
【００１７】前記周列状に被着させた複数個の接続パッ
ド7 はまたそのうちの最外周に位置する接続パッド7 に
半導体素子3 の電源電極及び接地電極が接続されるメタ
ライズ配線層5 が接触するようになっており、且つ該半
導体素子3 の電源電極及び接地電極が接続されるメタラ
イズ配線層5 と接触する最外周に位置する接続パッド7
はその一部が絶縁基体1 の側面に延出するとともにメタ
ライズ配線層5 に戻って面積が広いものとなっている。
ド7 はまたそのうちの最外周に位置する接続パッド7 に
半導体素子3 の電源電極及び接地電極が接続されるメタ
ライズ配線層5 が接触するようになっており、且つ該半
導体素子3 の電源電極及び接地電極が接続されるメタラ
イズ配線層5 と接触する最外周に位置する接続パッド7
はその一部が絶縁基体1 の側面に延出するとともにメタ
ライズ配線層5 に戻って面積が広いものとなっている。
【００１８】更に前記各接続パッド7 に取着される外部
リードピン8 は半導体素子3 の各電極を外部電気回路に
接続する作用を為し、外部リードピン8 を外部電気回路
に接続することによって絶縁基体1 の凹部1a内に収容さ
れる半導体素子3 の各電極はメタライズ配線層5 、接続
パッド7 及び外部リードピン8 を介して外部電気回路に
電気的に接続され、外部リードピン8 を介し外部電気回
路より半導体素子3 の電源電極と接地電極との間に所定
の電力を、信号電極に電気信号を印加すれば半導体素子
3 は外部電気回路から供給される電気信号に対応して所
定の駆動を行うこととなる。この場合、半導体素子3 の
電源電極及び接地電極が接続されるメタライズ配線層5
と接触する接続パッドは面積が広く、インダクタンスが
低いものとなっていることから外部電気回路から半導体
素子3 に供給される供給電源電圧及び接地電圧に変動が
生じたとしても大きなノイズを発生することはなく、該
ノイズが電気信号とともに半導体素子3 に供給されて半
導体素子3 に誤動作を起こさせることはない。
リードピン8 は半導体素子3 の各電極を外部電気回路に
接続する作用を為し、外部リードピン8 を外部電気回路
に接続することによって絶縁基体1 の凹部1a内に収容さ
れる半導体素子3 の各電極はメタライズ配線層5 、接続
パッド7 及び外部リードピン8 を介して外部電気回路に
電気的に接続され、外部リードピン8 を介し外部電気回
路より半導体素子3 の電源電極と接地電極との間に所定
の電力を、信号電極に電気信号を印加すれば半導体素子
3 は外部電気回路から供給される電気信号に対応して所
定の駆動を行うこととなる。この場合、半導体素子3 の
電源電極及び接地電極が接続されるメタライズ配線層5
と接触する接続パッドは面積が広く、インダクタンスが
低いものとなっていることから外部電気回路から半導体
素子3 に供給される供給電源電圧及び接地電圧に変動が
生じたとしても大きなノイズを発生することはなく、該
ノイズが電気信号とともに半導体素子3 に供給されて半
導体素子3 に誤動作を起こさせることはない。
【００１９】前記接続パッド7 に取着される外部リード
ピン8 は鉄ーニッケルーコバルト合金や鉄ーニッケル合
金等の金属材料から成り、例えば鉄ーニッケルーコバル
ト合金等のインゴット( 塊) を圧延加工法や打ち抜き加
工法等、従来周知の金属加工法を採用することによって
所定の形状に形成される。
ピン8 は鉄ーニッケルーコバルト合金や鉄ーニッケル合
金等の金属材料から成り、例えば鉄ーニッケルーコバル
ト合金等のインゴット( 塊) を圧延加工法や打ち抜き加
工法等、従来周知の金属加工法を採用することによって
所定の形状に形成される。
【００２０】尚、前記外部リードピン8 はまたその露出
表面にニッケル、金等の耐蝕性に優れ、且つロウ材と濡
れ性の良い金属をメッキ法により1.0 乃至20.0μm の厚
みに層着させておくと外部リードピン8 の酸化腐食を有
効に防止することができるとともに外部リードピン8 を
半田等のロウ材を介し外部電気回路に強固に接続するこ
とが可能となる。従って、前記外部リードピン8 はその
露出表面にニッケル、金等を1.0 乃至20.0μm の厚みに
層着させておくことが好ましい。
表面にニッケル、金等の耐蝕性に優れ、且つロウ材と濡
れ性の良い金属をメッキ法により1.0 乃至20.0μm の厚
みに層着させておくと外部リードピン8 の酸化腐食を有
効に防止することができるとともに外部リードピン8 を
半田等のロウ材を介し外部電気回路に強固に接続するこ
とが可能となる。従って、前記外部リードピン8 はその
露出表面にニッケル、金等を1.0 乃至20.0μm の厚みに
層着させておくことが好ましい。
【００２１】かくして、本発明の半導体素子収納用パッ
ケージによれば絶縁基体1 の凹部1a底面に半導体素子3
をガラス、樹脂、ロウ材等の接着剤を介して接着固定す
るとともに半導体素子3 の各電極をメタライズ配線層5
にボンディングワイヤ6 等を介して電気的に接続し、し
かる後、絶縁基体1 の上面に蓋体2 をガラス、樹脂、ロ
ウ材等から成る封止材を介して接合させ、絶縁基体1 と
蓋体2 とから成る容器4 内部に半導体素子3 を気密に収
容することによって製品としての半導体装置が完成す
る。
ケージによれば絶縁基体1 の凹部1a底面に半導体素子3
をガラス、樹脂、ロウ材等の接着剤を介して接着固定す
るとともに半導体素子3 の各電極をメタライズ配線層5
にボンディングワイヤ6 等を介して電気的に接続し、し
かる後、絶縁基体1 の上面に蓋体2 をガラス、樹脂、ロ
ウ材等から成る封止材を介して接合させ、絶縁基体1 と
蓋体2 とから成る容器4 内部に半導体素子3 を気密に収
容することによって製品としての半導体装置が完成す
る。
【００２２】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
【００２３】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、半導体素子の電源電極、接地電極、信号電極が
接続されるメタライズ配線層と接触する接続パッドを絶
縁基体の上面に周列状に配置させるとともに半導体素子
の電源電極及び接地電極が接続されるメタライズ配線層
と接触する接続パッドを最外周に位置させ、同時にその
接続パッドの一部を絶縁基体側面に延出させたことから
半導体素子の電源電極及び接地電極が接続されるメタラ
イズ配線層と接触する接続パッドは面積が広く、インダ
クタンスの低いものとなり、その結果、外部電気回路か
ら半導体素子に供給される供給電源電圧及び接地電圧に
変動が生じたとしても大きなノイズが発生することはな
く、該ノイズが電気信号とともに半導体素子に供給され
て半導体素子に誤動作を起こさせることもない。
よれば、半導体素子の電源電極、接地電極、信号電極が
接続されるメタライズ配線層と接触する接続パッドを絶
縁基体の上面に周列状に配置させるとともに半導体素子
の電源電極及び接地電極が接続されるメタライズ配線層
と接触する接続パッドを最外周に位置させ、同時にその
接続パッドの一部を絶縁基体側面に延出させたことから
半導体素子の電源電極及び接地電極が接続されるメタラ
イズ配線層と接触する接続パッドは面積が広く、インダ
クタンスの低いものとなり、その結果、外部電気回路か
ら半導体素子に供給される供給電源電圧及び接地電圧に
変動が生じたとしても大きなノイズが発生することはな
く、該ノイズが電気信号とともに半導体素子に供給され
て半導体素子に誤動作を起こさせることもない。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
【図２】図１に示す半導体素子収納用パッケージの絶縁
基体の平面図である。
基体の平面図である。
【図３】従来の半導体素子収納用パッケージの示す断面
図である。
図である。
【図４】図３に示す半導体素子収納用パッケージの絶縁
基体の平面図である。
基体の平面図である。
１・・・・・・絶縁基体 ２・・・・・・蓋体 ３・・・・・・半導体素子 ４・・・・・・容器 ５・・・・・・メタライズ配線層 ７・・・・・・接続パッド ８・・・・・・外部リード端子
Claims (1)
- 【請求項１】上面に半導体素子を収容するための凹部を
有する絶縁基体と、半導体素子の電源電極、接地電極、
信号電極が接続され、一端が前記絶縁基体の上面で前記
凹部を取り囲むように周列状に導出された複数個のメタ
ライズ配線層と、前記メタライズ配線層の各々と接触
し、絶縁基体の上面に周列状に配置された複数個の接続
パッドと、前記各接続パッドに取着される複数個の外部
リードピンとから成る半導体素子収納用パッケージであ
って、前記半導体素子の電源電極及び接地電極が接続さ
れるメタライズ配線層と接触する接続パッドを最外周に
配置させるとともにその一部を絶縁基体側面に延出させ
たことを特徴とする半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6291141A JPH08148591A (ja) | 1994-11-25 | 1994-11-25 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6291141A JPH08148591A (ja) | 1994-11-25 | 1994-11-25 | 半導体素子収納用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08148591A true JPH08148591A (ja) | 1996-06-07 |
Family
ID=17764977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6291141A Pending JPH08148591A (ja) | 1994-11-25 | 1994-11-25 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08148591A (ja) |
-
1994
- 1994-11-25 JP JP6291141A patent/JPH08148591A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3441199B2 (ja) | 半導体素子収納用パッケージ | |
| JP3085622B2 (ja) | 電子素子搭載用基板の製造方法 | |
| JPH08148591A (ja) | 半導体素子収納用パッケージ | |
| JP3406710B2 (ja) | 半導体素子収納用パッケージ | |
| JP2685158B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2735759B2 (ja) | 半導体素子収納用パッケージ | |
| JP2958211B2 (ja) | 半導体素子収納用パッケージ | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP2710893B2 (ja) | リード付き電子部品 | |
| JPH05144953A (ja) | 電子部品収納用パツケージ | |
| JP3318456B2 (ja) | 半導体素子収納用パッケージ | |
| JP2728593B2 (ja) | 半導体素子収納用パッケージ | |
| JP3176246B2 (ja) | 半導体素子収納用パッケージ | |
| JP2001185675A (ja) | 半導体装置 | |
| JP2550488Y2 (ja) | プラグイン型半導体素子収納用パッケージ | |
| JP2746802B2 (ja) | 半導体装置 | |
| JPH0888449A (ja) | セラミック配線基板 | |
| JPH08125049A (ja) | 半導体素子収納用パッケージ | |
| JPH06151656A (ja) | 半導体素子収納用パッケージ | |
| JPH0521495A (ja) | 半導体装置 | |
| JPH06163807A (ja) | 半導体素子収納用パッケージ | |
| JPH08115990A (ja) | 半導体素子収納用パッケージ | |
| JPH0685137A (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2001035959A (ja) | 半導体素子収納用パッケージ | |
| JPH0637205A (ja) | セラミック配線基板 |